一種等離子體刻蝕方法及硅淺溝槽隔離方法
【專利摘要】本發(fā)明提供一種等離子體刻蝕方法及硅淺溝槽隔離方法。等離子體刻蝕方法基于的等離子體設(shè)備包括反應(yīng)腔室、下電極和射頻電源，在所述反應(yīng)腔室的頂部設(shè)有介質(zhì)窗，所述射頻電源從所述介質(zhì)窗向所述反應(yīng)腔室內(nèi)施加射頻能量，用于承載加工件的所述下電極設(shè)置在所述反應(yīng)腔室內(nèi)的底部并與所述介質(zhì)窗相對，向所述下電極施加功率，并使所述下電極的電位低于所述介質(zhì)窗的電位。該等離子體刻蝕方法可以減少晶片表面缺陷的數(shù)量。
【專利說明】一種等離子體刻蝕方法及硅淺溝槽隔離方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微電子加工【技術(shù)領(lǐng)域】，具體涉及一種等離子體刻蝕方法及硅淺溝槽隔離方法。
【背景技術(shù)】
[0002]等離子體刻蝕技術(shù)是加工諸如芯片等半導(dǎo)體器件的常用技術(shù)手段，其基本原理是利用射頻電源向反應(yīng)腔室內(nèi)傳輸射頻能量，以使反應(yīng)腔室內(nèi)的工藝氣體激發(fā)成等離子體，再利用等離子體對加工半導(dǎo)體器件進(jìn)行加工。
[0003]目前，射頻能量是通過設(shè)置在反應(yīng)腔室頂部的介質(zhì)窗傳輸至反應(yīng)腔室內(nèi)。在等離子體刻蝕過程中，部分刻蝕產(chǎn)物可能沉積在包括介質(zhì)窗在內(nèi)的反應(yīng)腔室的室壁上。當(dāng)刻蝕產(chǎn)物的厚度積累到一定厚度時，刻蝕產(chǎn)物會自反應(yīng)腔室的室壁脫落并再次進(jìn)入反應(yīng)環(huán)境。這些再次進(jìn)入反應(yīng)環(huán)境中的刻蝕產(chǎn)物很容易直接或間接地在晶片表面造成缺陷，影響半導(dǎo)體器件的質(zhì)量。
[0004]例如，在制作65nm以下技術(shù)代的娃潛溝槽隔離(Shallow Trench Isolation,以下簡稱STI)工藝中，通常在同一反應(yīng)腔室內(nèi)依次進(jìn)行抗反射層打開、硬掩膜打開以及溝槽刻蝕。
[0005]由于使用的光刻膠較軟，在等離子體刻蝕時很容易導(dǎo)致線邊緣粗糙度(LinerEdge Roughness,以下簡稱LER)現(xiàn)象。因此,在實(shí)施硬掩膜打開(Hard Mask Open,簡稱HMO)步驟之前，還需要進(jìn)行固化(Cure)步驟，以將光刻膠固化。目前固化步驟采用的主要工藝參數(shù)詳見表1-1。
[0006]表 1-1
[0007]
【權(quán)利要求】
1.一種等離子體刻蝕方法，其基于的等離子體設(shè)備包括反應(yīng)腔室、下電極和射頻電源，在所述反應(yīng)腔室的頂部設(shè)有介質(zhì)窗，所述射頻電源從所述介質(zhì)窗向所述反應(yīng)腔室內(nèi)施加射頻能量，用于承載加工件的所述下電極設(shè)置在所述反應(yīng)腔室內(nèi)的底部并與所述介質(zhì)窗相對，其特征在于，向所述下電極施加功率，并使所述下電極的電位低于所述介質(zhì)窗的電位。
2.根據(jù)權(quán)利要求1所述的等離子體刻蝕方法，其特征在于，通過射頻電源向所述下電極施加功率，并使所述下電極獲得負(fù)的直流電壓，而且所述下電極的電位比所述介質(zhì)窗的電位低至少10V。
3.根據(jù)權(quán)利要求2所述的等離子體刻蝕方法，其特征在于，所述下電極的電位比所述介質(zhì)窗的電位低至少15V。
4.根據(jù)權(quán)利要求1所述的等離子體刻蝕方法，其特征在于，施加在所述下電極的功率為5?30W的射頻功率，以使所述下電極的電位低于所述介質(zhì)窗的電位。
5.根據(jù)權(quán)利要求4所述的等離子體刻蝕方法，其特征在于，施加在所述下電極的功率為10?20W的射頻功率，以使所述下電極的電位低于所述介質(zhì)窗的電位。
6.—種娃淺溝槽隔離方法,其特征在于,包括: 步驟A.提供等離子體加工設(shè)備，所述等離子體加工設(shè)備包括反應(yīng)腔室、下電極和射頻電源，在所述反應(yīng)腔室的頂部設(shè)有介質(zhì)窗，所述射頻電源從所述介質(zhì)窗向所述反應(yīng)腔室內(nèi)施加射頻能量，用于承載加工件的所述下電極設(shè)置在所述反應(yīng)腔室內(nèi)的底部并與所述介質(zhì)窗相對； 步驟B.在晶片的表面制作刻蝕阻擋層； 步驟C.利用圖形化工藝在所述刻蝕阻擋層表面制作光掩膜圖形； 步驟D.使所述光掩膜圖形固化，并在固化所述光掩膜圖形時，向所述下電極施加功率，并使所述下電極的電位低于所述介質(zhì)窗的電位； 步驟E.刻蝕所述晶片的表面，以在所述晶片的表面獲得溝槽； 步驟F.利用氧基刻蝕氣體形成的等離子體將所述晶片表面的光刻膠去除，并在去除所述光刻膠時，向所述下電極施加功率，并使所述下電極的電位低于所述介質(zhì)窗的電位。
7.根據(jù)權(quán)利要求6所述的硅淺溝槽隔離方法，其特征在于，在步驟D和步驟F中，向所述下電極施加5?30W的射頻功率。
8.根據(jù)權(quán)利要求7所述的硅淺溝槽隔離方法，其特征在于，在步驟D和步驟F中，向所述下電極施加10?20W的射頻功率。
9.根據(jù)權(quán)利要求6所述的硅淺溝槽隔離方法，其特征在于，在所述步驟D中，反應(yīng)腔室內(nèi)的壓力為5?20mTorr，施加在所述上電極功率為800?1200W，HBr氣體的流量為10?300sccm，刻蝕時間為30?60s。
10.根據(jù)權(quán)利要求6所述的硅淺溝槽隔離方法，其特征在于，在所述步驟E中，反應(yīng)腔室內(nèi)的壓力為15?60mTorr，施加在所述上電極功率為800?1200W，氧氣的流量為10?300sccm，刻蝕時間為30?60s。
【文檔編號】H01J37/32GK103681192SQ201210345242
【公開日】2014年3月26日 申請日期:2012年9月17日 優(yōu)先權(quán)日:2012年9月17日
【發(fā)明者】邢濤 申請人:北京北方微電子基地設(shè)備工藝研究中心有限責(zé)任公司