雙重自對準金屬氧化物tft的制作方法
【專利摘要】一種在透明基板上制造金屬氧化物TFT的方法，包括步驟：在基板的正面上定位不透明的柵極金屬區(qū)域，沉積覆蓋柵極金屬以及周圍區(qū)域的透明柵極介電層和透明金屬氧化物半導體層，在半導體材料上沉積透明鈍化材料，在鈍化材料上沉積光刻膠，曝光并顯影光刻膠以去除曝光部分，蝕刻鈍化材料以留下限定溝道區(qū)域的鈍化區(qū)域，在鈍化區(qū)域上沉積透明導電材料，在導電材料上沉積光刻膠，曝光并顯影光刻膠以去除未曝光部分，以及蝕刻導電材料使得在溝道區(qū)域的相對側留下源極和漏極區(qū)域。
【專利說明】雙重自對準金屬氧化物TFT

【技術領域】
[0001] 本發(fā)明一般涉及一種去除關鍵對準工具的金屬氧化物TFT的雙重自對準制造。

【背景技術】
[0002] 金屬氧化物薄膜晶體管（M0TFT)作為用于諸如有源矩陣有機發(fā)光二極管 (AM0LED)的大的區(qū)域應用的高性能TFT背板而日益得到關注。例如參見2008年7月23日 提交的編號為12/178, 209,標題為"有源矩陣發(fā)光顯示器"的同時待審的美國專利申請，且 通過引用并入本文。大多數(shù)大區(qū)域應用采用玻璃或塑料基板。為了以低成本在大的區(qū)域上 制造 TFT，有利的是采用諸如接近/投影對準器的低成本平版印刷工具，而不采用更昂貴的 步進工具。而且，由于基板在處理中的形變（由于高溫處理造成玻璃形變或由于化學和熱 處理造成塑料基板形變），因此需要解決對準問題。典型地，由于形變造成的未對準會隨曝 光域尺寸而增大。一種補償形變的方式是通過在基板上執(zhí)行多次曝光而減小曝光域且隨后 將多個圖案拼接在一起。但是，這種工藝實質上會增加制造成本，因為更低的產(chǎn)量和拼接的 高成本。
[0003] 非常有利的是掌握一種自對準工藝，其中不存在關鍵對準步驟。
[0004] 因此，本發(fā)明的目的是提供制造自對準金屬氧化物TFT的新的且改進的方法。
[0005] 本發(fā)明的另一目的是提供不包括關鍵對準工具或步驟并采用最少的工藝步驟制 造金屬氧化物TFT的新的且改進的方法。


【發(fā)明內(nèi)容】

[0006] 簡而言之，為了實現(xiàn)本發(fā)明的期望目的，根據(jù)其優(yōu)選實施例，提供一種采用雙重自 對準步驟在透明基板上制造金屬氧化物TFT的方法。該方法包括提供透明基板的步驟，透 明基板是柔性或剛性的，具有正面和背面，且在基板的正面上定位不透明的柵極金屬以限 定TFT的柵極區(qū)域。透明柵極介電層沉積在覆蓋柵極金屬的基板的正面上以及周圍區(qū)域， 且透明金屬氧化物半導體材料層沉積在透明柵極介電層的表面上。隨后，通過減成工藝或 加成工藝將鈍化材料定位在金屬氧化物半導體材料層上，以留下限定覆蓋柵極區(qū)域的TFT 的溝道區(qū)域的鈍化區(qū)域。在減成工藝中，某些步驟包括在覆蓋柵極金屬和周圍區(qū)域的透明 鈍化材料層上沉積第一正性光刻膠層，從基板背面曝光部分第一光刻膠層并顯影第一光刻 膠層以去除第一光刻膠層的曝光部分，從而形成蝕刻掩模，以及去除部分鈍化材料層并去 除蝕刻掩模。在加成工藝中，直接曝光鈍化層，去除曝光部分并保留未曝光部分。隨后，通 過減成工藝或加成工藝之一在鈍化區(qū)域上形成透明導電材料層以在溝道區(qū)域的相對側留 下源極和漏極區(qū)域。減成工藝包括如下步驟，在透明導電材料層上沉積第二負性光刻膠層， 從基板背面曝光部分第二光刻膠層并顯影第二光刻膠層以去除第二光刻膠層的未曝光部 分從而形成蝕刻掩模，以及通過蝕刻等去除部分透明導電材料層。可理解，透明導電材料可 包括金屬氧化物、金屬薄層等，或在某些特定應用中包括有機材料的透明層。加成工藝包括 直接選擇性沉積導電材料。

【專利附圖】

【附圖說明】
[0007] 結合附圖對本發(fā)明優(yōu)選實施例的下面的詳細說明將使本發(fā)明的上述和進一步以 及更具體的目的和優(yōu)點對于本領域技術人員變得顯而易見，其中：
[0008] 圖1示出本發(fā)明的TFT的制造中的第一級或階段；以及
[0009] 圖2示出本發(fā)明的TFT的制造中的第二級或階段；
[0010] 圖3示出本發(fā)明的TFT的制造中的第三級或階段；
[0011] 圖4示出本發(fā)明的TFT的制造中的放大的最終級或階段；以及
[0012] 圖5示出本發(fā)明的包括雙重自對準TFT的薄膜電子電路。

【具體實施方式】
[0013] 現(xiàn)在參考附圖，首先看圖4,其用于簡要說明現(xiàn)有技術問題。圖4中所示的器件是 底柵極且頂源/漏極金屬氧化物TFT，由10標記。TFT10包括其上具有圖案化的柵極金屬 14的基板12。柵極介電層16沉積在柵極金屬14上且半導體有源極層18沉積在介電層16 上以便將有源極層18與柵極金屬14絕緣。鈍化區(qū)域20在有源極層18上被圖案化且源/ 漏極區(qū)域22形成在有源極層18的上表面上的鈍化區(qū)域20的相對側上。源極和漏極之間 的間隔限定了 TFT10的導電溝道，由24標記。
[0014] 在制造 TFT10的現(xiàn)有工藝中，普遍通行的是兩次關鍵對準步驟。第一關鍵對準步 驟是鈍化區(qū)域20(溝道保護層）和柵極金屬14之間。柵極金屬14應當略大于鈍化區(qū)域 20,示出為重疊區(qū)域dl，其中dl>0。第二關鍵對準是源/漏極22的圖案和鈍化區(qū)域20之 間。在源/漏極區(qū)域22和鈍化區(qū)域20之間應當具有微小的重疊，示出為重疊區(qū)域d2,其中 d2>0,因此蝕刻源/漏極導體形成源/漏極區(qū)域22 (即源/漏極22之間的溝道間隔）將不 會影響有源極層18。通過重疊 d2防止蝕刻劑穿過鈍化區(qū)域20的邊緣并到達有源極層18 的可能性。將可以理解的是，任何對準圖案都包括某些容限且制造工藝包括某些形變?nèi)菹蕖?br> [0015] 因此為了形成L的溝道長度（通常是鈍化區(qū)域20的水平寬度），源極和漏極之間 的距離應小于（L-2xd2)。L、d2的這種關系或說明包括任何對準和形變?nèi)菹?。而且，柵極 金屬14的水平寬度應大于（L+2xdl)。L，d2的這種關系或說明包括任何對準和形變?nèi)菹蕖?因此，重疊 dl和d2的值取決于對準工具（即對準容限）和制造工藝期間的基板形變的量。 對于低成本工具來說，重疊 dl和d2較大，在沒有加入基板形變的貢獻量的情況下約為5微 米。對于lOppm的基板形變，50cm范圍尺寸可對容限貢獻另一 5微米。目前希望制造溝道 長度較小或小于10微米的TFT。但是，采用具有低成本工具以及大范圍尺寸的上述現(xiàn)有制 造方法來形成10微米的溝道長度是不可能的，或者可替換地，10微米的源/漏極間隔會導 致等于30微米的L，這是因為對準/形變?nèi)菹薇话谥丿B dl和d2中。
[0016] 為了了解本發(fā)明的雙重自對準工序，圖1至4示出根據(jù)本發(fā)明制造的實施例中的 順序步驟?，F(xiàn)在具體參考圖1，其示出透明基板12,其可以是對自對準工序中可采用的輻射 (即自對準曝光）波長透明的任何適當?shù)牟牧?，諸如玻璃，塑料等等。本公開內(nèi)容中通篇采 用的術語"透明"和"不透明"是指被討論或說明的材料是對自對準工序中采用的輻射（即 曝光）波長透明或不透明。通過任何合適的方式在基板12的上表面上對柵極金屬層14進 行圖案化。因為柵極金屬層14的位置不是關鍵的，因此實際上可采用任何非關鍵圖案化技 術。
[0017] 本領域技術人員可理解，除了利用接近或投影工具形成柵極金屬層14之外或不 以接近或投影工具形成柵極金屬層14,可以利用上述任意各種印刷工藝形成柵極層，包括 壓印或膠印方法。而且，柵極金屬14是不透明導電金屬，其不能發(fā)射自對準工序中采用的 輻射波長。為了便于理解，雖然示出單一柵極金屬14,但是將能理解其可代表背板或其他大 的區(qū)域應用中采用的一個或多個（甚至全部）的TFT。
[0018] 柵極介電材料薄層16形成在柵極金屬14以及周圍區(qū)域上。對于本公開內(nèi)容來 說，術語"周圍區(qū)域"至少包括附圖中所示的區(qū)域（即柵極和溝道區(qū)域以及源/漏極區(qū)域）。 而且，層16可以是覆蓋整個大的區(qū)域應用的覆蓋層且不需要對準。柵極介電材料可以是 為TFT操作提供所需介電常數(shù)的任何合適的材料且對于自對準工序中采用的輻射波長透 明。薄的柵極介電層的實例包括單層或多層或混合形式的SiN、Si0 2、Al203、Sr0、Ta205、V 205、 HfO2、Ti02。半導體金屬氧化物層18沉積在層16的上表面上。金屬氧化物層18對于自對 準工序中采用的輻射波長透明。透明金屬氧化物的一些典型實例包括Zn0、In 203、Sn02、Cd0、 MgO 或諸如 AIZnO、ZnlnO、InAIZnO、InAlSnO、InSiZnO、InSiSnO、InGaZnO、InSnO、ZnSnO、 GaSnO、InGaSnO、InGaCuO、InCuO、AlCuO、InMgO、InCdO、InCdZnO、InMgZnO 等的組合。如上 述同時待審的專利申請中所述，金屬氧化物半導體可以是非晶或多晶的，但是優(yōu)選具有明 顯小于溝道長度的晶粒尺寸的非晶或納米晶膜。層18可以是覆蓋層或其可任選地被圖案 化，這主要取決于最終產(chǎn)品。
[0019] 隨后在層18上沉積對自對準工序中采用的輻射波長透明的鈍化層。優(yōu)選地，對鈍 化層的限制是鈍化層應與下層半導體金屬氧化物層18具有非常小的化學相互作用。這種 特征的實例和解釋可參見2008年7月16日提交的編號為12/173,995,標題為"具有改善 的載流子遷移率的金屬氧化物TFT"的同時待審的美國專利申請，且通過引用并入本文?？?通過濕涂布工藝（諸如旋涂、狹縫式涂布、噴涂等等）或印刷工藝處理的鈍化材料的實例包 括聚合物PMGI、聚苯乙烯、PMMA、聚酰亞胺、聚乙烯醇（PVA)、聚乙烯、聚硅烷以及旋涂玻璃。 可通過真空沉積（例如熱蒸發(fā)或濺射）處理的鈍化材料的實例包括MgF 2、Ta205、V205、Η--、 W205、SrO、SrTi03、Mg0、A120 3、Si02、SiN等等。鈍化層可以是單層、雙層、多層形式或混合物 /混合形式。
[0020] 一旦沉積了鈍化層，將正性光刻膠層30例如通過旋涂、狹縫式涂布或噴涂等定位 于其上。隨后從背面（圖1中基板12下部的背面，由箭頭32表示）曝光光刻膠層30。因 為除柵極金屬之外的所有材料都對曝光的光透明，因此柵極金屬14將作為用于鈍化區(qū)域 20的對準的掩模。因此，光刻膠層30被曝光和顯影以形成用于將鈍化層蝕刻成覆蓋柵極金 屬14的鈍化區(qū)域20的掩模。如圖1中所示，光刻膠層33的所有曝光部分都被去除，因為 正性光刻膠的曝光部分分解或分離（相對于未曝光部分發(fā)生改變），以允許在顯影階段中 能相對容易地去除曝光區(qū)域。可采用第一光刻膠作為掩模，通常利用光蝕刻劑或其他溶解 性材料蝕刻掉曝光區(qū)域上的鈍化材料，且不影響下表面。
[0021] 在可替換的工藝中，鈍化層可包括能被圖案化的材料，諸如正性光刻膠、 PMGI(MicroChem公司）、可光圖案化的聚酰亞胺或聚丙烯酸物（Toray SL_4100、Torey DL-1603、HD Microsystem PI-2500系列等等），嵌入正性光聚合物中的絕緣納米顆粒等 等。涂料行業(yè)中的技術人員公知的UV分解涂料也可用于形成鈍化層20。在這種可替換工 藝中，鈍化層被曝光和顯影，因此僅保留鈍化層20覆蓋柵極金屬14。應當注意，在這個具 體工藝中，鈍化層不需要透明，因為鈍化層被曝光而不是上表面上的光刻膠層被曝光。不論 采用何種圖案化鈍化區(qū)域20的方法或工藝，該方法都不應破壞半導體有源極層18或對其 產(chǎn)生不利影響。需要或采用某些額外的掩模圖案圖案化TFT10的產(chǎn)品外部的其他部分以及 關鍵的柵極區(qū)域。TFT10的產(chǎn)品外部的這些部分的說明在2007年12月3日提交的編號為 No. 11/949, 477,標題為"柔性基板上的自對準透明金屬氧化物TFT"的同時待審的美國專利 申請中提供，且通過引用并入本文。這些非關鍵區(qū)域中的圖案也可通過印刷領域中為技工 所公知的某些印刷方法（例如壓印、噴墨印刷、溶液調(diào)劑等等）中的一種來形成。
[0022] 在又一可替換工藝中，柵極區(qū)域上的鈍化層20可通過在UV曝光下改變基板的表 面特性并利用為領域中的技工所公知的涂布（例如狹縫式涂布、浸涂、旋涂等等）或印刷 (例如噴墨印刷、絲網(wǎng)印刷、溶液調(diào)劑等等）方法中的一個為目標圖案化區(qū)域20均勻地傳 送鈍化材料或在目標圖案化區(qū)域20周圍傳送鈍化材料而形成。隨后，墨水/溶液在表面力 下形成區(qū)域20的圖案，這之后干燥墨水/溶液。例如，利用具有疏水性的有機蒸汽涂覆表 面，隨后如圖1中所示，從基板一側利用UV光照射表面，且暴露至UV光的區(qū)域變成親水性 的。例如，聚苯乙烯膜的層可通過將基板浸入聚苯乙烯溶液或通過在機板上涂布（狹縫式、 噴涂）而形成在區(qū)域20中。輔助氣流可用于在基板水平放置時幫助進行圖案化。
[0023] 如圖2所具體示出的，一旦鈍化層被圖案化或被完成以制造鈍化區(qū)域20,透明導 電材料層，諸如透明導電金屬氧化物、金屬或金屬合金的透明薄層等等（或者，在某些特定 應用中為透明有機材料層）沉積在器件的上表面上。該層可以是覆蓋層或需要某些額外的 掩模圖案（非常粗糙且非關鍵的）來圖案化TFT10區(qū)域外部的其他部分。非關鍵的外部區(qū) 域中的圖案也可通過利用為領域中的技工所公知的一種印刷技術（諸如溶液調(diào)劑、噴墨印 刷、壓印、膠版印刷、絲網(wǎng)印刷等等）將光刻膠傳送至對應區(qū)域而形成。如圖3中所示，優(yōu)選 通過諸如旋涂、噴涂、狹縫式涂布等等的某些方法（或者為領域中的技工所公知的印刷方 法中的一個）將負性光刻膠（由35標記）施加至透明導電材料層的上表面。
[0024] 從背面（圖3中的基板12的下部，由箭頭36表示）曝光負性光刻膠層35。因為 除柵極金屬14之外的所有材料都對曝光的光透明，因此柵極金屬14將作為用于源/漏極 區(qū)域22的對準的掩模。因此，光刻膠層35被曝光和顯影以形成用于將透明導電層蝕刻成 源/漏極區(qū)域22的掩模。如圖3中所示，缺口 38形成在光刻膠層35中，因為負性光刻膠 在被曝光時硬化（相對于未曝光部分發(fā)生改變）并允許非曝光區(qū)域在顯影階段被去除。
[0025] 能夠理解，上述采用負性或減成光刻膠工藝設置源/漏極導體的方法可以按照其 他方式執(zhí)行。例如，設置自對準源/漏極導體的另一方式是通過加成工藝。在加成工藝中， 不是沉積導電層且隨后通過光刻方法和蝕刻工藝圖案化該層以形成源/漏極導體，而是可 通過光沉積工藝選擇性地沉積源/漏極導體。在這種工藝（以下稱為"加成工藝"）中，導 電材料僅沉積在暴露至光的區(qū)域上（即，選擇性沉積）。加成工藝的某些實例包括如Ceimig Limited ;Qiang Wei等人的"直接圖案化ΙΤ0透明導電涂層"，Chemat Technology, Inc所 述的Pt、Pd、Au沉積，以及嵌入負性光聚合物基質的導電納米顆粒，其可類似于負性刻膠而 被圖案化，因此在選定位置（例如源/漏極區(qū)域）中僅保留導電材料。在后一工藝中，在某 些情況下，例如希望通過高熱量（燒掉）從基質中去除某些或全部聚合物，從而增加導電 性。應當注意，導電材料的透明度在加成工藝中是可任選的，因為即使雙重自對準工藝也能 并入選擇性沉積。
[0026] 可理解，在不需要額外步驟或材料的情況下，在掩模和蝕刻階段過程中，實際上能 對重疊 dl和d2的尺寸進行完全控制。例如，參考圖1中所示的第一掩模步驟，通過改變曝 光時間或強度（例如增加或降低其中一者），可減少或增加剩余光刻膠的量，因此可更改重 疊 dl的寬度。類似地，參考圖3中所示的第二掩模步驟，通過改變曝光時間或強度（例如 增加或降低其中一者），可增加或減少剩余光刻膠的量，因此可更改重疊 d2的寬度。而且， 可增加結合圖1和3其中的一者的圖案所采用的蝕刻，從而增加重疊 dl和/或降低重疊 d2。這些特征以及怎樣對其進行調(diào)整在自對準領域中都是公知的，且當用于描述工藝時，包 括在術語"自對準"或"自對準"中。
[0027] 在整個本公開中，已經(jīng)闡明用于"雙重自對準金屬氧化物TFT"的制造的方法。上 述雙重自對準金屬氧化物TFT可便利地應用于或并入包括薄膜0LED和LCD電路、薄膜驅動 電路的、有源矩陣0LED和LCD顯示器、圖像陣列器件和薄膜讀取裝置的各種電子器件和電 路中。至少這些器件和電路中的一些公開在以下的美國共同專利申請中：2009年8月17 日提交，編號為12/542,599，具有串聯(lián)01^0結構的八1?)1^0 ;2009年11月4日提交，編號為 12/612, 123,用于M0FET的掩模層次削減；2010年10月29日提交，編號為12/915, 712,具 有改善的穩(wěn)定性的金屬氧化物TFT ;2011年1月14日提交，編號為13/006, 799,用于顯示 器的改進的有源矩陣及其制造方法；2011年2月24日提交，編號為13/034, 458,用于改善 M0TFET的穩(wěn)定性的驅動方法；以及2011年6月8日提交，編號為13/155, 749,具有改進的 源/漏極接觸的金屬氧化物TFT，通過引用將上述所有文獻并入本文。對于本公開內(nèi)容來 說，術語"雙重自對準金屬氧化物TFT"具體定義為根據(jù)本文公開的各種方法以及任何本文 公開的各種方法的范圍內(nèi)制造的任何結構。
[0028] 具體參考圖5, 一個或多個的雙重自對準金屬氧化物TFT，由50標記，示出為并入 一般由52標記的電子電路中。雙重自對準金屬氧化物TFT可并入有源矩陣液晶顯示器，例 如作為像素驅動器。雙重自對準金屬氧化物TFT還可并入發(fā)光顯示器中，其中各個顯示器 像素都包括由無機薄膜或晶體或有機電致發(fā)光膜或有機金屬薄膜或它們的組合制成的發(fā) 射器件、圖像傳感器陣列、生物傳感器陣列、壓力傳感器陣列、觸摸板陣列或任意多種其他 器件和電路。
[0029] 用于源-漏極層、柵極介電層以及柵極層的工藝也可同時用于形成有源陣列外部 的外圍區(qū)域中的像素電路以及驅動電路中的電容器或接觸焊盤。它們也可用于形成將各個 像素接線在一起并將它們連接至陣列區(qū)域外部的外圍電子電路的總線。
[0030] 也可利用本發(fā)明的TFT工藝制造集成掃描驅動器和數(shù)據(jù)驅動器。本發(fā)明中公開的 工藝因此可一般用于制造薄膜電子電路，實例包括用于有源矩陣液晶顯示器、具有以有機 或無機發(fā)光器形成的發(fā)光元件的有源矩陣發(fā)光顯示器、有源矩陣圖像陣列、有源矩陣生物 傳感器陣列以及有源尋址觸摸板陣列等等的背板電路。
[0031] 可以看出沒有執(zhí)行其中需要昂貴工具的關鍵掩模步驟。而且，因為可對重疊或關 鍵區(qū)域進行實質上的完全控制，因此在不需要犧牲較小溝道長度的情況下，可提供基本上 從零個至任何所需數(shù)量的任何重疊。而且，不需要昂貴的掩模或工具，且較大的區(qū)域可在工 藝期間被曝光，因此不需要昂貴的分段和縫合等等。因此，已經(jīng)公開了用于在透明基板上形 成雙重自對準金屬氧化物TFT以及額外的部件的新穎的雙重自對準工序。
[0032] 自對準工藝也可降低對基板尺寸穩(wěn)定性的要求。本發(fā)明中公開的工藝不僅適于由 玻璃/塑料剛性板制造的剛性基板，而且也適用于柔性或共形形式的薄玻璃或塑料箔。
[0033] 本文選擇的用于說明性目的的實施例的各種改變和變型對于本領域技術人員都 是顯而易見的。在這個意義上，這些變型和改變不脫離本發(fā)明的精神，它們意欲涵蓋在僅由 下述權利要求的合理解釋評估的本發(fā)明的范圍內(nèi)。
[〇〇34] 對本發(fā)明的這種清晰和簡明措辭的完全描述能使本領域技術人員同樣理解和實 踐本發(fā)明。
【權利要求】
1. 一種包括至少一個雙重自對準金屬氧化物TFT的薄膜電子電路。
2. 根據(jù)權利要求1所述的電子電路，其中所述至少一個雙重自對準金屬氧化物TFT并 入有源矩陣液晶顯示器。
3. 根據(jù)權利要求1所述的電子電路，其中所述至少一個雙重自對準金屬氧化物TFT并 入發(fā)光二極管顯示器。
4. 根據(jù)權利要求3所述的電子電路，其中所述發(fā)光顯示元件包括無機發(fā)射體材料。
5. 根據(jù)權利要求3所述的電子電路，其中所述發(fā)光顯示元件包括有機發(fā)射體材料。
6. 根據(jù)權利要求1所述的電子電路，其中所述至少一個雙重自對準金屬氧化物TFT并 入圖像傳感器陣列。
7. 根據(jù)權利要求1所述的電子電路，其中所述至少一個雙重自對準金屬氧化物TFT并 入生物傳感器陣列。
8. 根據(jù)權利要求1所述的電子電路，其中所述至少一個雙重自對準金屬氧化物TFT并 入壓力傳感陣列或觸摸傳感陣列之一。
9. 一種形成薄膜電子電路的方法，包括步驟： 制造至少一個雙重自對準金屬氧化物TFT ;以及 把所述至少一個雙重自對準金屬氧化物TFT并入有源矩陣液晶顯示器、發(fā)光二極管顯 示器、圖像傳感器陣列、生物傳感器陣列以及壓力傳感或觸摸傳感陣列之一。
【文檔編號】H01J1/62GK104094372SQ201380008194
【公開日】2014年10月8日 申請日期:2013年2月6日 優(yōu)先權日:2012年2月6日
【發(fā)明者】謝泉隆, 俞鋼 申請人:希百特股份有限公司