專利名稱：在低介電常數(shù)電介質(zhì)上沉積化學(xué)氣相沉積膜和原子層沉積膜的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造，更具體地說，本發(fā)明涉及下面這種方法，該方法用于增強(qiáng)在低介電常數(shù)(低k)的電介質(zhì)層、高介電常數(shù)(高k)的柵極電介質(zhì)層或者高k的電容器電介質(zhì)層上沉積的膜/層的成核和附著。
背景技術(shù)：
在集成電路(IC)制造中，因?yàn)榻饘匍g距縮小到等于或小于0.2微米，阻擋材料的物理氣相沉積(PVD)不再能夠提供充分的階梯式覆蓋(step coverage)，所以必須使用其他替代的技術(shù)。對(duì)于包括化學(xué)氣相沉積(CVD)和原子層沉積(ALD)的這些替代的技術(shù)來說，在襯底上的膜/層的成核和/或附著是非常關(guān)鍵的。這對(duì)于表面活性位置(active site)-般低于1×1013個(gè)原子每平方厘米(atom/cm2)的低介電常數(shù)(低k)的聚合物電介質(zhì)來說尤其必要，而相比之下氧化硅(SiOx)中的表面活性位置為1×1014-15個(gè)原子每平方厘米。類似的情況也適用于諸如含有機(jī)物的二氧化硅或者摻碳氧化物(carbon-doped oxide，CDO)的低介電常數(shù)的電介質(zhì)，它們的可潤(rùn)濕性或者粘附系數(shù)可以因Si-CH3表面而很低。
一種用于增強(qiáng)在低k電介質(zhì)上CVD沉積的和ALD沉積的膜的成核和/或附著的方法，包括選擇一種材料作為電介質(zhì)襯底，其可能不具有所期望的介電常數(shù)性能。另一種用于增強(qiáng)在低k電介質(zhì)上CVD沉積的或ALD沉積的膜的成核和/或附著的技術(shù)是只使用用于所沉積的例如阻擋層的膜/層的特定類型的材料，這可能限制所制造出來的集成電路的性能。另一種用于增強(qiáng)膜在低k電介質(zhì)上的成核和/或附著的方法是使用諸如高溫之類的非理想的處理?xiàng)l件來處理具有CVD膜的襯底。


通過示例圖示了本發(fā)明，但是本發(fā)明不限于附圖中的示例，在附圖中類似的標(biāo)號(hào)指示相似的元件，其中圖1表示一般性地根據(jù)本發(fā)明的用于增強(qiáng)在諸如低k電介質(zhì)、高k電介質(zhì)、高k電容器電介質(zhì)等之類的電介質(zhì)上所沉積的膜/層的成核和附著的工藝；圖2A-2C是圖示了根據(jù)圖1中示出的工藝實(shí)施例所處理的襯底的橫截面示意圖；圖3是根據(jù)本發(fā)明的用于增強(qiáng)在銅鑲嵌結(jié)構(gòu)的低k電介質(zhì)層上所沉積的諸如阻擋層的膜/層的成核和附著的工藝的實(shí)施例；以及圖4A-4E是圖示根據(jù)圖3中示出的工藝實(shí)施例所處理的襯底的橫截面示意圖。
具體實(shí)施例方式
描述了一種用于增強(qiáng)在諸如聚合物電介質(zhì)或摻碳氧化物的低介電常數(shù)(低k)電介質(zhì)層上CVD沉積的或ALD沉積的膜/層的成核和/或附著的方法。通過這個(gè)工藝，低k電介質(zhì)層可以被修飾而不影響諸如刻蝕和化學(xué)機(jī)械拋光(CMP)的其他集成電路制造工藝。
本發(fā)明形成低k有機(jī)聚合物層或有機(jī)摻雜的氧化物電介質(zhì)層，所述低k有機(jī)聚合物層或有機(jī)摻雜的氧化物電介質(zhì)層對(duì)于諸如阻擋材料層之類的隨后所沉積的層具有增強(qiáng)的成核和/或附著特性。在此處所討論的方法的發(fā)明人已經(jīng)將Si-OH或極性表面化學(xué)性質(zhì)確定為用于增強(qiáng)在低k電介質(zhì)上CVD沉積的或ALD沉積的阻擋材料層或其他材料層的成核和/或附著的決定性的參數(shù)，尤其是對(duì)于摻碳氧化物和聚合物電介質(zhì)而言Si-OH或極性表面化學(xué)性質(zhì)更加重要。發(fā)明人的數(shù)據(jù)支持了這一發(fā)現(xiàn)，所述數(shù)據(jù)示出了氮化鈦(TiN)在含硅聚苯上有良好的成核和沉積，其中所述含硅聚苯在前驅(qū)體溶液基質(zhì)中具有2-3個(gè)原子百分比(at.％)的硅以及與Si-OH含量相關(guān)聯(lián)的SiO2。
雖然包含在其中的討論具體參考了增強(qiáng)在低k電介質(zhì)材料層上CVD沉積的或ALD沉積的阻擋膜/層的成核和附著的方法，但是本發(fā)明的方法不限于此。如下面所討論的，本發(fā)明的方法對(duì)于其他IC制造應(yīng)用也是非常有用的，所述其他制造應(yīng)用包括例如使用CVD或ALD沉積技術(shù)的高k柵極電介質(zhì)層沉積(例如氧化鋁(Al2O3)、五氧化二鉭(Ta2O5)、五氧化二鉿(Hf2O5)材料層)以及高k電容器電介質(zhì)層沉積(例如Ta2O5、鈦酸鋇鍶(BaSrTiO3或BST))。
在下面詳細(xì)的描述中，闡述了大量具體的細(xì)節(jié)，以提供對(duì)本發(fā)明更加全面的理解。但是，很明顯，對(duì)于本發(fā)明所屬領(lǐng)域的技術(shù)人員來說，沒有這些具體的細(xì)節(jié)，本發(fā)明也可以實(shí)施。在其他實(shí)例中，沒有詳細(xì)描述公知的設(shè)備、方法、步驟和個(gè)別組件，以避免喧賓奪主、不必要地淡化了本發(fā)明的主要內(nèi)容。
參照附圖，其中相似的標(biāo)號(hào)指示相似的單元，通過圖1至圖4圖示了本發(fā)明的用于增強(qiáng)在低k電介質(zhì)層上CVD沉積的或ALD沉積的諸如阻擋層的膜/層的成核和/或附著的實(shí)施例。
圖1表示一般性地根據(jù)本發(fā)明用于增強(qiáng)在低k有機(jī)聚合物電介質(zhì)層、有機(jī)摻雜的二氧化硅電介質(zhì)層或者例如高k柵極電介質(zhì)層或DRAM電容器電介質(zhì)層之類的本領(lǐng)域中公知的其他電介質(zhì)層上，CVD沉積的或ALD沉積的膜/層的成核和附著的工藝。圖2A到2C是圖示了根據(jù)圖1中示出的工藝實(shí)施例所處理的襯底的橫截面示意圖。
參照?qǐng)D1和圖2A，本發(fā)明的方法一般以下面這個(gè)步驟(圖1的工藝圖100的方框110)開始在集成電路(IC)制造常用的系統(tǒng)的沉積室中提供襯底10。適合于本發(fā)明的襯底材料包括但不限于低k介電材料，諸如低k聚合物電介質(zhì)或含有機(jī)物的二氧化硅或摻碳氧化物(CDO)電介質(zhì)。諸如硅和含硅的復(fù)合物以及在IC制造領(lǐng)域中公知的其他襯底材料也在本發(fā)明的范圍之內(nèi)。襯底10上可以什么都沒有，或者可以具有金屬線、晶體管或根據(jù)傳統(tǒng)的IC制造技術(shù)在襯底/晶片表面11下已經(jīng)制造出來的其他電路。
繼續(xù)參照?qǐng)D1和圖2A，沉積室中放置有襯底10，而在該襯底10上方形成具有活性組分20的電介質(zhì)層12(圖1中的工藝圖100的方框120)?；钚越M分20可以包括在所形成的電介質(zhì)層12上產(chǎn)生極性基團(tuán)或極性位置的任何組分，或者增強(qiáng)極性基團(tuán)或極性位置在所形成的電介質(zhì)層12上的生成的任何組分。在一個(gè)實(shí)施例中，活性組分20被加入到用于形成電介質(zhì)層12的前驅(qū)體溶液22中。然后，具有活性組分20的前驅(qū)體溶液22通過化學(xué)氣相沉積(CVD)工藝、原子氣相沉積(ALD)工藝等被沉積到襯底10上方，以形成電介質(zhì)層12?；蛘?，為了使對(duì)介電常數(shù)的影響最小化，不是將活性組分20加入到前驅(qū)體溶液22基質(zhì)中，而可以將活性組分20沉積到已經(jīng)形成的電介質(zhì)層12的表面上。在襯底10上形成的介電膜12的厚度13可以根據(jù)所制造的集成電路(IC)的類型、處理的優(yōu)先選擇等而變化，但是一般地厚度13可以在約500埃()到約50,000的范圍內(nèi)變化，優(yōu)選在約2,000到20,000的范圍內(nèi)。
在一個(gè)實(shí)施例中，使用適當(dāng)?shù)腃VD技術(shù)在襯底10上方形成電介質(zhì)層12，其中在約為150℃到400℃的溫度范圍以及約1托到5托的壓強(qiáng)范圍內(nèi)，將具有活性組分20以及諸如用于CDO的四甲基環(huán)四硅氧烷、用于CDO的硅烷、用于聚四氟乙烯的氧化六氟丙烯、用于高k電介質(zhì)的乙酰丙酮鋯(以及其他金屬乙酰丙酮化物)或用于高k電介質(zhì)的四乙氧基鉿酸酯(tetraethoxyhafniate)(以及其他金屬烷氧基化物)之類的前驅(qū)體的溶液沉積在襯底10上方。
電介質(zhì)層12可以由諸如低k聚合物電介質(zhì)或者含有機(jī)物的二氧化硅或摻碳氧化物電介質(zhì)的低k電介質(zhì)材料形成?；蛘?，電介質(zhì)層12可以由諸如氧化鋁(Al2O3)、五氧化二鉭(Ta2O5)、五氧化二鉿(Hf2O5)等的高k柵極電介質(zhì)材料形成。在另一個(gè)實(shí)施例中，電介質(zhì)層12可以由諸如Ta2O5、鈦酸鋇鍶(BaSrTiO3或BST)等的高k電容器電介質(zhì)材料形成。通過本發(fā)明的實(shí)施所形成的電介質(zhì)層可以是層間電介質(zhì)(ILD)層、金屬間電介質(zhì)(IMD)層、金屬前電介質(zhì)(premetal dielectric)或者在制造集成電路中使用的任何類型的電介質(zhì)層。一般地，所形成的電介質(zhì)層被涂覆到將被處理為為集成電路(IC)或其它微電子器件的晶片襯底上。晶片/襯底在其表面上可以有電路圖案，也可以沒有。
可以在這個(gè)發(fā)明中使用的活性組分20，包括但不限于包含極性端基、含硅(Si-)基或酚基的組分。通過將活性組分20加入到前驅(qū)體溶液22中或者加到所形成的一側(cè)具有非極性鍵而另一側(cè)具有極性鍵的電介質(zhì)層12材料上，能夠以類似于形成雙層磷脂和自組裝膠束的方式來增加表面極性基團(tuán)或極性位置(site)。活性組分20的非極性組分將被吸附到有機(jī)聚合物或有機(jī)摻雜的氧化物的基體上并嵌入其中。極性基團(tuán)將優(yōu)先地朝著有機(jī)聚合物或有機(jī)摻雜氧化物的表面取向。
在本發(fā)明的一個(gè)實(shí)施例中，加入到前驅(qū)體溶液22基質(zhì)中的或者加到所形成的電介質(zhì)層12上的活性組分20，可以包括諸如三甲基硅烷醇、三苯基硅烷醇等的有機(jī)硅烷醇和硅烷醇。有機(jī)硅烷醇和硅烷醇的有機(jī)部分提供了在有機(jī)聚合物或有機(jī)摻雜的氧化物之中的必要的溶解度，而極性Si-OH鍵將朝著表面取向以幫助或增強(qiáng)隨后沉積的材料層的成核，包括例如阻擋材料層的成核。用另一種方式來陳述，化學(xué)通式為-(R2Si)nOH的有機(jī)硅烷醇是可以被加到前驅(qū)體溶液22基質(zhì)中的或者加到所形成的電介質(zhì)層12上的一類活性組分20的分子，這里R代表諸如烷基、芳香族類、烯烴的有機(jī)基團(tuán)。因?yàn)镽(即烷基、芳香族類、烯烴)與聚合物層間電介質(zhì)基質(zhì)是相容的，所以-SiOH基團(tuán)將傾向于在表面上分離并提供成核位置。隨后可以通過利用電子束或O2、N2O、H2等離子體來進(jìn)行處理以進(jìn)一步增加表面的Si-OH。
在另一個(gè)實(shí)施例中，諸如六甲基二硅氧烷、六甲基乙硅烷、三甲基硅烷的硅氧烷-(R2SiO)n-和有機(jī)硅烷-(R2Si)n-可以作為活性組分20加到前驅(qū)體溶液22中，或者加到所形成的電介質(zhì)層12上，以在處理過程中形成Si-OH基團(tuán)。通過使用諸如O2、N2O或H2等離子體處理工藝的等離子體處理工藝來處理/加工所形成的電介質(zhì)層12(如在后面的部分中詳述的)，可以很容易地將硅氧烷和有機(jī)硅烷轉(zhuǎn)化為-Si-OH基團(tuán)。
在另一個(gè)實(shí)施例中，通式為-(R2Si)nX(X＝Cl、F、Br)的有機(jī)硅鹵化物可以作為活性組分20被加到前驅(qū)體溶液22中，或者加到所形成的電介質(zhì)層12上，以在處理過程中形成Si-OH基團(tuán)。所暴露出的Si-X基團(tuán)一般通過與濕氣的反應(yīng)被轉(zhuǎn)化為Si-OH。在一個(gè)實(shí)施例中，可以在高于10-6托的壓強(qiáng)下以及在從高于室溫到約400℃的溫度范圍內(nèi)使用水蒸汽處理來進(jìn)行反應(yīng)。在可替換的實(shí)施例中，可以通過在25-100℃的溫度范圍內(nèi)與pH值大于8的堿性溶液(諸如NH4OH、KOH、NaOH)反應(yīng)來進(jìn)行反應(yīng)。
極性基團(tuán)的生成或產(chǎn)生不限于使用具有含硅分子的活性組分20。例如，在另一個(gè)實(shí)施例中，可以將酚基組分作為活性組分20加到前驅(qū)體溶液22中，或者加到所形成的電介質(zhì)層12上，以增強(qiáng)阻擋層成核。酚化合物是指一般具有Ar-OH結(jié)構(gòu)的聚合物，其中Ar-表示芳香族聚合物。在一個(gè)示例性實(shí)施例中，厚度在約10到100范圍的酚聚合物層可以被沉積到低k電介質(zhì)層12的表面上。
在另一個(gè)實(shí)施例中，可以在有機(jī)聚合物中的側(cè)鏈增加少量的極性，使得不需要向溶液中加入第二組分。
參照?qǐng)D1和圖2B，如在圖1中的工藝圖100的方框130中所闡述的，在襯底10上形成了具有活性組分20的電介質(zhì)層12之后，所述方法一般繼續(xù)下述步驟即，通過處理/加工所形成的具有活性組分20的電介質(zhì)層12，以至少在所形成的電介質(zhì)層12的表面14上產(chǎn)生、生成極性基團(tuán)或極性位置30或增強(qiáng)極性基團(tuán)或極性位置30的生成?？梢允褂孟旅娴奶幚砉に噥硖幚硭纬傻碾娊橘|(zhì)層12，所述處理工藝包括濕法或干法化學(xué)處理工藝、等離子體處理工藝、電子束處理工藝或本領(lǐng)域中公知的用于至少在所形成的電介質(zhì)層12的表面14上產(chǎn)生或增強(qiáng)極性基團(tuán)30或極性位置30的生成的其他工藝。經(jīng)過處理的電介質(zhì)層12A具有增強(qiáng)的成核和/或附著特性或特點(diǎn)，這會(huì)有利地使例如阻擋材料層的隨后沉積的材料層受益，最終得到改進(jìn)了的IC器件。
在一個(gè)實(shí)施例中，可以通過使用濕法化學(xué)處理技術(shù)來對(duì)所形成的具有活性組分20的電介質(zhì)層12進(jìn)行處理(圖1中的工藝方框130)，其中，所形成的電介質(zhì)層12的表面14利用諸如氫氧化鉀(KOH)或氫氧化鈉(NaOH)的堿性溶液處理，以增加Si-OH、C-OH或C(O)-OH基團(tuán)的數(shù)量。濕法化學(xué)處理技術(shù)在本領(lǐng)域中是公知的，并且已經(jīng)被用于例如聚酰亞胺襯底的金屬化。
在第二實(shí)施例中，可以通過這樣的處理，例如使電介質(zhì)層12的表面14暴露在處于足夠用于增強(qiáng)成核的條件之下的電子束輻射中，來對(duì)所形成的具有活性組分20的電介質(zhì)層12進(jìn)行處理(圖1中的工藝方框130)。形成在襯底10上的電介質(zhì)層12可以在具有用于對(duì)放置在其中的襯底提供電子束輻射的裝置的任何沉積/處理室中，利用電子束處理(例如，暴露在電子束中)。通過改變電子束流量和能量，在有機(jī)硅氧烷表面上的Si-OH基團(tuán)30的數(shù)量以可控的方式增加。電介質(zhì)層表面14增強(qiáng)的極性將導(dǎo)致用于隨后沉積的金屬阻擋層的成核的增加。
在電子束處理(圖1中工藝圖100的方框130)過程中室的壓強(qiáng)可以在從約10毫托到約50托的范圍內(nèi)變化。在電子束處理過程中室的溫度可以在從約35℃到約450℃的范圍內(nèi)變化，優(yōu)選約400℃。電子束曝光的持續(xù)時(shí)間將取決于施加在襯底上的束劑量的強(qiáng)度以及束電流密度。本領(lǐng)域的普通技術(shù)人員可以很容易地優(yōu)化曝光條件以得到所要求的結(jié)果，但是一般地曝光將在約1分鐘到約120分鐘之間的范圍內(nèi)，并且電子束劑量?jī)?yōu)選為從約10到約500微庫(kù)侖每平方厘米(μC/cm2)，更優(yōu)選地從約20到約300μC/cm2。電子束的加速電壓可以在從約0.5KeV到約20KeV的范圍內(nèi)變化，優(yōu)選約為3KeV。所選擇的劑量和加速電壓將分別與所期望的表面修飾的程度和深度成比例。在一個(gè)示例性實(shí)施例中，在約400℃的溫度下使用約20μC/cm2的電子束劑量，在室中對(duì)具有其上形成有活性組分20的摻碳氧化物(CDO)的襯底10進(jìn)行處理，其中，電子束的加速電壓約3KeV。
在第三實(shí)施例中，可以使用本領(lǐng)域中公知的例如O2、N2O或H2等離子體處理的等離子體處理來對(duì)所形成的具有活性組分20的電介質(zhì)層12進(jìn)行處理(圖1中的工藝方框130)，所述電介質(zhì)層12例如為低k聚合物電介質(zhì)層。O2和N2O等離子體可以置換低k電介質(zhì)層表面14上的C-H或Si-H鍵并產(chǎn)生Si-OH和C-OH基團(tuán)30，這對(duì)于使用ALD技術(shù)沉積諸如TiN阻擋的金屬化合物或金屬非常關(guān)鍵。在摻碳氧化物(CDO)電介質(zhì)層表面上所進(jìn)行的使用基于H2等離子體的活性預(yù)清洗工藝(active pre-cleanprocess)，通過去除憎水性基團(tuán)(如甲基基團(tuán))增加表面上的Si-OH基團(tuán)。等離子體處理可以在例如用于沉積薄電介質(zhì)層12的同一個(gè)室中原位進(jìn)行，或者可以在與沉積電介質(zhì)層12所用的裝置不同的系統(tǒng)或設(shè)備中進(jìn)行。在一個(gè)示例性的等離子體處理工藝中，可以在從約-25℃到約425℃范圍內(nèi)的溫度下、在約0.1到20托的壓強(qiáng)下、在O2、N2或N2O的流量為約100到2,000標(biāo)準(zhǔn)升每分(SLM)、功率為約10到3000瓦、頻率范圍為約350KHz到2.45GHz的條件下，進(jìn)行等離子體處理。
現(xiàn)在參照?qǐng)D1和圖2C，如在圖1中工藝圖100的方框140中所闡述的，在電介質(zhì)層處理之后，所述方法繼續(xù)下述步驟即，在處理后的電介質(zhì)層12A上形成另一個(gè)材料層15(例如阻擋材料層15)，其中，所述處理后的電介質(zhì)層12A至少在其表面14上具有極性基團(tuán)/極性位置30(例如Si-OH或C-OH基團(tuán)30)。一般通過使用適當(dāng)?shù)腃VD或ALD工藝或任何在本領(lǐng)域中所公知的沉積工藝來在電介質(zhì)層12A上方形成另一個(gè)材料層15(例如阻擋材料層15)。
一般地，ALD工藝通過在處理后的電介質(zhì)層12A的沉積表面14上的化學(xué)吸附(chemisorption)來實(shí)施。ALD技術(shù)基于下面這個(gè)原理，即，通過化學(xué)吸附形成反應(yīng)前驅(qū)體分子的飽和單層。在實(shí)施例中，通過向ALD沉積室之中處理后的電介質(zhì)層12A上方交替引入(例如脈沖式引入)前驅(qū)體，以形成阻擋材料層15，所述ALD沉積室被保持在約150℃到400℃的溫度范圍內(nèi)并且優(yōu)選約350℃以及約1到5托的壓強(qiáng)并且優(yōu)選為1托。前驅(qū)體的每一次例如注入脈沖(injection pulse)的引入都被例如氮?dú)?N2)排氣的惰性氣體排氣分隔開。每一次前驅(qū)體注入都提供了附加到前面所沉積層的新的原子層，以形成一層均勻的固體膜。重復(fù)此循環(huán)，直到達(dá)到期望的阻擋層/膜15的厚度為止。
在一個(gè)示例性的阻擋材料ALD工藝中，通過在處理后的電介質(zhì)層12A上交替地沉積TDMAT(四(二甲基氨基)鈦)和NH3前驅(qū)體，來在處理后的電介質(zhì)層12A上形成氮化鈦(TiN)層15。ALD TiN層15的沉積速率約為10每分鐘。在實(shí)施例中，ALD工藝的溫度和壓強(qiáng)分別為約380℃和1托。本領(lǐng)域的普通技術(shù)人員可以容易地修改上述處理?xiàng)l件以得到所要求的結(jié)果。所形成的TiN層15的厚度16可以根據(jù)所制造的集成電路(IC)類型、處理的優(yōu)先選擇等而變化，但是一般地，厚度16可以在從約50埃()到約1,000的范圍內(nèi)變化，并且優(yōu)選為約10-100。
繼續(xù)參照?qǐng)D1，接下來，所述方法繼續(xù)進(jìn)行完成IC制造所需的任何剩余的處理步驟(圖1中工藝圖100的方框150)。這些步驟可以包括但不限于對(duì)另外形成的導(dǎo)電或絕緣材料層的形成、圖案化、退火等，這些步驟在本領(lǐng)域中是公知的。
現(xiàn)在轉(zhuǎn)到圖3和圖4A到4D，在圖3中示出了根據(jù)本發(fā)明的工藝實(shí)施例，該工藝用于增強(qiáng)在銅鑲嵌結(jié)構(gòu)的低k電介質(zhì)層上沉積的諸如阻擋層的膜/層的成核和附著，而圖4A到4D是圖示根據(jù)圖3中示出的工藝實(shí)施例所處理的襯底的橫截面示意圖。
參照?qǐng)D3和圖4A，在本發(fā)明的一個(gè)實(shí)施例中，向沉積室中提供下面這種示例性半導(dǎo)體襯底結(jié)構(gòu)40(圖2中工藝圖300的方框310)，該結(jié)構(gòu)40在其表面41上具有在先被沉積的絕緣電介質(zhì)層55和例如為金屬化結(jié)構(gòu)或金屬線47的導(dǎo)電通路47。金屬層47代表在多個(gè)金屬層的半導(dǎo)體器件中的若干金屬層中的一個(gè)，金屬層47可以由銅金屬、銅合金或在金屬互連領(lǐng)域中使用的任何其他的材料制成。電介質(zhì)層55可以是低k電介質(zhì)材料層、高k電介質(zhì)材料層或它們的組合。電介質(zhì)層55在其頂部或其上表面上可以具有諸如氮化硅或碳化硅層的刻蝕終止層/擴(kuò)散阻擋層(未示出)。適合于本發(fā)明的襯底材料包括但不限于低k電介質(zhì)材料，諸如低k聚合物電介質(zhì)或含有機(jī)物的二氧化硅或摻碳氧化物(CDO)電介質(zhì)。諸如硅和含硅復(fù)合物的其他襯底材料，以及在IC制造領(lǐng)域中公知的其他襯底材料也在本發(fā)明的范圍內(nèi)。
如上所討論的，雖然在這個(gè)實(shí)施例中襯底40在其上具有金屬化結(jié)構(gòu)47，但是應(yīng)該注意當(dāng)實(shí)施本發(fā)明時(shí)，晶片/襯底在其表面上可以具有諸如電路圖案的金屬化結(jié)構(gòu)，也可以不具有這種結(jié)構(gòu)。
參照?qǐng)D3和圖4B，根據(jù)本發(fā)明的實(shí)施例，在沉積室中放置有襯底40，在襯底40、電介質(zhì)層55和金屬化結(jié)構(gòu)47上方形成其中具有活性組分20的電介質(zhì)層42(圖3中工藝圖300的方框320)?；钚越M分20可以包括在所形成的電介質(zhì)層42上產(chǎn)生極性基團(tuán)或極性位置或增強(qiáng)極性基團(tuán)或極性位置的生成的任何組分。如上所討論的，活性組分20可以被加到用于形成電介質(zhì)層42的前驅(qū)體溶液中。然后，通過CVD工藝、ALD工藝或其他本領(lǐng)域中公知的適當(dāng)?shù)某练e工藝，將含有活性組分20的前驅(qū)體溶液沉積到襯底40上?；蛘?，活性組分20可以被沉積到所形成的電介質(zhì)層42上，因此不被加到用于形成電介質(zhì)層42的前驅(qū)體基質(zhì)中。
在本發(fā)明的一個(gè)實(shí)施例中，活性組分20可以包括諸如三甲基硅烷醇、三苯基硅烷醇等的有機(jī)硅烷醇和硅烷醇。有機(jī)硅烷醇和硅烷醇的有機(jī)部分提供了在有機(jī)聚合物或有機(jī)摻雜氧化物之中的必要的溶解度，而極性Si-OH鍵將朝著表面取向以幫助或增強(qiáng)隨后沉積的材料層的成核，包括例如阻擋材料層的成核。在另一個(gè)實(shí)施例中，諸如六甲基二硅氧烷、六甲基乙硅烷、三甲基硅烷的硅氧烷和有機(jī)硅烷，可以作為活性組分20被加到前驅(qū)體溶液以在處理過程中形成Si-OH基團(tuán)。在另一個(gè)實(shí)施例中，通式為-(R2Si)nX(X＝Cl、F、Br)的有機(jī)硅鹵化物可以作為活性組分20被加到前驅(qū)體溶液中以在處理過程中形成Si-OH基團(tuán)。在另一個(gè)實(shí)施例中，可以將酚基組分作為活性組分20加入到前驅(qū)體溶液中以增強(qiáng)阻擋層成核。在另一個(gè)實(shí)施例中，可以在有機(jī)聚合物中的側(cè)鏈增加少量的極性，使得不需要向溶液中加入第二組分。
使用如前面所討論的用于形成電介質(zhì)層12的適當(dāng)?shù)腃VD或ALD技術(shù)在襯底40上方沉積電介質(zhì)層42?？梢杂芍T如低k聚合物電介質(zhì)或者含有機(jī)物的二氧化硅或摻碳氧化物電介質(zhì)之類的低k電介質(zhì)材料形成電介質(zhì)層42。如上所述，對(duì)于可替換的IC器件實(shí)施例，電介質(zhì)層42可以由諸如氧化鋁(Al2O3)、五氧化二鉭(Ta2O5)、五氧化二鉿(Hf2O5)等的高k柵極電介質(zhì)材料形成。在另一個(gè)實(shí)施例中，電介質(zhì)層42可以由諸如Ta2O5、鈦酸鋇鍶(BaSrTiO3或BST)等的高k電容器電介質(zhì)材料形成。所形成的金屬間電介質(zhì)層/膜42的厚度43可以根據(jù)所制造的集成電路(IC)的類型、處理優(yōu)先選擇等而變化，但是一般地厚度43可以在約500埃()到約50,000的范圍內(nèi)變化，優(yōu)選在約2,000到20,000的范圍內(nèi)。
應(yīng)該理解，結(jié)構(gòu)40只是存在于半導(dǎo)體晶片上的許多結(jié)構(gòu)中的一部分。在圖4B中示出的實(shí)施例中，使用諸如刻蝕的公知技術(shù)對(duì)結(jié)構(gòu)40中尤其是在所形成的電介質(zhì)層42中圖案化溝槽49A和49B。還在電介質(zhì)層42中在溝槽49B之下圖案化通孔開口(via opening)48，以用于到下金屬層47的互連?？梢岳帽绢I(lǐng)域中公知的單或雙鑲嵌工藝來制造結(jié)構(gòu)40或類似的結(jié)構(gòu)。
參照?qǐng)D3和圖4C，如在圖3中工藝圖300的方框330中所闡述的，在襯底40上形成并圖案化具有活性組分20的電介質(zhì)層42之后，所述方法一般繼續(xù)如下步驟即，通過處理所形成的具有活性組分20的電介質(zhì)層42以至少在所形成的電介質(zhì)層42的表面44上產(chǎn)生、生成極性基團(tuán)或極性位置30或增強(qiáng)極性基團(tuán)或極性位置30的生成。可以使用上面詳細(xì)討論的等離子體處理工藝、濕法或干化學(xué)處理工藝或電子束處理工藝來處理所形成的電介質(zhì)層42。經(jīng)過處理的電介質(zhì)層42A具有增強(qiáng)的成核和/或附著特性或特點(diǎn)，這會(huì)有利地使例如阻擋材料層的隨后沉積的材料層受益，最終得到改進(jìn)了的IC器件。
現(xiàn)在參照?qǐng)D3和圖4D，在一個(gè)示例性雙鑲嵌工藝中，如在圖3中工藝圖300的方框340中提到的一樣，在電介質(zhì)層處理之后，所述方法繼續(xù)下面的步驟即，在具有例如Si-OH或C-OH基團(tuán)30的極性基團(tuán)/極性位置30的處理后的電介質(zhì)層42A的上方，至少在處理后的電介質(zhì)層42A的表面44上形成另一個(gè)材料層45(例如阻擋材料層45)。阻擋層45不僅在處理后的電介質(zhì)層42A的上方形成，而且也在溝槽開口49A、49B和通孔開口48中形成，使得阻擋層45覆蓋在ILD層42上面并且成為溝槽49A、49B和通孔48的內(nèi)襯(如在圖4D中示出的)。諸如阻擋層45的阻擋層一般與金屬互連材料一起使用，以優(yōu)化金屬互連的性能并防止金屬互連材料擴(kuò)散到襯底之中。
阻擋層45可以由鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、氮化鎢(WN)、鉭化鎢(WTa)、氮化鉭硅或其它三元化合物構(gòu)成。但是，應(yīng)該理解的是，在本發(fā)明的實(shí)施中可以使用其它的材料用于阻擋層45。通過諸如上面詳細(xì)討論的CVD和ALD之類的公知的膜沉積技術(shù)來形成阻擋層45。還可以使用物理氣相沉積、電解電鍍或無電鍍技術(shù)。
在一個(gè)示例性的阻擋材料ALD工藝中，通過在處理后的電介質(zhì)層42A上交替地沉積TDMAT(四(二甲基氨基)鈦)和NH3前驅(qū)體，來在處理后的電介質(zhì)層42A上形成氮化鈦(TiN)層45。ALD TiN層45的沉積速率約為10每分鐘。在實(shí)施例中，ALD工藝溫度和壓強(qiáng)分別為約380℃和1托。本領(lǐng)域的普通技術(shù)人員可以容易地修改上述處理?xiàng)l件以得到所要求的結(jié)果。所形成的TiN層45的厚度46可以根據(jù)所制造的集成電路(IC)類型或處理優(yōu)先選擇等而變化，但是一般地，厚度46可以在從約50到約1,000的范圍內(nèi)變化，并且優(yōu)選為約10到100。
參照?qǐng)D3和圖4E，如在圖3中工藝圖300的方框350中所闡述的，接下來，示例性的雙鑲嵌金屬化工藝?yán)^續(xù)進(jìn)行剩余的制造部分。該工藝一般可以包括在覆蓋于處理后的ILD層42A上面并且成為溝槽49A、49B和通孔48的內(nèi)襯的阻擋層45上，形成諸如銅晶種層50的金屬晶種層50?？梢允褂媒饘?、金屬合金、金屬化合物、多層金屬堆疊或任何襯底來沉積或形成金屬晶種層50，其中將被用于形成溝槽和通孔中的互連的金屬可以在晶種層上成核和生長(zhǎng)。一般地，金屬晶種層50由金屬或金屬合金形成，并且可以包括但不限于銅、銅合金、鎳、銀、金和鈷。
可以使用定向沉積技術(shù)來沉積/形成金屬晶種層50。本領(lǐng)域中公知的定向沉積技術(shù)包括準(zhǔn)直濺鍍(collimated sputtering)、等離子體增強(qiáng)化學(xué)氣相沉積以及使用偏壓或不使用偏壓的離子化物理氣相沉積。一般地，晶種層50被沉積到約1000-3000的范圍內(nèi)的厚度。在實(shí)施例中，晶種層50被沉積到約2000的厚度。
繼續(xù)參照?qǐng)D3和圖4E，所述工藝?yán)^續(xù)如下步驟在襯底40上進(jìn)行導(dǎo)電材料的電解電鍍/無電鍍。但是，在導(dǎo)電材料的電解電鍍/無電鍍之前，一般對(duì)金屬晶種層50進(jìn)行物理和化學(xué)的處理以在襯底40上形成鈍化層(未示出)。然后，對(duì)具有形成在阻擋層50上方的鈍化層(未示出)的襯底40進(jìn)行熱退火，以去除鈍化層和在襯底表面上積聚的任何其它污染物?？梢允褂弥T如酸、堿、溶劑和去離子水的液體介質(zhì)來原位或異位進(jìn)行金屬晶種層50的鈍化，或者可以使用諸如氬(Ar)、氦(He)、氧氣(O2)、氫氣(H2)、H2和He、H2和氮?dú)?N2)、H2和Ar等的化學(xué)活性或惰性氣體在本領(lǐng)域中公知的溫度和濃度范圍下來進(jìn)行鈍化。一般地，通過在約250℃的溫度下向晶種退火室或類似的裝置中通入包含95％N2和5％H2的合成氣體流約30秒，并然后在約15到20℃的溫度下在合成氣體中冷卻襯底約25秒，來對(duì)其上具有鈍化層(未示出)的金屬晶種層50進(jìn)行退火。在一個(gè)實(shí)施例中，以約19標(biāo)準(zhǔn)升每分(slm)的流速向退火室中提供N2，而以約1slm的流速向退火室中提供H2。
在金屬晶種退火步驟之后，所述工藝?yán)^續(xù)對(duì)襯底結(jié)構(gòu)40進(jìn)行無電鍍或電解電鍍，以在襯底結(jié)構(gòu)40的覆蓋層53、溝槽49A、49B和通孔48中沉積諸如金屬或合金的導(dǎo)電材料52(圖3中工藝圖300的方框350)。所沉積的導(dǎo)電材料將形成用來與下金屬層47互連的金屬互連54?？梢杂糜谛纬山饘倩ミB54的無電鍍和電解電鍍工藝是本領(lǐng)域中公知的。電解電鍍包括從電解液中通過陰極還原的金屬沉積。無電鍍包括從電解液中通過化學(xué)還原的金屬沉積。電解液中的還原劑(例如Red)是電子的來源。可以使用硫酸銅溶液(產(chǎn)生銅覆鍍)、硝酸銀溶液(產(chǎn)生銀覆鍍)或氰化金溶液(產(chǎn)生金覆鍍)將導(dǎo)電材料電解或無電沉積到襯底結(jié)構(gòu)40的覆蓋層53、溝槽49A、49B和通孔48之中，以形成金屬互連。
作為示例，在無電鍍銅工藝中，通過諸如將襯底結(jié)構(gòu)/晶片40浸入鍍槽中，或者通過將鍍液噴涂到襯底結(jié)構(gòu)/晶片40上之類的方式，使襯底結(jié)構(gòu)/晶片40暴露在第一鍍液之中。第一鍍液是諸如氫氟酸或硫酸之類的酸和金屬鹽或絡(luò)合物的水溶液，所述金屬鹽或絡(luò)合物可以溶解在所使用的酸中。在溶液中的例如二價(jià)銅離子(Cu2+)的金屬離子和還原劑之間發(fā)生氧化還原反應(yīng)，導(dǎo)致金屬離子的還原以及隨后在銅晶種層50上的覆鍍。一般地反應(yīng)在室溫下進(jìn)行一段時(shí)間，直到形成導(dǎo)電互連/級(jí)(level)。如果需要的話可以調(diào)節(jié)時(shí)間和溫度以影響反應(yīng)的速率，這在本領(lǐng)域中是公知的。
在襯底結(jié)構(gòu)40的無電鍍或電解電鍍之后，可以進(jìn)行化學(xué)機(jī)械拋光(CMP)工藝或化學(xué)刻蝕去除工藝。CMP或化學(xué)刻蝕去除將多余的金屬(例如ILD層42A上方的銅、金屬晶種材料和阻擋層材料)拋光掉或去除掉，使得所留下的銅和阻擋層材料都只位于溝槽49A、49B和通孔48中。
已經(jīng)描述了一種用于增強(qiáng)在低介電常數(shù)電介質(zhì)材料層(諸如阻擋層)上的CVD和ALD沉積的膜/層的成核和附著的方法。雖然已經(jīng)描述了具體的實(shí)施例，包括具體的參數(shù)、方法和材料，但是對(duì)于本領(lǐng)域的技術(shù)人員來說，一看到本公開就可以很清楚地想到各種對(duì)所公開的實(shí)施例的修改。因此，應(yīng)該理解這些實(shí)施例僅僅是說明性的，而不是對(duì)本發(fā)明范圍的限制，并且本發(fā)明不限于所示出和描述的具體的實(shí)施例。
權(quán)利要求
1.一種方法，包括在沉積室中提供襯底；在所述襯底上方形成電介質(zhì)層，所述電介質(zhì)層包括活性組分；以及處理所形成的具有活性組分的電介質(zhì)層，以至少在所形成的電介質(zhì)層的表面上產(chǎn)生極性基團(tuán)或極性位置。
2.如權(quán)利要求1所述的方法，其中，形成所述電介質(zhì)層的操作包括使用化學(xué)氣相沉積工藝或原子氣相沉積工藝來在襯底上方沉積具有所述活性組分的電介質(zhì)材料。
3.如權(quán)利要求1所述的方法，其中，形成所述電介質(zhì)層的操作包括將所述活性組分加入到用于形成電介質(zhì)層的前驅(qū)體溶液中；以及使用化學(xué)氣相沉積工藝或原子氣相沉積工藝在襯底上方沉積具有所述活性組分的所述前驅(qū)體溶液。
4.如權(quán)利要求1所述的方法，其中，處理所形成的電介質(zhì)層的操作包括利用從由濕法化學(xué)處理、干法化學(xué)處理、等離子體處理和電子束處理所組成的組中選出的工藝來處理所形成的電介質(zhì)層，以至少在所形成的電介質(zhì)層的表面上產(chǎn)生極性基團(tuán)或極性位置。
5.如權(quán)利要求1所述的方法，其中，所述活性組分從由有機(jī)硅烷醇、硅烷醇、有機(jī)硅鹵化物、硅氧烷、有機(jī)硅烷和酚所組成的組中選擇。
6.如權(quán)利要求5所述的方法，其中，所述活性組分是三甲基硅烷醇、三苯基硅烷醇、六甲基二硅氧烷、六甲基乙硅烷或三甲基硅烷。
7.如權(quán)利要求1所述的方法，其中，所述電介質(zhì)層包括從由具有低介電常數(shù)的有機(jī)聚合物電介質(zhì)材料、有機(jī)摻雜的氧化物電介質(zhì)材料和高介電常數(shù)電介質(zhì)材料所組成的電介質(zhì)材料組中選擇出來的電介質(zhì)材料。
8.如權(quán)利要求4所述的方法，其中，使用濕法化學(xué)處理來處理所形成的電介質(zhì)層的操作包括用堿性溶液處理所形成的電介質(zhì)層，所述堿性溶液從由氫氧化鉀和氫氧化鈉所組成的組中選擇。
9.如權(quán)利要求4所述的方法，其中，使用電子束處理來處理所形成的電介質(zhì)層的操作包括在約35℃到450℃范圍內(nèi)的溫度下使所形成的電介質(zhì)層的表面暴露在約10-500微庫(kù)侖每平方厘米的電子束輻射劑量下，所述電子束具有在約0.5KeV到20KeV范圍內(nèi)的電子束加速電壓。
10.如權(quán)利要求4所述的方法，其中，使用等離子體處理來處理所形成的電介質(zhì)層的操作在如下條件下進(jìn)行，所述條件為處在以約100-2000標(biāo)準(zhǔn)升每分的流速流進(jìn)所述室中的氧氣、氮?dú)饣蛞谎趸沫h(huán)境中，溫度在近似約從-25℃到約425℃的范圍內(nèi)，壓強(qiáng)約為0.1托到20托，功率約為從100瓦到3000瓦，頻率在約350KHz到2.45GHz的范圍內(nèi)。
11.如權(quán)利要求1所述的方法，其中，在處理所形成的電介質(zhì)層之后，至少在所形成的電介質(zhì)層的表面上所產(chǎn)生的極性基團(tuán)或極性位置增強(qiáng)了隨后沉積的材料層的成核或附著特性或特點(diǎn)。
12.如權(quán)利要求1所述的方法，還包括在所形成的并且經(jīng)過處理的電介質(zhì)層上方形成第二材料層，所述第二材料層能夠在所形成的并且經(jīng)過處理的電介質(zhì)層上充分成核或附著。
13.如權(quán)利要求1所述的方法，其中，所述電介質(zhì)層由電介質(zhì)材料形成，所述電介質(zhì)材料從由有機(jī)聚合物電介質(zhì)、有機(jī)摻雜的氧化物電介質(zhì)、氧化鋁、五氧化二鉭、五氧化二鉿和鈦酸鋇鍶所組成的組中選出。
14.如權(quán)利要求1所述的方法，其中，形成所述電介質(zhì)層的操作包括使用化學(xué)氣相沉積工藝或原子氣相沉積工藝來在襯底上方沉積電介質(zhì)材料層；以及在所沉積的電介質(zhì)材料層上方沉積活性組分。
15.一種集成電路，包括襯底；以及在所述襯底上方形成的電介質(zhì)層，所述電介質(zhì)層包括活性組分，其中當(dāng)使用從濕法化學(xué)處理、干法化學(xué)處理、等離子體處理和電子束處理所組成的組中選出的工藝來處理所形成的電介質(zhì)層時(shí)，所述活性組分至少在所形成的電介質(zhì)層表面上產(chǎn)生極性基團(tuán)或極性位置。
16.如權(quán)利要求15所述的集成電路，其中，所述活性組分從由有機(jī)硅烷醇、硅烷醇、有機(jī)硅鹵化物、硅氧烷、有機(jī)硅烷和酚所組成的組中選擇。
17.如權(quán)利要求15所述的集成電路，其中，所述電介質(zhì)層由電介質(zhì)材料形成，所述電介質(zhì)材料從由有機(jī)聚合物電介質(zhì)、有機(jī)摻雜的氧化物電介質(zhì)、氧化鋁、五氧化二鉭、五氧化二鉿和鈦酸鋇鍶所組成的組中選出。
18.如權(quán)利要求15所述的集成電路，其中，至少在所形成的電介質(zhì)層的表面上所產(chǎn)生的極性基團(tuán)或極性位置增強(qiáng)了隨后沉積的材料層的成核或附著特性或特點(diǎn)。
19.如權(quán)利要求15所述的集成電路，其中，所述襯底包括在其上所形成的金屬化結(jié)構(gòu)。
20.如權(quán)利要求15所述的集成電路，其中，使用從由化學(xué)氣相沉積、原子層沉積或物理氣相沉積所組成的組中選出的工藝來形成所述電介質(zhì)層。
21.如權(quán)利要求15所述的集成電路，其中，所述電介質(zhì)層的厚度在約500埃到50000埃的范圍內(nèi)。
22.一種方法，包括在沉積室中提供襯底；使用化學(xué)氣相沉積工藝或原子氣相沉積工藝在所述襯底上方形成具有活性組分的電介質(zhì)層；以及處理所形成的具有活性組分的電介質(zhì)層，以至少在所形成的電介質(zhì)層的表面上產(chǎn)生極性基團(tuán)或極性位置，處理操作包括利用從由濕法化學(xué)處理、干法化學(xué)處理、等離子體處理和電子束處理所組成的組中選出的工藝來處理所形成的電介質(zhì)層。
23.如權(quán)利要求22所述的方法，其中，所述活性組分從由有機(jī)硅烷醇、硅烷醇、有機(jī)硅鹵化物、硅氧烷、有機(jī)硅烷和酚所組成的組中選擇。
24.如權(quán)利要求22所述的方法，其中，所述電介質(zhì)層包括從由具有低介電常數(shù)的有機(jī)聚合物電介質(zhì)材料、有機(jī)摻雜的氧化物電介質(zhì)材料和高介電常數(shù)電介質(zhì)材料所組成的電介質(zhì)材料組中選擇出來的電介質(zhì)材料。
全文摘要
本發(fā)明提供了一種用于增強(qiáng)在低介電常數(shù)(低k)電介質(zhì)層上CVD或ALD沉積的膜/層的成核和/或附著的方法，所述低k電介質(zhì)層例如為聚合物電介質(zhì)或摻碳氧化物。在一個(gè)實(shí)施例中，所述方法包括向沉積室中提供襯底。在襯底上方形成具有活性組分的電介質(zhì)層。然后，對(duì)所形成的具有活性組分的電介質(zhì)層進(jìn)行處理，以至少在所形成的電介質(zhì)層的表面上產(chǎn)生極性基團(tuán)或極性位置。本發(fā)明形成低k有機(jī)聚合物電介質(zhì)層或者有機(jī)摻雜的氧化物電介質(zhì)層，所形成的電介質(zhì)層具有增強(qiáng)的成核和/或附著特性以用于隨后沉積的諸如阻擋材料層的層。
文檔編號(hào)C23C16/02GK1522313SQ02813259
公開日2004年8月18日 申請(qǐng)日期2002年9月26日 優(yōu)先權(quán)日2001年9月29日
發(fā)明者志鵬·勞, 志鵬 勞, 吳, 馳－I·吳, M 克洛斯特, 穎·周, 格蘭特·M·克洛斯特 申請(qǐng)人:英特爾公司