專利名稱：采用含鈦有機(jī)金屬材料的化學(xué)汽相淀積含硅氮化鈦的工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路制造工藝技術(shù)領(lǐng)域，具體涉及一種采用含鈦有機(jī)金屬材料TDMA并加入3甲基硅烷(3MS)或加入少量硅烷(SiCH4)，化學(xué)汽相淀積含鈦氮化硅TiSiN擴(kuò)散阻擋層的工藝。
現(xiàn)階段集成電路互聯(lián)主要是采用Al金屬布線，金屬布線在傳輸電信號(hào)的過程中，本身存在串聯(lián)電阻和寄生電容。隨著集成度的提高，互聯(lián)線長(zhǎng)度進(jìn)一步加長(zhǎng)，從而導(dǎo)致互聯(lián)線電阻的急劇上升。另一方面，金屬布線的寬度不斷縮小，使得互聯(lián)線之間的電容日益增大，導(dǎo)致RC互聯(lián)延遲的進(jìn)一步加大。因此，減少RC互連延遲成為人們關(guān)注的焦點(diǎn)。
一方面，人們嘗試采用低介電材料來(lái)取代傳統(tǒng)的絕緣材料，以減小互連金屬間和線間電容。另一方面，積極尋找具有更小的電阻率和更高的抗電遷移能力的金屬，來(lái)代替已經(jīng)使用了幾十年的Al金屬。由于Cu金屬具有比Al更小的電阻率(Cu的電阻率為1.68微歐姆.厘米，而Al金屬的電阻率為2.6微歐姆.厘米)，更高的熔點(diǎn)(Cu金屬的熔點(diǎn)為1083C，而Al則為660C)，更低的熱膨脹系數(shù)(Cu的熱膨脹系數(shù)為16.5ppm/C，而Al的膨脹系數(shù)為23.6ppm/C)。因而，Cu的導(dǎo)電性能和抗電遷移性能都大大優(yōu)越于Al金屬。自從1998年IBM率先在半導(dǎo)體生產(chǎn)線中引入Cu大馬士革加工技術(shù)，用Cu來(lái)代替Al多層金屬布線，從而大大減小互連電阻對(duì)集成電路的性能影響，使可靠性水平顯著提高，使Cu成為未來(lái)深亞微米器件的很有潛力的新型互聯(lián)金屬材料。
相對(duì)于傳統(tǒng)的Al工藝而言，Cu互聯(lián)技術(shù)是一利全新的工藝，加工設(shè)備和材料有很大變化。Cu大馬士革技術(shù)的不斷優(yōu)化，特別是刻蝕中止層(Etch-Stop)、低介電常數(shù)介質(zhì)淀積、通孔和連線槽光刻和刻蝕、Cu阻擋層淀積、Cu籽晶和電鍍、Cu化學(xué)機(jī)械拋光以及后清洗工藝的不斷進(jìn)步，使得Cu工藝能適應(yīng)超大規(guī)模集成電路對(duì)極小的特征尺寸和很大的高寬比圖形的加工要求。
但是，Cu是一種重金屬，在高溫和加電場(chǎng)的情況下，可以在半導(dǎo)體硅片和二氧化硅介質(zhì)中快速擴(kuò)散，引起器件可靠性方面的問題。所以，在Cu和絕緣介質(zhì)之間，必須加上防止Cu擴(kuò)散的阻擋層材料，例如TaN、TiSiN、Ta等。阻擋層的目的主要有兩個(gè)，第一是阻Cu金屬向介質(zhì)中的擴(kuò)散，第二是提高Cu和介質(zhì)的粘附性。Ta是一種很有吸引力的Cu阻擋層，主要是Ta具有較高的熔點(diǎn)(2996C)，與Cu不互融，而且電阻率低，與Cu的粘附性能優(yōu)良。而TaN則是一種Cu和F離子的有效阻擋層，目前在Cu互聯(lián)工藝中正得到廣泛應(yīng)用。
通常，對(duì)Cu阻擋層的要求包括以下幾方面1.阻擋層淀積要有良好的臺(tái)階覆蓋性，特別是對(duì)于高寬比(A/R)大于6的雙層大馬士革結(jié)構(gòu)，側(cè)壁和底部的臺(tái)階覆蓋是比較困難；2.阻擋層材料本身的體電阻阻擋層材料必須很低，以減小接觸電阻和Cu布線串聯(lián)電阻；3.與絕緣介質(zhì)層粘附性好，不易分離和脫落；是Cu的良好阻擋層，以防止Cu向絕緣介質(zhì)中擴(kuò)散，造成互聯(lián)線之間漏電；4.能經(jīng)受Cu后道加工工藝高溫的考驗(yàn)，通常Cu大馬士革加工流程溫度在300C到420C；5.和低介電材料兼容性好，不影響低介電材料的化學(xué)性能；6.物理特性滿足后續(xù)的化學(xué)機(jī)械拋光工藝要求。
典型的Cu大馬士革金屬化工藝包括物理汽相淀積阻擋層、Cu籽晶層，然后進(jìn)行Cu的化學(xué)電鍍加工、快速熱退火和Cu的化學(xué)機(jī)械拋光。
阻擋層一般采用物理汽相淀積(PVD)，對(duì)于0.13微米及其以下的深亞微米工藝而言，通孔和連線槽的高寬比往往＞6，要在這樣的圖形中淀積薄而且連續(xù)的阻擋層，對(duì)PVD淀積技術(shù)提出了更加苛刻的要求.而且由于陰影效應(yīng)的影響，物理淀積的局限性在淀積的均勻性，特別是在細(xì)線條和深的通孔中的側(cè)壁臺(tái)階覆蓋率很低，即使是采用離子物理淀積(IPVD)方法，襯底加偏壓電場(chǎng)的情況下，側(cè)壁和底部的覆蓋率仍然很低。導(dǎo)致后續(xù)的Cu電鍍時(shí)，在通孔甚至在連線槽的側(cè)壁會(huì)出現(xiàn)空洞，影響集成電路的成品率和可靠性。
另一方面，在0.13微米及以下技術(shù)，金屬間介質(zhì)多采用低介電常數(shù)(Low-к)材料，多孔低介電常數(shù)(Low-к)材料的表面粗糙，化學(xué)性能不穩(wěn)定，而物理淀積方法與多孔低介電常數(shù)(Low-к)材料兼容性不好，到了0.10微米以下技術(shù)階段，Cu作為導(dǎo)線材料，低介電常數(shù)(Low-к)作為金屬層間的絕緣介質(zhì)，必須考慮用保形性能優(yōu)越的化學(xué)汽相淀積(CVD)方法來(lái)淀積的阻擋層。
作為Cu阻擋層材料，需要考慮其對(duì)Cu的擴(kuò)散阻擋能力。在這方面，TiSiN和Cu以及和多孔低介電常數(shù)介質(zhì)(Low-к)材料有良好的粘附性。在防止金屬離子擴(kuò)散方而，TiSiN既是Cu的良好阻擋材料，而且，TiSiN中富含N，可以防止低介電材料(Low-к)中F離子的擴(kuò)散。對(duì)于未來(lái)深亞微米Cu多層金屬互聯(lián)工藝，阻擋層正朝著3重結(jié)構(gòu)方向發(fā)展，例如TiSiN晶格中引入了Si原子，使Si鍵可以和N鍵緊密結(jié)合，明顯改善擴(kuò)散阻擋層的性能，提高了阻擋層的抗Cu擴(kuò)散和抗F擴(kuò)散能力。TiSiN的另一個(gè)特點(diǎn)是它與Cu金屬薄膜以及多孔低介電常數(shù)(Low-к)介質(zhì)的粘附性都很好，有利于提高Cu互聯(lián)金屬的抗電遷移水平。
本發(fā)明提出的采用CVD淀積TiSiN的工藝方法，其步驟是第一步，用化學(xué)汽相淀積(CVD)方法，利用含Ti的化學(xué)物質(zhì)TDMA，和含Si的物質(zhì)3甲基硅烷(3MS)或者硅烷(SiCH4)，淀積一層TiSiN薄膜；第二步，在原位進(jìn)行H2-N2射頻等離子處理。
第一步中采用He2氣攜帶化學(xué)物質(zhì)TDMA和甲基硅烷(3MS)或者硅烷(SiCH4)，在低真空條件下，通過熱分解淀積TiSiN薄膜。淀積溫度為400℃-450℃，真空度為1Torr-5Torr，每次淀積時(shí)間為10-15秒。
第二步中在原位進(jìn)行H2-N2射頻等離子處理，采用低壓為1Torr-2Torr，每次處理時(shí)間為30-40秒。
循環(huán)第一步和第二步所述的工藝步驟，直到達(dá)到設(shè)定的TiSiN淀積厚度范圍為30-50nm。
上述含Si的物質(zhì)3甲基硅烷(3MS)的比例為2％-8％；上述含Si的物質(zhì)硅烷(SiCH4)的比例為1％-3％。
第一步淀積工藝的目的是制備出均勻的、具有較高的臺(tái)階覆蓋率的TiSiN薄膜，而第二步H2-N2射頻等離子處理則是為了減小CVD淀積的TiSiN薄膜中碳、氧、和氫等雜質(zhì)的含量，降低電阻率，使TiSiN晶粒均勻生長(zhǎng)，并使TiSiN薄膜增密。
本發(fā)明提出的淀積TiSiN的方法，淀積的TiSiN具有良好的臺(tái)階覆蓋，均勻的電阻分布和膜厚均勻性。TiSiN是一種物理性能和化學(xué)性能都穩(wěn)定的Cu擴(kuò)散阻擋層，而且，TiSiN中富含N，可以防止低介電材料(Low-к)中F離子的擴(kuò)散。TiSiN的另一個(gè)特點(diǎn)是它與Cu金屬薄膜以及多孔低介電常數(shù)(Low-к)介質(zhì)的粘附性都很好，有利于提高Cu互聯(lián)金屬的抗電遷移水平。
用這種方法淀積的TiSiN，具有良好的臺(tái)階覆蓋，均勻的電阻分和膜厚均勻性。TiSiN與W金屬和絕緣介質(zhì)的粘附性能良好，可以用在W互聯(lián)柱工藝中，有效地防止WF6對(duì)硅片和介質(zhì)層的侵蝕。TiSiN還與Al金屬以及絕緣介質(zhì)的粘附性能良好，應(yīng)用于Al金屬多層布線工藝中，能顯著改善Al金屬導(dǎo)線的電遷移性能。TiSiN還是Cu的阻擋層，可用于Cu金屬化工藝，實(shí)現(xiàn)Cu金屬大馬士革互聯(lián)技術(shù)。
標(biāo)號(hào)說(shuō)明其中1是TaSiN阻擋層；2是Cu金屬互聯(lián)層；3是絕緣介質(zhì)層。
2.首先，在真空設(shè)定為5Torr條件下，將硅片升溫到450C。
3.接著，用He2攜帶化學(xué)物質(zhì)TDMA和5％的甲基硅烷(3MS)，通過熱分解淀積TiSiN薄膜。在淀積溫度為450C，低真空度1.5Torr，TDMAT流量為225sccm，3MS流量為11sccm，SiCH4流量為4.5sccm，He2流量為275sccm，N2的流量為300sccm，每次循環(huán)淀積時(shí)間15秒。
4.原位H2-N2射頻等離子處理，減小CVD淀積的TiSiN薄膜中碳，氧，和氫等雜質(zhì)的含量，降低電阻率，使TiSiN晶粒均勻生長(zhǎng)，并使TiSiN薄膜增密，提高膜厚均勻性。處理真空度為1.5Torr，時(shí)間為35秒。期間硅片溫度會(huì)上升20C；5.硅片降溫至TiSiN淀積設(shè)定溫度，真空調(diào)節(jié)到1.5Torr；6.重復(fù)第3步工藝，利用He2攜帶TDMAT，通過熱分解淀積TiSiN，淀積時(shí)間為15秒。
7.重復(fù)4步，原位氫-氮射頻等離子處理，時(shí)間35秒；8.每次循環(huán)淀積TiSiN厚度為1.1nm-1.5nm循環(huán)TiSiN淀積和原位H2-N2射頻等離子處理，直到達(dá)到設(shè)定的TiSiN淀積厚度。
權(quán)利要求
1.一種基于CVD淀積TiSiN薄膜的制造工藝，其特征在于第一步，用化學(xué)汽相淀積方法，利用含Ti的化學(xué)物質(zhì)TDMA，和含Si的物質(zhì)3甲基硅烷或者硅烷，淀積一層TiSiN薄膜；第二步，在原位進(jìn)行H2-N2射頻等離子處理。
2.根據(jù)權(quán)利要求1所述的工藝，其特征在于，上述含Si的物質(zhì)3甲基硅烷的比例為2％-8％；上述含Si的物質(zhì)硅烷的比例為1％-3％。
3.根據(jù)權(quán)利要求1所述的工藝，其特征在于，采用He2氣攜帶化學(xué)物質(zhì)TDMA和甲基硅烷或者硅烷，在1Torr-5Torr低真空條件下，通過熱分解淀積TiSiN薄膜，淀積溫度為400℃-450℃，每次淀積時(shí)間為10-15秒。
4.根據(jù)權(quán)利要求1所述的工藝，其特征在于，在原位進(jìn)行H2-N2射頻等離子處理，低壓為1Torr-2Torr，每次處理時(shí)間為30-40秒。
5.根據(jù)權(quán)利要求1所述的工藝，其特征在于，循環(huán)第一和第二工藝步驟，直到達(dá)到設(shè)定的TiSiN淀積厚度范圍為30-50nm。
全文摘要
一種CVD淀積TiSiN薄膜的集成電路制造工藝，采用化學(xué)汽相淀積方法，用He
文檔編號(hào)C23C16/56GK1425797SQ0311470
公開日2003年6月25日 申請(qǐng)日期2003年1月2日 優(yōu)先權(quán)日2003年1月2日
發(fā)明者徐小誠(chéng), 繆炳有 申請(qǐng)人:上海華虹(集團(tuán))有限公司