專利名稱：制造電路用孔眼掩模的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是電路與電路元件的制造，更具體地說是利用孔眼掩模的沉積技術(shù)進行制造。
背景技術(shù)：
電路是指電阻器、二極管、電容器與晶體管經(jīng)由電連接連成一起的組合。薄膜集成電路包括多層，諸如金屬層、介電層，以及一般由諸如硅一類半導(dǎo)體材料形成的活性層。一般來說，薄膜電路元件與薄膜集成電路通過沉積各種材料層，然后以增加或刪減工藝使用包括化學(xué)腐蝕方法的光蝕刻在各層形成圖案，以形成各種電路元件。此外，孔眼掩模用來沉積具有圖案的層，而無需蝕刻步驟。
發(fā)明綜述通常，本發(fā)明是關(guān)于采用孔眼掩模技術(shù)制造集成電路或集成電路元件。該技術(shù)經(jīng)由一組可重新定位的孔眼掩模按順序沉積材料，該掩模布有形成多層或電路各分層的孔眼圖案。在一些實施方式中，僅采用孔眼掩模沉積技術(shù)制造電路，無需采用形成集成電路圖案時常采用的蝕刻或光刻步驟。該技術(shù)特別適合于制造諸如液晶顯示器一類的電子顯示器，以及低成本的射頻識別(RFID)電路或電子儲存器一類集成電路。此外，該技術(shù)在制造含有有機半導(dǎo)體集成電路時具有優(yōu)點，而通常光刻技術(shù)或其它濕法蝕刻工藝與有機半導(dǎo)體是不相容的。
在另一實施方式中，本發(fā)明是關(guān)于沉積工藝，如蒸汽沉積工藝中采用掩模組。該掩模組可以包括形成第一沉積孔眼圖案的第一孔眼掩模，該掩模至少形成某一電路的第一層部分，形成第二沉積孔眼圖案的第二孔眼掩模，它至少形成了同一電路第二層。此外，該掩模組還可以包括任意數(shù)目的孔眼掩模，該數(shù)目取決于該電路的層數(shù)?？籽垩谀Ｖ械母鞣N沉積孔眼的寬度約小于20μm，小于約10μm，或甚至小于約5μm。這樣大小的孔眼特別適合于制造集成電路中的小型電路元件。而且，沉積孔眼之間一個或多個的間隙小于約20μm，或小于約10μm，如此窄的間隙也有利于制造小型電路元件或間隔相對緊湊的電路元件。
在另一實施方式中，本發(fā)明是關(guān)于一個或多個掩模的制造方法。比如，根據(jù)本發(fā)明的一個方法，它可以包括形成第一沉積孔眼圖案，它形成第一硅晶片中某一電路至少第一層部分，用以制造第一孔眼掩模；以及形成第二沉積孔眼圖案，它形成第二硅晶片中該電路至少第二層部分，用以制造第二孔眼掩模。該沉積孔眼具有如前所述的寬度，一個或多個沉積孔眼之間具有如前所述的間隙。
一旦第一與第二孔眼掩模被制造而成，它們可用于沉積工藝，在沉積基材上制造電路元件。還可以制造更多孔眼掩模，以類似方式用于確定沉積基材上任意電路層數(shù)。
在另一實施方式中，本發(fā)明是關(guān)于沉積工藝中采用的孔眼掩模。特別是該掩?？梢园ň哂袦?zhǔn)直邊的掩?；?，以及掩?；闹袑?yīng)于準(zhǔn)直邊所形成的圖案，使得準(zhǔn)直邊的空間排列對準(zhǔn)沉積工藝用的圖案。再有，沉積孔眼具有如前所述的寬度，并且兩沉積孔眼之間具有如前所述的間隙，便于制造足夠小的電路元件。
在另一實施方式中，本發(fā)明是關(guān)于沉積系統(tǒng)，該系統(tǒng)可以包括具有準(zhǔn)直邊以及對應(yīng)于該準(zhǔn)直邊所形成的沉積圖案的孔眼掩模。此外，該系統(tǒng)可以包括至少具有三個接觸點的準(zhǔn)直固定件，其中三個接觸點準(zhǔn)確接觸孔眼掩模的準(zhǔn)直邊而對準(zhǔn)沉積工藝用的圖案。在進行調(diào)準(zhǔn)不同沉積工藝中使用的孔眼掩模時，可以采用相同或不同的三個接觸點組。依據(jù)準(zhǔn)直邊與接觸點的接觸，沉積圖案可以對應(yīng)于準(zhǔn)直邊進行確定，使得該圖案調(diào)準(zhǔn)在公差小于約10μm，小于約5μm，或甚至小于約2μm。準(zhǔn)直固定件可以包括其它部件，諸如用于將孔眼掩模固定在準(zhǔn)直位置上的固定件，，以及彈簧件，它產(chǎn)生一個彈性偏壓，使孔眼掩模與沉積基材緊靠準(zhǔn)直固定件，確保在沉積工藝過程中保持準(zhǔn)直和緊密接觸。
在另一實施方式中，一種方法可以包括通過調(diào)準(zhǔn)孔眼掩模的準(zhǔn)直邊與相應(yīng)沉積基材的準(zhǔn)直邊，使沉積基材對準(zhǔn)孔眼掩模圖案，并通過孔眼掩模的圖案將材料沉積到沉積基材上。在調(diào)準(zhǔn)孔眼掩模與沉積基材之前，該方法可以包括在掩?；纳闲纬蓪?yīng)于準(zhǔn)直邊的掩模圖案，以形成該孔眼掩模。
在另一實施方式中，一種制造含有有機半導(dǎo)體電路的方法包括孔眼掩模與沉積基材的調(diào)準(zhǔn)，以及通過由該孔眼掩模形成的沉積孔眼的圖案將第一材料沉積到該基材上。該方法還可以包括再調(diào)準(zhǔn)孔眼掩模與基材，以及通過該圖案將第二材料沉積到該沉積基材上。比如，該第一與第二材料可以分別是空穴傳導(dǎo)型半導(dǎo)體材料與電子傳導(dǎo)型半導(dǎo)體材料，在任何一種情況中，第一材料與第二材料的沉積產(chǎn)生諸如金屬氧化物半導(dǎo)體晶體管(CMOS)一類的互補型晶體管電路元件?；蛘呋蛘撸@些材料可以包含發(fā)紅光、綠光或藍光的材料或濾光器，無論何種情況，進行沉積工序可以形成顯示器電路中的顯示器像素。
在另一實施方式中，本發(fā)明是關(guān)于一種集成電路。比如，該集成電路可以包括沉積基材，鄰近于該基材而形成的第一有圖案的電極層，鄰近于第一電極層而形成的有機半導(dǎo)體層，以及鄰近于該有機半導(dǎo)體層而沉積的第二有圖案的電極層。第一有圖案的電極層可以形成一個門電極，第二有圖案的電極層可以形成源電極與漏電極，其中至少一種電極的寬度小于約20μm，小于約10μm，或甚至小于約5μm?；蛘?，該第一有圖案的電極層可以形成源電極與漏電極，而第二有圖案的電極層形成門電極。該集成電路還可以包括在門電極上，有機半導(dǎo)體層之下形成的介電層。上述集成電路各層均可形成圖案，其中各層的圖案由孔眼掩模形成。此外，電極之間間隙可以小于約20μm，或甚至小于約10μm，如此窄的間隙特別有利于制造小型電路元件或間隔緊湊的電路元件。該集成電路也可以包括一層或多個的互聯(lián)層，以及由其它金屬層部分形成的互聯(lián)部件。比如，通過連續(xù)孔眼掩模沉積的縫接技術(shù)(stitching)形成其它金屬層。集成電路可以形成電子顯示器，RFID電路或電子存儲器部分。
在另一實施方式中，本發(fā)明是關(guān)于晶體管。比如，晶體管可以形成如RFID一類電路的集成電路的一部分，或者，晶體管可以形成諸如液晶顯示器一類顯示像素的控制元件。晶體管可以包括第一沉積導(dǎo)電層，在沉積的導(dǎo)電層上沉積介電層，以及在沉積的介電層上沉積有機半導(dǎo)體層，以及在沉積的有機半導(dǎo)體層上沉積第二沉積導(dǎo)電層。至少一層可以形成至少一種寬度小于約20μm，小于約10μm，或甚至小于約5μm的特征部分。
在另一實施方式中，集成電路可以包括一組沉積層，其中沒有一層是經(jīng)蝕刻而成，其中至少一層形成了集成電路的特征部分，它的寬度小于約20μm，小于約10μm，或甚至小于約5μm。本發(fā)明的集成電路在形成有機半導(dǎo)體時特別有用，因為在電路制造工藝中無需采用蝕刻或光刻技術(shù)。
本發(fā)明各種實施方式具有一些優(yōu)點。比如，這里所述的孔眼掩模沉積技術(shù)能促進電路的制造，而無需采用蝕刻或光刻技術(shù)。還有，它特別適用于使用有機半導(dǎo)體的電路，因為化學(xué)蝕刻與/或光刻技術(shù)一般不適于進行有機半導(dǎo)體的圖案形成。采用的有機半導(dǎo)體可以是多晶，諸如并五苯。此外，具有沉積孔眼，其寬度為本專利所述的范圍內(nèi)的孔眼掩模便于制造具有小型電路元件的電路，制造工藝為簡便而成本又低廉的蒸汽沉積工藝。另外，間隙在本專利所述的范圍內(nèi)的沉積孔眼也便于制造較小電路元件。還有，這里所述的孔眼掩模很耐用，因此可以多次反復(fù)使用。而且，非金屬孔眼掩模更不易形成導(dǎo)致薄金屬掩模無法使用的折痕。
這里所述的準(zhǔn)直技術(shù)非常有利于沉積工藝過程的快速有效地調(diào)準(zhǔn)沉積掩模。特別在掩模上形成的準(zhǔn)直邊避免了必須對準(zhǔn)孔與定位柱位置，因為這種調(diào)準(zhǔn)也許會產(chǎn)生稍許可以移動的間隙，造成調(diào)準(zhǔn)失誤。而且，對于非金屬掩模，采用對準(zhǔn)孔與定位柱會造成掩模的損壞，特別為了減少孔的間隙而力圖提供密合調(diào)準(zhǔn)時更為如此。相應(yīng)地，采用準(zhǔn)直邊比對準(zhǔn)孔能更有效地調(diào)準(zhǔn)孔眼掩模。在有些情況中，采用準(zhǔn)直邊能便于孔眼掩模與沉積基材進行機械調(diào)準(zhǔn)，使調(diào)準(zhǔn)公差小于約10μm，小于約5μm，或甚至小于2μm。本發(fā)明可以避免掩模的損壞，便于對沉積工藝中制造的電路進行精確調(diào)準(zhǔn)。
本發(fā)明這些內(nèi)容與其它一些實施方式的細節(jié)顯示在附圖中，并在后面敘述。本發(fā)明的其它一些特征，目標(biāo)與優(yōu)點可以從敘述與附圖中，以及權(quán)利要求中得以理解。
附圖簡要說明

圖1a是本發(fā)明某一實施方式中孔眼掩模的頂視圖。
圖1b是圖1a孔眼掩模部分放大視圖。
圖2是本發(fā)明掩模組一個實例的頂視圖。
圖3是本發(fā)明可使用孔眼掩模的沉積站的簡化方框圖。
圖4與圖5是本發(fā)明制造的薄膜晶體管實例的橫截面圖。
圖6是具有準(zhǔn)直邊和對應(yīng)于該準(zhǔn)直邊而形成的圖案的孔眼掩模的頂視圖。
圖7是具有準(zhǔn)直邊的沉積基材的頂視圖，該準(zhǔn)直邊完全對應(yīng)于圖6孔眼掩模準(zhǔn)直邊的基材。
圖8是本發(fā)明一個實施方式中準(zhǔn)直固定件的透視圖。
圖9是該準(zhǔn)直固定件一個實施方式的頂視圖。
圖10是本發(fā)明沉積站的簡化方框圖。
圖11-13是本發(fā)明實施方式的流程圖。
發(fā)明的詳細敘述圖1a是本發(fā)明實施方式中孔眼掩模的頂視圖。孔眼掩模10可以包含各種各樣金屬材料或非金屬材料。對于一些實施方式，非金屬材料特別有用。比如，孔眼掩模10可以包括單晶硅，硬質(zhì)聚合物或填充聚合物基材，玻璃等。在采用硅的情況中，孔眼掩模10的厚度可以小于約100μm，或甚至小于50μm。硅材料的這種厚度能有效地用于制造電路采用的沉積技術(shù)。而且，非金屬材料的孔眼掩模10具有常規(guī)金屬掩模所不及的一些優(yōu)點，諸如制造成本較低，沉積圖案的分辨率更高?？籽垩谀?0是獨立式的，其中它形成單獨各別的不會形成沉積基材的結(jié)構(gòu)?？籽垩谀?0在多次沉積工藝中可反復(fù)使用。
如圖1a與1b所示，孔眼掩模10形成圖案12，它形成了一些沉積孔眼14(僅標(biāo)記了沉積孔眼14A-14E)。為了便于說明，圖1b中沉積孔眼14A-14E的排列與形狀被簡化了，且根據(jù)用戶的應(yīng)用與想象的電路布局，可以有許多改變。圖案12形成了至少部分電路層，通?？梢圆扇《喾N不同形式。換言之，沉積孔眼14可以布成任何圖案，視采用孔眼掩模10的沉積工藝中所需制造的電路元件或電路層而定。例如，盡管圖案12被示為包括一些類似的子圖案(被標(biāo)記為子圖案16A-16C)，但本發(fā)明不僅限于此。在有些情況中，每個子圖案形成了單次沉積中沉積電路一個部分。在那種情況下，圖案12形成的是單次沉積圖，而子圖案可能形成的是類似的重復(fù)圖案。然而，在另一些情況下，各子圖案16可以形成沉積工藝的子掩模。在后一情況中，可能通過各子圖案16按順序進行沉積。后者，可以通過重新調(diào)準(zhǔn)孔眼掩模10，使用各子圖案進行順序沉積，從而沉積不同電路層。
孔眼掩模10可用于沉積工藝，諸如蒸汽沉積工藝，其中通過沉積孔眼14將材料沉積到基材上，形成至少一個電路的一個部分。其優(yōu)點是孔眼掩模10能將所需材料沉積，且同時將該材料形成所需的圖案。相應(yīng)地說，在進行沉積工序前后無需進行單獨的圖案形成工序?？籽垩谀?0特別適用于制造電子顯示器，低成本集成電路，諸如射頻識別電路(RFID)，以及其它電路的電路元件。而且，采用有機半導(dǎo)體的電路可從本發(fā)明各實施例中受益，下面將更詳細敘述。
可以形成一個或多個沉積孔眼14，其寬度小于約20μm，小于約10μm，或甚至小于約5μm。通過形成寬度在如此范圍內(nèi)的沉積孔眼14，電路元件的尺寸得以減小。而且，兩個沉積孔眼之間的間隙(例如沉積孔眼14C與14D之間距離)可以小于約20μm，或小于約10μm，以求減小各電路元件的大小，并且還可能改善了性能。
如果孔眼掩模10是由硅晶片制成，則沉積孔眼14的圖案12可以采用活性離子蝕刻或激光燒蝕技術(shù)獲得可接受的沉積孔眼14的寬度，以及沉積孔眼14之間可接受的間隙。另一方面，如果孔眼掩模10由其它非金屬材料制成，諸如聚合物，可以采用激光燒蝕技術(shù)或微復(fù)制技術(shù)，如微模技術(shù)，形成沉積孔眼14的圖案12。因此，由非金屬材料制成的孔眼掩模10，一般說比金屬掩模所要求的制造成本低，制造工藝也稍為簡單，和/或制造工藝更為精確。當(dāng)孔眼掩模例如通過在晶片中形成沉積圖案12來形成，則該沉積孔眼的直邊可以有意與晶片劈裂面或晶軸錯位。如果沉積孔眼的直邊與晶軸對準(zhǔn)，則該掩模易碎裂。這樣一種錯位也適用于由晶片制成孔眼掩模，所述晶片包括例如單晶硅，Ge(鍺)或GaAs。錯位角度可以大于或等于5°。
圖2是掩模組20的頂視圖，其包括沉積工藝中采用的孔眼掩模10A-10F。掩模組20可以包括任意個數(shù)的孔眼掩模，取決于該沉積工藝制造的電路或電路元件。掩模10A-10F形成一個“組”，其意義在于，即每個掩模可以對應(yīng)于具體的層或整個集成電路內(nèi)的電路元件組。每個孔眼掩模10所形成的沉積孔眼圖案形成至少某一電路的一個層。例如，第一孔眼掩模10A可以形成沉積孔眼的第一圖案，它形成至少是某一電路的第一沉積層，而第二孔眼掩模10B可以形成沉積孔眼的第二圖案，它形成至少是該電路的第二沉積層。換言之，掩模組20的每個掩模10僅形成任何給定電路層。該掩模組可用于制造品種繁多的集成電路，諸如包括一個或多個諸如互補型金屬氧化物(CMOS)一類元件的互補型晶體管電路元件。該互補型晶體管電路元件可以包括含有無定形硅的半導(dǎo)體層。也可以采用有機，無機或有機/無機混合型半導(dǎo)體材料。對于某些電路，有機與無機半導(dǎo)體均可使用。
在一些場合中，第一與第二孔眼掩模10A與10B可以形成某一電路的不同層，在其它一些場合中，第一與第二孔眼掩模10A與10B可以形成同一電路層的不同部分或可以形成其它層。例如，縫接技術(shù)可以用于形成中間連接，其中第一與第二孔眼掩模10A與10B形成了同一電路層的不同部分。換言之，在單獨沉積工序中可以采用兩個或多個掩模形成單層電路層，該電路層可以包括一個或多個中間連接。采用縫接技術(shù)可以避免相對較長的沉積孔眼、閉合的曲線或可能會引起部分孔眼掩模受到不良支撐的圖案。解決的辦法是通過將沉積圖案連同二個或多個孔眼掩?？p接一起形成長線和閉合曲線來確定單個電路的特征部分。在第一次沉積中，一個掩模形成一種特征部分，而在第二次沉積中，另一個掩模形成該特征部分的其余部分。
掩模組20中每個孔眼掩模10可以形成一個或多個沉積孔眼，沉積孔眼的寬度約小于20μm，小于約10μm，或甚至小于約5μm。此外，每個孔眼掩模中至少兩個沉積孔眼被分開，它們之間的間隙小于約20μm，或甚至小于約10μm。還有，如此窄的孔以及孔之間的間隙可以減小電路的尺寸，并且在有些情況下還改善了電路的性能。
圖3是本發(fā)明沉積工藝中使用孔眼掩模的沉積站的簡化方框圖。特別是沉積站30可以構(gòu)建成進行蒸汽沉積工藝，在該工藝中，材料被蒸發(fā)，并通過孔眼掩模沉積在沉積基材上。被沉積的材料可以是用于形成集成電路內(nèi)各種元件的半導(dǎo)體材料，介電材料或?qū)щ姴牧稀Ｔ谝恍┣闆r中，沉積材料可以包含有機半導(dǎo)體，無機半導(dǎo)體，并五苯，和/或無定形硅。將孔眼掩模10置于貼近沉積基材32的位置。例如，在一些情況中，較好將孔眼掩模10緊貼在沉積基材32，在另一些情況中，沉積基材32與孔眼掩模10之間間隙小，以改善沉積工藝。沉積基材32可以包含各種材料，視制造所需的電路而定。例如，如果所需電路為RFID電路，沉積基材32可以包含柔韌的材料，如柔韌的聚合物。此外，如果所需電路為電子顯示器用的晶體管電路，沉積基材32可以為電子顯示器的背面。也可以使用其它沉積基材，諸如玻璃片，硅片，硬質(zhì)塑料片，涂有絕緣層的金屬箔一類基材。
沉積站30通常為真空室一類裝置。當(dāng)孔眼掩模10緊貼沉積基材32之后，材料36被沉積單元34蒸發(fā)。例如，沉積單元34可以包括材料舟，將材料進行加熱蒸發(fā)。被蒸發(fā)材料36通過沉積孔眼沉積在沉積基材32上，至少沉積在基材32上沉積層部分。經(jīng)過沉積，材料36形成由孔眼掩模10形成的圖案。如上所述，孔眼掩模10可以包括沉積孔眼與足夠窄的間隙，以便于采用沉積工藝制造小的電路元件。此外，可以采用如下詳述的各種準(zhǔn)直技術(shù)，確保沉積工藝時恰當(dāng)調(diào)準(zhǔn)孔眼掩模。具體地說，掩模組的各孔眼掩模必須對組內(nèi)各掩模的順序沉積工藝進行類似的調(diào)準(zhǔn)。其它合適的沉積技術(shù)包括電子束蒸發(fā)，各種形式的濺射，以及脈沖激光沉積。
圖4與圖5是本發(fā)明制造的薄膜晶體管實例的橫截面圖。在本發(fā)明中，可以制造薄膜晶體管40和50而無需采用蝕刻或光刻，取而代之的是僅僅采用這里所述的孔眼掩模沉積技術(shù)。另外，一層或多個底層可以進行蝕刻，至少兩層最頂層是采用這里所述的孔眼掩模沉積技術(shù)形成。重要的是采用孔眼掩模沉積技術(shù)可獲得薄膜晶體管足夠小的電路特征部分。此外，如果采用有機半導(dǎo)體，則本發(fā)明便于制造薄膜晶體管，其中有機半導(dǎo)體不作為電路的最頂層。相反，沒有采用蝕刻和/或光刻技術(shù)，可以在該有機半導(dǎo)體材料層上形成電極圖案。同時要獲得令人接受的電路元件的尺寸，則可以充分利用孔眼掩模10的這種優(yōu)點。
薄膜晶體管通常供給各種不同電路，如包括RFID電路與其它低成本電路。此外，薄膜晶體管可以用作液晶顯示器像素或其它平板顯示器像素的控制元件。薄膜晶體管還有許多其它應(yīng)用。
如圖4所示，薄膜晶體管40形成于沉積基材41上。薄膜晶體管40代表一種晶體管的實施方式，該實施方式的所有各層均采用孔眼掩模沉積，其中沒有一層是采用蝕刻或光刻而形成的。這里所述孔眼掩模沉積技術(shù)可以制造薄膜晶體管40，其中電極之間距離小于約20μm，或甚至小于10μm，同時還避免常規(guī)的蝕刻或光刻工藝。
特別是薄膜晶體管40包括在沉積基材41上形成的第一沉積導(dǎo)電層42。在第一導(dǎo)電層42上沉積形成的介電層43。形成源電極45和漏電極46的第二沉積導(dǎo)電層44在沉積的介電層43上形成。在第二沉積導(dǎo)電層44上形成諸如沉積半導(dǎo)體層的沉積的活性層47，或沉積的有機半導(dǎo)體層。
采用掩模組20的沉積技術(shù)，比如表示制造薄膜晶體管40的示例方法。在該方法中，薄膜晶體管40的各層可以由形成掩模組20的非金屬沉積掩模10中一個或多個沉積孔眼形成。另外，如上所述采用一些孔眼掩模與縫接技術(shù)可以制造薄膜晶體管具有一個或多個特征部分。
通過形成掩模10中足以小的沉積孔眼14，可以使薄膜晶體管40一個或多個特征部分小于20μm，小于10μm，或甚至小于5μm。而且，通過形成孔眼掩模10中足以小的間隙，諸如源電極45與漏電極46之間的距離一類的其它線距可以小于20μm，或甚至小于10μm。在那種情況下，單個掩?？捎糜诔练e第二導(dǎo)電層44，其中，倆電極45，46各由足以小的間隙如小于20μm或小于10μm的間隙分開的沉積孔眼所形成。以這種方式，薄膜晶體管的尺寸可以減小，能制造出更小，密度更高的電路，同時還能維持薄膜晶體管40的性能不變。
圖5是薄膜晶體管50的另一實施方式。特別是薄膜晶體管50包括形成于沉積基材51上的第一沉積導(dǎo)電層52。在第一導(dǎo)電層52上形成沉積介電層53。在沉積的介電層53上形成沉積活性層54，如沉積半導(dǎo)體層或沉積有機半導(dǎo)體層。在沉積的活性層54上形成第二沉積導(dǎo)電層55，它形成原電極56和漏電極57。
還有，由于掩模10形成的沉積孔眼14足夠小，薄膜晶體管50的一個或多個特征部分所具有的寬度在這里所討論的數(shù)量級范圍。而且，由于掩模10形成的沉積孔眼14足夠小，源電極56和漏電極57之間的距離在這里討論的間隙范圍之內(nèi)。在那種情況下，可以采用單個掩模沉積第二導(dǎo)電層55，具有各自由間隔非常小的沉積孔眼形成的倆電極56和57。以這種方式，薄膜晶體管50的尺寸可以減小，同時薄膜晶體管50的性能提高了。
提供有機半導(dǎo)體的薄膜晶體管一般采取圖4的形式，因為有機半導(dǎo)體通常不能采取蝕刻或光刻方式形成圖案，而又不至于損壞或造成有機半導(dǎo)體材料的性能下降。例如，有機半導(dǎo)體在接觸到工藝溶劑時會發(fā)生形態(tài)變化。為此，在制造技術(shù)中，一般沉積有機半導(dǎo)體作頂層。如果活性層為任何類型的半導(dǎo)體，則可以采用圖4的構(gòu)型。在其它實施方式中，除了有機半導(dǎo)體層之外，薄膜型晶體管的所有其它各層均可以采用任何合適的技術(shù)，包括光刻技術(shù)與濕法工藝進行制造。然后沉積有機半導(dǎo)體。圖5構(gòu)型具有的優(yōu)點是因為在有機半導(dǎo)體上沉積合適的源電極與漏電極，它提供了低阻抗的界面。
通過采用孔眼掩模沉積技術(shù)在薄膜晶體管形成至少兩層頂層，甚至如果活性層54為有機半導(dǎo)體層時，本發(fā)明能便于形成圖5的構(gòu)型。圖5構(gòu)型通過可以在有機半導(dǎo)體層上沉積表面相對平坦的介電層53，猶如圖4所述介電層被沉積在非連續(xù)第二導(dǎo)電層44上那樣，則該構(gòu)型可促進有機半導(dǎo)體層改良后的生長。比如，如果有機半導(dǎo)體被沉積在非平坦表面上，則這種生長受到抑制。因此，為了避免有機半導(dǎo)體生長抑制與高阻抗界面，就需要圖5的構(gòu)型。在一些實施方式中，如前所述沉積集成電路所有各層。
圖6與圖7為孔眼掩模(圖6)與沉積基材(圖7)的頂視圖，在本發(fā)明一個實施方式中兩者均具有準(zhǔn)直邊。在采用孔眼掩模沉積技術(shù)制造電路所面臨的一個有意義的挑戰(zhàn)是在于難以將孔眼掩模對準(zhǔn)沉積基材上的沉積層。特別是當(dāng)制造電路元件具有這里所述的尺寸，采用機械調(diào)準(zhǔn)將孔眼掩模對準(zhǔn)沉積基材是極其困難復(fù)雜的。而且沉積愈來愈多的電路層時，對準(zhǔn)問題更為復(fù)雜。
如圖6所示，孔眼掩模60包括具有準(zhǔn)直邊62A與62B(后面稱之為準(zhǔn)直邊62)的掩?；?1。在掩?；?1上的沉積孔眼圖案64是對應(yīng)于準(zhǔn)直邊62而確定的，使得掩?；?1的邊全方位對準(zhǔn)圖案64，進行沉積工藝。而且，如果掩模組20(圖2)中每個掩模10是采用同一準(zhǔn)直邊形成的話，則在按順序沉積過程中很容易對應(yīng)于被沉積層進行調(diào)準(zhǔn)。
圖7所示為與圖6孔眼掩模一起使用的相應(yīng)沉積基材70。正如圖所示，沉積基材70包括準(zhǔn)直邊72A與72B(后面稱之為準(zhǔn)直邊72)，它完全對應(yīng)于圖6所示孔眼掩模的準(zhǔn)直邊62。以這種方式，圖6孔眼掩模的準(zhǔn)直邊與圖7沉積基材70的準(zhǔn)直邊的空間準(zhǔn)直是對應(yīng)于沉積基材70合適地進行調(diào)準(zhǔn)圖案64，進行沉積工藝。而且，如前所述如果掩模組中每個掩模都有類似準(zhǔn)直邊，則在按順序沉積中很容易對每個掩模對應(yīng)于沉積層進行調(diào)準(zhǔn)。
在掩模60上形成的準(zhǔn)直邊避免了必須對準(zhǔn)孔與定位柱位置，因為這種調(diào)準(zhǔn)也許會產(chǎn)生稍許可以移動的間隙，造成調(diào)準(zhǔn)失誤。而且，對于非金屬掩模，采用對準(zhǔn)孔與定位柱位置會造成掩模的損壞，特別為了減少孔的間隙而力圖提供密合調(diào)準(zhǔn)時更為如此。相應(yīng)地，采用準(zhǔn)直邊62比對準(zhǔn)孔能更有效地調(diào)準(zhǔn)孔眼掩模60。在有些情況中，采用準(zhǔn)直邊62能便于孔眼掩模60與沉積基材70進行機械調(diào)準(zhǔn)，使調(diào)準(zhǔn)公差小于約10μm，小于約5μm，或甚至小于2μm。本發(fā)明可以避免掩模的損壞，便于對沉積工藝中制造的電路進行精確調(diào)準(zhǔn)。
一些包括準(zhǔn)直邊的孔眼掩模可以形成一個掩模組，該掩模組每個孔眼掩模可以包括類似的準(zhǔn)直邊，但相對于該準(zhǔn)直邊確定不同圖案。以這種方式，通過每個掩模的邊對準(zhǔn)沉積基材70的邊，將該掩模組中每個孔眼掩模合適地對準(zhǔn)沉積基材70。
圖8是本發(fā)明一個實施方式的準(zhǔn)直固定件的透視圖。特別是準(zhǔn)直固定件80能便于孔眼掩模與包括準(zhǔn)直邊的沉積基材快速與精確對準(zhǔn)。準(zhǔn)直固定件包括相對較大的沉積孔眼81。孔眼掩?？梢愿采w沉積孔眼81，并且沉積基材緊貼該孔眼掩模。材料經(jīng)沉積孔眼81蒸發(fā)出來，并且按照孔眼掩模確定的圖案沉積到該沉積基材上。
準(zhǔn)直固定件80至少包含三個接觸點82A，82B與82C。接觸點82A，82B與82C被示為定位針，但其它構(gòu)型的接觸點82，如定位柱，檔板一類也是可行的。具有準(zhǔn)直邊的孔眼掩模與沉積基材置于準(zhǔn)直固定件80內(nèi)，使得孔眼掩模與沉積基材的準(zhǔn)直邊精確對準(zhǔn)準(zhǔn)直固定件80的三個接觸點82A，82B與82C。以這種方式，可以得到快速與精確調(diào)準(zhǔn)，在有些情況中，調(diào)準(zhǔn)的公差小于約10μm，小于約5μm或甚至小于約2μm。在其它情況下，對于不同沉積可以添加多個接觸點，精確確定三個不同接觸點。
準(zhǔn)直固定件80能夠提供精確定位，而無需貫穿孔眼掩模和沉積基材上的定位孔的定位柱，而且準(zhǔn)直固定件80可以避免采用定位柱貫穿定位孔時出現(xiàn)的微微移動。特別是準(zhǔn)直固定件80不依賴掩模上的定位孔，尤其當(dāng)該定位孔稍大于定位柱。此外，溫差也使貫穿掩模定位孔的定位柱相關(guān)的問題更為復(fù)雜。
與準(zhǔn)直固定件80一起使用的準(zhǔn)直邊有助于獲得精確定位，沒有與定位孔及貫穿該定位孔的定位柱有關(guān)的問題。還有，準(zhǔn)直固定件80結(jié)構(gòu)簡單也有助于孔眼掩模與沉積基材更快地調(diào)準(zhǔn)，降低了生產(chǎn)成本，可提高某些應(yīng)用大規(guī)模生產(chǎn)產(chǎn)量。
圖9是準(zhǔn)直固定件80某一實施方式的頂視圖。如圖9所示，準(zhǔn)直固定件80可以包括另外一些特征部件，確保沉積基材與孔眼掩模恰當(dāng)?shù)毓潭ㄔ谡{(diào)準(zhǔn)位置上。特別是準(zhǔn)直固定件80可以包括固定件91，將該孔眼掩模和沉積基材固定在調(diào)準(zhǔn)位置上。還有，固定件91施加彈性偏壓，迫使孔眼掩模和沉積基材緊靠準(zhǔn)直固定件80。彈性偏壓的力是通過固定件91或通過單獨的物件施加的。這兩種情況都可以在沉積過程中保持準(zhǔn)直與緊密接觸。
圖10是根據(jù)本發(fā)明沉積站的一個簡化方框圖。沉積站100進行蒸汽沉積工藝過程，在該過程中，材料通過孔眼掩模進行蒸發(fā)，沉積，并聚積在沉積基材上?？籽垩谀?01置于靠近或緊貼在準(zhǔn)直固定件80內(nèi)的沉積基材?？籽垩谀?01與沉積基材103均有準(zhǔn)直邊。因此，孔眼掩模101的圖案僅簡單通過確保孔眼掩模101與沉積基材103的準(zhǔn)直邊與三個接觸點82A，82B與82C接觸就能準(zhǔn)確對準(zhǔn)沉積基材103。
沉積站100通常為真空室。當(dāng)孔眼掩模101置于貼近或緊靠準(zhǔn)直固定件80內(nèi)的沉積基材103之后，材料106被沉積單元108蒸發(fā)。例如，沉積單元108可以包括一個材料舟，材料在舟內(nèi)被加熱蒸發(fā)。被蒸發(fā)材料106通過沉積孔眼81并沉積在沉積基材103上，形成了至少沉積在基材103上電路層部分。還有，孔眼掩模101可以包括沉積孔眼，孔之間間隙非常小。綜合孔眼掩模101中小孔尺寸和孔眼掩模101的鄰近孔之間的小間隙以及利用準(zhǔn)直固定件80以及孔眼掩模101和沉積基材103上的準(zhǔn)直邊獲得的精確定位，可以便于制造電路特征部分小于約20μm，小于約10μm或甚至小于約5μm的電路。
圖11-13是本發(fā)明實施方式的流程圖。如圖11所示，制造孔眼掩模的方法包括在第一硅晶片(111)上形成第一圖案，在第二硅晶片(112)上形成第二圖案。此外，在第三硅晶片(113)上形成第三圖案，在第四硅晶片(114)上形成第四圖案。通過采用活性離子蝕刻技術(shù)形成各自的圖案，以獲得可以令人接受寬度的沉積孔眼，該沉積孔眼用來形成圖案，以及沉積孔眼之間令人可接受的間隙。此外，激光燒蝕可用于在硅晶片，玻璃片，以及硬質(zhì)或填料聚合物孔眼掩?；纳闲纬蓤D案。每種圖案形成至少一個電路層。然后，通過各形成圖案后的硅晶片蒸汽沉積到基材上，形成諸如集成電路，RFID集成電路，電子顯示器電路，電子儲存器一類電路(115)。而且，可獲得的電路元件寬度如前所述小于約20μm，10μm或甚至5μm。
圖12所示為形成與使用孔眼掩模的過程，該過程包括在對應(yīng)于準(zhǔn)直邊的掩?；纳闲纬蓤D案，以形成一個孔眼掩模(121)。然后，通過該掩模的準(zhǔn)直邊對準(zhǔn)沉積基材(122)的準(zhǔn)直邊將該圖案對準(zhǔn)沉積基材。換言之，將掩模60的準(zhǔn)直邊62與沉積基材70的準(zhǔn)直邊72推向準(zhǔn)直固定件80的三個接觸點82A，82B與82C，直至它們緊貼在一起，然后固定機構(gòu)91將掩模60鎖定在調(diào)準(zhǔn)位置上。
準(zhǔn)確調(diào)準(zhǔn)之后，材料通過孔眼掩模(123)沉積在沉積基材上。以這種方式，孔眼掩模沉積技術(shù)可用于制造電路元件，元件的寬度相對較小。特別是相對較小的沉積孔眼的寬度和相對較小的沉積孔眼之間的間隙，連同利用這里所述的精確準(zhǔn)直技術(shù)可以獲得特征部分非常小的沉積電路。
在一個實施例中，圖案按順序沉積形成于掩模上，其中第一孔眼掩模圖案形成一個門電極，并且通過第二孔眼掩模圖案沉積在沉積基材上的材料為半導(dǎo)體，在沉積門電極之后再沉積該半導(dǎo)體。在這種情況下，可以通過第三孔眼掩模圖案將源電極與漏電極沉積在半導(dǎo)體上。
在另一個實施例中，圖案按順序沉積形成于掩模上，其中第一孔眼掩模圖案形成一個門電極，并且通過第二孔眼掩模圖案沉積在沉積基材上的材料形成介電層。在這種情況下，可以通過第三孔眼掩模圖案將半導(dǎo)體沉積到介電層，并且通過第四孔眼掩模圖案將源電極與漏電極沉積在半導(dǎo)體上。對于每次沉積，可以通過將各自孔眼掩模的準(zhǔn)直邊與沉積基材的準(zhǔn)直邊準(zhǔn)確接觸準(zhǔn)直固定件80的三個接觸點，將各自孔眼掩模的圖案對應(yīng)于沉積基材定位。
圖13所示為本發(fā)明另一種方法。正如圖所示，形成一個電路元件的方法包括將孔眼掩模對準(zhǔn)沉積基材(131)。然后，通過調(diào)準(zhǔn)的孔眼掩模(132)將材料沉積在該基材上。然后，再將孔眼掩模對準(zhǔn)沉積基材(133)，并且通過再調(diào)準(zhǔn)的孔眼掩模(134)將另一種材料沉積在該基材上。
圖13的方法特別適合于當(dāng)單層電路要求數(shù)種不同材料組成的具有類似形狀特征情況。在一個實施例中，可以通過某一調(diào)準(zhǔn)的孔眼掩模沉積適合于P型薄膜晶體管的空穴傳導(dǎo)型半導(dǎo)體材料，制造互補型薄膜晶體管電路元件的活性層。然后，對該孔眼掩模重新調(diào)準(zhǔn)，通過重調(diào)后的孔眼掩模沉積適合于n型薄膜晶體管的電子傳導(dǎo)型半導(dǎo)體材料。采用這種方式，將P型與n型半導(dǎo)體材料沉積成互補型薄膜晶體管電路元件的活性層。一些互補型薄膜晶體管電路元件可以通過在孔眼掩模中布成一個陣列圖而形成。
在其它實施例中，可以沉積第一發(fā)光材料，重新調(diào)準(zhǔn)孔眼掩模后再沉積第二發(fā)光材料。例如，掩模被調(diào)準(zhǔn)進行三次單獨沉積工藝，各對應(yīng)于紅色，綠色與藍色亞像素。在該情況下，這三次沉積可形成一個顯示器像素。被沉積材料可以是有機物或無機物。在一些情況中，一種材料可以是有機物，而另一種材料可以是無機物。用類似工藝，利用濾色材料可以制造彩色亞像素，用于顯示器或傳感器。
在一個實施例中，孔眼掩模與沉積基材的準(zhǔn)直邊可用來進行重新調(diào)準(zhǔn)工作。例如，沉積基材可以確定準(zhǔn)直邊，該準(zhǔn)直邊與沉積基材的各邊稍有區(qū)別。在那種情況下，重新調(diào)準(zhǔn)可以包括從準(zhǔn)直固定件中取下孔眼掩模，旋轉(zhuǎn)該孔眼掩模一個角度(如旋轉(zhuǎn)1/4圈)，然后將轉(zhuǎn)動過的孔眼掩模重新插入該準(zhǔn)直固定件內(nèi)。換言之，可通過與準(zhǔn)直邊一起形成的孔眼掩模沉積第一材料，并且該孔眼掩模相對于沉積基材可旋轉(zhuǎn)一個角度。然后，通過孔眼掩模沉積第二材料。不同的準(zhǔn)直邊，如準(zhǔn)直邊62A與62B(見圖6)可以稍有區(qū)別，這樣第一與第二材料的沉積造成沉積基材上的沉積材料稍有錯位?；蛘?，可以制造某種準(zhǔn)直結(jié)構(gòu)使得沉積基材固定在一個恒定的位置，但孔眼掩模可固定在數(shù)個位置上。
實施例采用四步真空沉積工序與四個薄單晶硅掩模(50μm厚)制造有機集成電路。將單塊光刻形成圖案的硅晶片置于深刻槽的刻蝕機(PlasmaTherm SLR系列，采用電感耦合等離子體)進行加工，同時制造四個硅掩模。形成四個單獨圖案，每個圖案各占單硅晶片的四個象限之一，并且各圖案具有相關(guān)的準(zhǔn)直邊，它們位于每個圖案的相同位置，利用二條平坦邊上的三個接觸點進行快速機械調(diào)準(zhǔn)，使得調(diào)準(zhǔn)公差為10μm或更小。每個圖案(與相應(yīng)的準(zhǔn)直邊)刻蝕到晶片，形成通孔。將每個形成的孔眼掩模形成圖案，形成如下單獨沉積的器件層(1)門電極金屬，(2)絕緣體，(3)半導(dǎo)體，與(4)源/漏電極金屬。
形成孔眼掩模之后，采用蒸汽沉積工藝，而不是光刻技術(shù)或濕法工藝制造集成電路。如圖8與圖9所示，第一孔眼掩模置于準(zhǔn)直固定件上?；闹糜跍?zhǔn)直固定件上的孔眼掩模上，基材的一條邊與準(zhǔn)直固定件上二個接觸點接觸，而該基材的第二條邊與第三個接觸點接觸。附著在二個接觸點上的固定件用于在沉積工序中將基材與掩模夾持在位置上。然后通過第一掩模將材料沉積到該基材上。
取下第一掩模，換上第二掩模。然后將第二掩模對準(zhǔn)基材上圖案和基材上的棱邊。調(diào)準(zhǔn)時對著準(zhǔn)直固定件的接觸點輕輕敲打掩模，并且用固定件固定，將該組件牢牢夾持在位置上。然后通過該掩模沉積第二材料。然后用第三掩模取代第二掩模，重復(fù)進行機械調(diào)準(zhǔn)工作，再通過該掩模沉積第三材料。最后第三掩模被第四掩模取代，重復(fù)調(diào)準(zhǔn)，通過該掩模沉積第四材料。然后取下第四掩模，直至這個階段，電路元件制造完成。電路元件之間的互聯(lián)是靠門電極與源電極/漏電極層的“縫合”線(trace)形成。
采用上述四個掩模，在玻璃基材上制成七級并五苯閉合振蕩器，并進行了測試。蒸汽沉積鈀(50nm厚)作門電極金屬，氧化鋁(150nm厚)作絕緣層，并五苯(50nm厚)作半導(dǎo)體，鈀(50nm厚)作源電極/漏電極層。在本實施例中，集成電路設(shè)計成最小線距為15μm。形成的閉合振蕩器的性能在試驗電壓為-30V下進行測試，該振蕩器能正常工作。
本發(fā)明敘述了一些實施方式。例如，敘述了數(shù)個不同結(jié)構(gòu)件與不同孔眼掩模的沉積技術(shù)。這些孔眼掩模沉積技術(shù)可用來制造各種不同電路，僅采用沉積工藝，而避免采用化學(xué)腐蝕工藝或光刻工藝，本技術(shù)特別適合用到有機半導(dǎo)體材料的情況。然而，在不偏離本發(fā)明精神和范圍的條件下，本發(fā)明的各種修改和變化是顯而易見的。比如，雖然利用熱沉積工藝具體地敘述了孔眼掩模的沉積技術(shù)，但該技術(shù)和孔眼掩模可利用其它沉積工藝，包括濺射、電子束蒸發(fā)工藝、其它熱蒸發(fā)工藝等技術(shù)。因此這類其它實施方式都屬于下述權(quán)利要求的范圍之內(nèi)。
權(quán)利要求
1.一種沉積系統(tǒng)，它包括孔眼掩模，它包含準(zhǔn)直邊以及對應(yīng)于所述準(zhǔn)直邊形成的沉積圖案；準(zhǔn)直固定件，它包含至少三個接觸點，其中三接觸點與孔眼掩模的準(zhǔn)直邊準(zhǔn)確接觸用于調(diào)準(zhǔn)沉積工藝用的圖案。
2.如權(quán)利要求1所述的系統(tǒng)，其特征為該圖案是對應(yīng)于準(zhǔn)直邊確定的，通過使準(zhǔn)直邊與接觸點接觸，調(diào)準(zhǔn)所述圖案，使公差小于約10μm。
3.如權(quán)利要求1所述的系統(tǒng)，其特征為所述圖案至少形成集成電路的一個部分。
4.如權(quán)利要求1所述的系統(tǒng)，其特征為所述孔眼掩模由硅晶片形成。
5.如權(quán)利要求1所述的系統(tǒng)，其特征為所述孔眼掩模由硬質(zhì)聚合物形成。
6.如權(quán)利要求1所述的系統(tǒng)，其特征為所述準(zhǔn)直固定件還包括固定件，用于將孔眼掩模固定在調(diào)準(zhǔn)位置上。
7.如權(quán)利要求6所述的系統(tǒng)，其特征為所述固定件包括彈簧件，給孔眼掩模施加彈性偏壓，迫使所述掩模緊靠準(zhǔn)直固定件。
8.如權(quán)利要求1所述的系統(tǒng)，所述系統(tǒng)還包括沉積基材，其特征為所述基材包括準(zhǔn)直邊，它與孔眼掩模的準(zhǔn)直邊完全對應(yīng)，其中接觸點使孔眼掩模和沉積基材的準(zhǔn)直邊接觸，在沉積工藝中將圖案調(diào)準(zhǔn)在沉積基材上。
9.一種方法，它包括通過定位孔眼掩模與沉積基材的準(zhǔn)直邊，使之和三接觸點準(zhǔn)確接觸，由此相對沉積基材來調(diào)準(zhǔn)孔眼掩模的圖案；以及通過孔眼掩模的圖案將材料沉積在該基材上。
10.一種方法，它包括相對第一掩模基材上的準(zhǔn)直邊在第一掩?；闹行纬傻谝粓D案，從而形成第一孔眼掩模；通過定位第一孔眼掩模與沉積基材的準(zhǔn)直邊，使之和三接觸點準(zhǔn)確接觸，由此相對沉積基材來調(diào)準(zhǔn)第一孔眼掩模的圖案；以及通過第一孔眼掩模的圖案將材料沉積在該基材上。
11.如權(quán)利要求10所述的方法，它還包括相對第二掩?；纳系臏?zhǔn)直邊在第二掩?；闹行纬傻诙D案，從而形成第二孔眼掩模；通過定位第二孔眼掩模與沉積基材的準(zhǔn)直邊，使之和三接觸點準(zhǔn)確接觸，由此相對沉積基材來調(diào)準(zhǔn)第二孔眼掩模的圖案；以及通過第二孔眼掩模的圖案將材料沉積在該基材上。
12.如權(quán)利要求11所述的方法，其特征為所述方法用于制造集成電路。
13.如權(quán)利要求12所述的方法，其特征為所述集成電路包括一個或多個互補型晶體管電路元件。
14.如權(quán)利要求12所述的方法，其特征為所述集成電路包括有機半導(dǎo)體。
15.如權(quán)利要求12所述的方法，其特征為所述集成電路包括無機半導(dǎo)體。
16.如權(quán)利要求12所述的方法，其特征為所述集成電路包括一層并五苯。
17.如權(quán)利要求12所述的方法，其特征為集成電路包括一層無定形硅。
18.如權(quán)利要求12所述的方法，其特征為通過第一孔眼掩模的圖案沉積在沉積基材上的材料形成門電極，其中，通過第二孔眼掩模的圖案沉積在沉積基材上的材料是半導(dǎo)體，所述半導(dǎo)體在沉積門電極之后沉積，該方法還包括相對第三掩?；纳系臏?zhǔn)直邊在第三掩模基材中形成第三圖案，從而形成第三孔眼掩模；通過定位第三孔眼掩模與沉積基材的準(zhǔn)直邊，使之和三接觸點準(zhǔn)確接觸，由此相對沉積基材來調(diào)準(zhǔn)第三孔眼掩模的圖案；以及通過第三孔眼掩模的圖案在半導(dǎo)體上沉積源電極和漏電極。
19.如權(quán)利要求12所述的方法，其特征為通過第一孔眼掩模的圖案將該材料沉積在沉積基材上而形成門電極，其中，通過第二孔眼掩模的圖案將所述材料沉積在該沉積基材上而形成介電層，所述介電層在沉積門電極之后沉積，該方法還包括相對第三掩?；纳系臏?zhǔn)直邊在第三掩模基材中形成第三圖案，從而形成第三孔眼掩模；通過定位第三孔眼掩模與沉積基材的準(zhǔn)直邊，使之和三接觸點準(zhǔn)確接觸，由此相對沉積基材來調(diào)準(zhǔn)第三孔眼掩模的圖案；以及通過第三孔眼掩模的圖案將材料沉積在該基材上；相對第四掩?；纳系臏?zhǔn)直邊在第四掩模基材中形成第四圖案，從而形成第四孔眼掩模；通過定位第四孔眼掩模與沉積基材的準(zhǔn)直邊，使之和三接觸點準(zhǔn)確接觸，由此相對沉積基材來調(diào)準(zhǔn)第四孔眼掩模的圖案；以及通過第四孔眼掩模的圖案將源電極和漏電極沉積在該半導(dǎo)體上。
20.一種集成電路，它包括沉積基材；鄰近于所述沉積基材形成的第一有圖案的電極層；鄰近于所述第一電極層形成的有圖案的有機半導(dǎo)體層；鄰近于所述有機半導(dǎo)體層沉積第二有圖案的電極層，其中各有圖案的層由可重新定位的孔眼掩模形成。
21.如權(quán)利要求20所述的集成電路，其特征為第一有圖案的電極層形成門電極，第二有圖案的電極層形成源電極和漏電極。
22.如權(quán)利要求20所述的集成電路，其特征為第一有圖案的電極層形成源電極和漏電極，以及第二有圖案的電極層形成門電極。
23.如權(quán)利要求21所述的集成電路，其特征為所述源電極和漏電極被分開，分開的間隙小于約20μm。
24.如權(quán)利要求23所述的集成電路，其特征為所述間隙小于約10μm。
25.如權(quán)利要求20所述的集成電路，其特征為所述有機半導(dǎo)體包含多晶態(tài)的有機半導(dǎo)體。
26.如權(quán)利要求25所述的集成電路，其特征為所述有機半導(dǎo)體是并五苯。
27.如權(quán)利要求20所述的集成電路，它還包括一個或多個互補型晶體管集成電路。
28.如權(quán)利要求27所述的集成電路，其特征為所述互補型晶體管元件包括含有無定形硅的半導(dǎo)體層。
29.如權(quán)利要求20所述的集成電路，其特征為一個或多個層包括一個或多個互聯(lián)結(jié)構(gòu)。
30.如權(quán)利要求20所述的集成電路，它還包括一個或多個互聯(lián)層。
31.如權(quán)利要求30所述集成電路，其特征為互聯(lián)層由一個或多個可重新定位的孔眼掩模形成。
32.如權(quán)利要求20所述的集成電路，它還包括鄰近于所述有機半導(dǎo)體層形成的有圖案的介電層。
33.如權(quán)利要求20所述的集成電路，其特征在于，所述集成電路形成選自下列一組電路的至少部分電子顯示器，射頻識別電路(RFID)以及電子儲存器。
34.一種晶體管，它包括第一有圖案的導(dǎo)電層；所述沉積導(dǎo)電層上形成的有圖案的介電層；所述沉積介電層上形成的有圖案的有機半導(dǎo)體層；以及所述沉積有機半導(dǎo)體層上形成第二有圖案的導(dǎo)電層，其中各有圖案的層由可重新定位的孔眼掩模形成。
35.如權(quán)利要求34所述的晶體管，其特征為第二沉積導(dǎo)電層形成源電極和漏電極，它們被分開的間隙小于約20μm。
36.如權(quán)利要求34所述的晶體管，其特征在于，所述晶體管形成至少部分射頻識別電路(RFID)。
37.如權(quán)利要求34所述的晶體管，其特征為所述間隙小于約10μm。
38.一種孔眼掩模，它包括晶片；以及晶片上形成的孔眼和定位直邊，其中所述孔眼的直邊并不與所述晶片的裂開面對準(zhǔn)。
全文摘要
在各實施方式中，本發(fā)明是關(guān)于采用孔眼掩模沉積技術(shù)制造集成電路或集成電路元件。在另一些實施方式中，本發(fā)明是關(guān)于利于該沉積技術(shù)的不同裝置。這些技術(shù)通常涉及通過一組布有圖案的孔眼掩模按順序沉積材料，該圖案形成了一個電路的多層或各分層。以這種方式利用孔眼掩模沉積技術(shù)制造電路，無需要求蝕刻或光刻，本技術(shù)特別適用于有機半導(dǎo)體場合。本技術(shù)可用于制造電子顯示器，低成本集成電路，諸如射頻識別電路(RFID)，以及其它電路的電路元件。
文檔編號C23C14/24GK1633515SQ03804006
公開日2005年6月29日 申請日期2003年1月21日 優(yōu)先權(quán)日2002年2月14日
發(fā)明者P·F·寶德, P·R·弗萊明, M·A·哈斯, T·W·凱利, D·V·莫里斯, S·西斯 申請人:3M創(chuàng)新有限公司