專利名稱：半球型硅晶粒生長的方法
技術領域：
本發(fā)明涉及集成電路元件的制造方法，特別是具有優(yōu)先取向表面(texturedsurface)導體的集成電路元件的制造方法。
以往，增加集成電路元件的密度，已部分地借助以下兩種方式來完成(1)減小結構尺寸，如導線及晶體管柵極寬度；(2)減小用以構成集成電路元件的構造間的距離。而減小電路結構的大小，通常代表減小其用來制造半導體集成電路元件的設計尺寸(Design rules)。動態(tài)隨機存取存貯器(DRAM)的半導體存儲器，是借由位于半導體基底表面上的一排電容器中每一電容器儲存電荷量的改變來儲存數據，通常，二位字節(jié)數據的每一字節(jié)被儲存在每一個電容器中，其借由電容器放電狀態(tài)代表邏輯上的“0”，而電容器充電的狀態(tài)代表邏輯上的“1”。通常，每個在DRAM中的存儲電容器，都必須有平行的平板構造。在對存儲元件施加固定的工作電壓的情況下，平板表面積決定了電容器可以儲存的電荷量，而板間隔可以可靠地制造，而且具有高介電常數的介電物質常被用于電容器之間，依據減小設計尺寸原則以降低DRAM電容器構造大小，會降低電容器平板的表面積，而導致存儲器電容器可儲存的電荷量減少。
通常，存儲器電容器的平板大小，至少必須大于能夠可靠工作的最小尺寸，對于最近的超大規(guī)模集成電路(Ultra large scale integration)DRAM的設計，一般字節(jié)線電容器、讀出放大器的讀出值及噪聲值，隨儲存在DRAM存儲電容中的電荷量的進一步減小，將使得儲存在電容中的數據無法可靠地被讀出。另外，因為電荷會從存儲器電容器消耗掉，所以DRAM，須隔一段時間就刷新(refresh)儲存的電荷，以確保儲存的電荷高于最小可偵測值，由于電容器尺寸的縮小，必須對DRAM刷新操作次數更多，刷新次數的增加是我們不想要的，因為在刷新操作時，至少有一部分DRAM無法讀、寫數據。
為了滿足縮小結構尺寸的需要，已經提出過一些增加電容的方法，如在基底表面上的電容以垂直延伸增加其空間，即疊層(stacked)，或者往基底表面下延伸，即溝槽(trench)，DRAM在設計上采用更多三維空間的構造，只消耗一些基底表面積，卻提供存儲器電容器更大的電容量，雖然疊層電容器及溝槽電容器在設計上更難制造，結構更復雜，但是在近年來，至少有一些成功的DRAM設計已經被采用，提高存儲器電容器電容量的方法，除了符合低成本或容易生產的原則之外，最好減少存儲器垂直延伸范圍，以使元件構造更平坦，當半導體基底表面被DRAM儲存電容器消耗而減少其表面積時，必須考慮增加DRAM儲存電容器電容量的需要。
一種在固定基底表面增加電容量的技術已被提出，此技術是以粗糙或有優(yōu)先取向生長(textured)的多晶硅作為存儲器電容器的底板，其優(yōu)點由

圖1說明，圖1示出具有一存儲器電容器DRAM的部分剖面結構，該存儲器電容器含有由有優(yōu)先取向的多晶硅形成的較低板電極。在圖1所舉例的DRAM中，包括一硅基底10、場氧化區(qū)12、漏極區(qū)14以及源極區(qū)16。字元線18，用以作為轉移場效應晶體管(transfer FET)的門極，而位元線20接觸大量摻雜植入的源極區(qū)。在上述的RAM結構中的存儲器電容器，與場效應晶體管的漏極14連接用以儲存電荷，該電荷是用來對應儲存于存儲器單元中的數據的；而一取向生長多晶硅層常用來作為該電容器的一較低電極22；在該較低電極22上形成一電介質薄層24；在該電介質薄層上形成一存儲單元平板(cell plate)26，以作為該電容器的一第二電極。借由使用取向生長的多晶硅作為該電容器的較低電極，在該電容器電極沒有水平延伸的情況下，就可增加電容器的表面積，使得上述舉例的結構，在固定的表面積下增加了電容量。
接著，通過比較圖2與圖3所舉例的存儲器電容器的部分剖面圖，進一步說明，經取向生長的多晶硅層作為存儲器電容器較低電極的優(yōu)點。圖1至圖3使用相同的標號來定義相同或相似的構造，以利于了解本文。請參見圖2，該較低電極22具有取向生長表面，而該電介質薄層24必須足夠薄，使得該較低電極22的組織性表面可在該電介質薄層上再形成，且使得該第二電極26的下表面與該較低電極22的表面平行。圖2與圖3的平坦電容器結構比較，圖3包括較低電極22′、電介質層24′以及第二電極26′，圖1和圖2所舉的電極結構。
比圖3所舉的22′、26′電極結構有更大的表面積，圖2所使用的結構，在占相同基底表面積的情況下，其電容量是圖3所列舉電容器的2倍。
已經有各種技術被用來生產取向生長多晶硅，以應用在像圖1至圖2所舉例的DRAM等半導體元件中。如Watanabe等人“Device Application and StructureObservation for Hemispherical-Grained Si，”其中描述了使用硅烷氣(SiH4)的低壓化學氣相沉積法(LPCVD)，以形成半球型粒狀多晶硅(hemispherical-grainedpolycrystalline silicon)，可簡稱HSG-Si，“HSG-Si”一詞經常用于代表取向生長多晶硅(textured polysilicon)。配合HSG-Si層的表面粗糙度或組織性作最佳化調整使得HSG-Si層可被用作DRAM存儲器電容器的平板，在存儲器電容器固定的基底面積上，在基底溫度590℃，沉積材料在該基底上，可因增加電極表面積而得到可接受的表面起伏粗糙的程度，若是基底溫度不在590±10℃的范圍，會產生不可接受的表面結構，也就是，產生不想要的平坦表面，使其不會比常用多晶硅的表面積大。以LPCVD法沉積HSG-Si的較低電極，若基底溫度維持在590℃操作，所得到的單位基底面積的電容量，是在580℃或600℃下操作的大約兩倍。根據此點得知，LPCVD沉積法在590℃操作，才會產生欲作為DRAM儲存電容器想要的HSG-Si的表面組織特性，所以必須小心控制沉積操作條件才可以達到想要的結果。
Fazan等人在“Electrical Characterization of Textured Interpoly Capacitors forAdvanced Stacked DRAMs，”一文中描述了另一種在一已摻雜多晶硅層上形成一取向生長表面的制造方法，其步驟包括在907℃濕氧化環(huán)境中，在一已摻雜多晶硅層的表面上形成一氧化層；蝕刻該氧化層，用以產生位于該多晶硅層表面的一取向生長表面，蝕刻生長在該多晶硅層上的該氧化層，才會形成取向成長的多晶硅表面，這是因為沿著該多晶硅層晶粒周圍較高的氧化物，與后續(xù)從該多晶硅層晶粒周圍去除氧化物的部分相連接，所以上述制造方法所形成的表面粗糙程度，直接與多晶硅晶粒的尺寸有關，使得要產生想要的表面取向生長程度，需要小晶粒層，所以上述技術最好使用薄的多晶硅層，因為薄的多晶硅層，具有較小的晶粒尺寸，但是像這樣的薄多晶硅層，具有高電阻而且不是特別堅固。Kazan發(fā)表的文章所描述的技術的缺點為在沉積該多晶硅層之后，尚需氧化及蝕刻步驟。使用較厚的多晶硅層作為部分電極構造，以使用較簡單的技術來成長HSG-Si層，是我們所希望的。
另一種技術為借助于沉積一具有平坦表面的非晶硅，用以生長多晶硅，其方法為先在該非晶硅層的表面加以清洗，以去除在該非晶硅層表面上的原生氧化物；以分子束沉積法(molecular beam deposition)在被清洗過的表面上形成結晶位置(crystal site)，即成核位置(nucleation site)；在一超高真空環(huán)境，進行一退火步驟，用以從該結晶位置，長出結晶，使得該非晶硅層轉換成一在表面具有HSG-Si的硅層，在早期，由Sakai等人所提出的“Growth Kinetics of Si Hemispherical Grainson Clean Amorphous-Si Surface”一文中曾記載這項技術。此技術的缺點是需要在超高真空的環(huán)境下進行分子束沉積以及后續(xù)的退火步驟，通常，將晶圓送進、送出上述的超高真空環(huán)境所需要的時間，比慣用方法還長，而且像這樣的超高真空環(huán)境限制了該方法的實用性，因此，提供一種更簡單的取向成長多晶硅制造方法，是我們所希望的。
本發(fā)明提供制造半導體元件的方法，包括下列步驟提供一基底，放入一沉積系統(tǒng)中，該基底具有一露出的導體表面，其主要包括硅；在該沉積系統(tǒng)中產生一等離子區(qū)；向該沉積系統(tǒng)提供至少一種包含硅的反應氣體，以使該沉積系統(tǒng)內產生包含硅的離子，并且傳送至該露出的導體表面；以及在該露出的導體表面上沉積一層半球型硅晶粒。
本發(fā)明另一種制造半導體元件的方法，包括下列步驟在一硅基底沉積一多晶硅層；在該多晶硅層上提供一露出的表面，其大體上不含原生氧化物；將該硅基底放入一沉積系統(tǒng)中；約維持該硅基底在一低于600℃的溫度下；向該沉積系統(tǒng)提供至少一種包含硅的反應氣體；在該沉積系統(tǒng)中產生一等離子體，使得該反應氣體被激發(fā)以提供該沉積系統(tǒng)一包含硅的離子；以及傳送該含硅的離子至該多晶硅層露出的表面上并沉積成一層半球型硅晶粒。
本發(fā)明另一種制造半導體元件的方法，包括下列步驟在一硅基底上沉積一多晶硅層；在該多晶硅層上提供一露出的表面，其大體上不含原生氧化物；將該硅基底放入一沉積系統(tǒng)中；約維持該硅基底在一低于600℃的溫度下；向該沉積系統(tǒng)提供至少一種包含硅的反應氣體；以及在該多晶硅層表面沉積一層半球型硅晶粒。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明。附圖中圖1是具有存儲器電容器的DRAM部分剖面示意圖，該存儲器電容器具有一半球型硅晶粒組成的較低電極；圖2是圖1部分構造的放大示意圖；圖3是為了和圖2比較，與圖2相同的電容器部分構造，但其電容構造是平坦的；圖4是一電子回旋共振式化學氣相沉積系統(tǒng)，用于等離子沉積取向生長多晶硅層；圖5是依據本發(fā)明所形成的取向生長多晶硅層的剖面顯微照片；圖6至圖8是依據本發(fā)明所形成的一快閃存儲單元的剖面示意圖。
本發(fā)明的較佳實施例可用于沉積半球型硅晶粒(HSG-Si)層，以適用于在圖1所示的DRAM結構中形成存儲器電容器。依據本發(fā)明所形成的HSG-Si層也可用于其他半導體存儲元件，或者提供在未增加電容器水平寬度的情況下，增加電容量，而使其元件的性能更佳。本發(fā)明的較佳實施例特別說明如何從一包括激發(fā)態(tài)離子(如等離子)的氣相混合物，沉積一HSG-Si，依據本發(fā)明較佳實施例所沉積的多晶硅，產生所需的表面結構是很容易的，因為利用本發(fā)明比起利用LPCVD法沉積HSG-Si所能控制的操作條件范圍更廣。另外，依據本發(fā)明較佳實施例的HSG-Si沉積方法，只需對現有平坦多晶硅沉積工藝作一簡單的修正即可，也意味著其方法并不比Fazan等人所提出，包括蝕刻摻植多晶硅步驟的工藝過程，以及包括晶核分子束沉積后，置于一超高真空環(huán)境退火步驟的工藝過程復雜。
依據本發(fā)明較佳實施例所實施的HSG-Si的等離子沉積方法，所能控制的基底沉積溫度范圍，比起LPCVD法更廣，利用LPCVD法沉積HSG-Si而使其含有想要的表面構造，必須將基底維持在設定溫度±3℃的準確度；相對地，利用等離子沉積法沉積HSG-Si而使其含有想要的表面構造，可控制的基底溫度在200℃至500℃之間，可知，依據本發(fā)明的等離子沉積法在工藝過程中的限制較少，而且晶圓的均一度及再現性較佳。使用等離子沉積法較顯而易見的好處是，能產生許多明顯的成核位置，以在沉積過程生長硅結晶。
利用LPCVD沉積HSG-Si，能控制的基底沉積溫度很窄，這樣的限制范圍，是因為要確保有足夠的成核及微晶成長，而不發(fā)生明顯的表面重構(reconstruction)。在LPCVD的工藝過程中成長結晶主要是靠熱程序，所以必須保持足夠的溫度，以發(fā)生沉積，另一方面，在LPCVD沉積過程中，只要硅基底溫度稍微高于設定基底溫度，就會對成長表面上的硅原子的遷移率有很大的影響，因此可能發(fā)生表面重構。與其使用LPCVD沉積法，增加少許基底沉積溫度而使硅原子遷移率增加，導致平坦表面，不如使用單一晶粒成長。使用LPCVD沉積法，若表面溫度低于結晶溫度(nucleation temperature)，會妨礙起伏粗糙表面的形成，這就是為什么基底溫度必須維持高于結晶溫度。相對地，以等離子法沉積HSG-Si，欲沉積的基底最好保持較低的溫度，而使在沉積表面的硅原子的遷移率較小。成核位置在沉積表面處由沉積氣體所產生，其與基底溫度無關。用以成長HSG-Si的晶粒，顯然是由反應氣體的激發(fā)來控制，所以微晶?？稍谳^寬的基底溫度范圍成長。綜上所述，以等離子法沉積HSG-Si所能控制的基底沉積溫度比起LPCVD要寬。
等離子沉積法過程主要是由反應氣體激發(fā)程度來控制，相對地，LPCVD沉積法過程可被看成主要是由沉積基底溫度來控制。
使用LPCVD沉積法，通常將HSG-Si生長在一非晶硅表面，這是因為利用LPCVD沉積法，在一多晶硅表面生長，會在該多晶硅表面已存在的微晶成長方向持續(xù)生長。相反地，由于等離子沉積中成核程序的特性，HSG-Si可由等離子沉積在多晶硅上而形成，其通常與進行沉積的硅表面不為熱平衡。選擇多晶硅層作為HSG-Si層的下層，其優(yōu)點是因為多晶硅的電導率比非晶硅高。
為了使等離子沉積HSG-Si起始期的微晶種成長更為容易，最好一開始在干凈的表面上成長。通常，成長過程一開始發(fā)生在已摻雜或未摻雜的多晶硅或非晶硅上，在本發(fā)明的實施例中，是利用在溫度620℃，硅烷為氣體沉積而成的一聚微晶硅層，而在等離子沉積HSG-Si之前，最好將該聚微晶硅層表面加以清洗，以去除原生氧化物(native oxide)，若是將硅層置于真空度足夠高，足以防止氧化的環(huán)境中，且馬上進行HSG-Si層的沉積，則清洗步驟有時是不需要的。但是，在該硅層成長后HSG-Si層開始成長之前會有一段時間，因此通常在該硅層表面會形成一氧化薄層而增加阻值。所以，在HSG-Si開始成長之前，最好先將該硅層加以清洗。
欲將多晶硅或非晶硅表面的原生氧化物清除，可借由各種不同技術，這些技術包括浸泡氟化氫、利用氟化氫旋蝕刻、氣相氟化氫清洗，或氫氣等離子清洗等。該硅層表面最好在清洗操作時被氫化，因為被氫化的表面可以保護多晶硅以免氧化還原帶來的損傷。上述的各種清洗技術均可實現多晶硅表面的氧化。
在該第一硅層的表面處理完畢后，使用等離子沉積程序以成長HSG-Si，此處所指的“等離子沉積”是指各種利用高度激發(fā)態(tài)的原子或分子，在基底上沉積物質的技術，常見的等離子技術包括射頻(RF)濺射法、直流(DC)濺射法、電子回旋共振式化學氣相沉積法(ECR-CVD)、微波(microwave)化學氣相沉積法，以及等離子加強化學氣相沉積法(PECVD)或射頻化學氣相沉積法(RE-CVD)。上述每一種沉積技術，都可提供HSG-Si成長以達到想要的結果。在多晶硅或其他欲沉積的表面已存在的成核位置上開始進行沉積，同時必須控制操作條件(基底溫度、反應物流速……等)，以便有足夠的硅微晶的成長速率，且防止在成長過程中表面重新構造。控制操作條件必須符合多晶硅的成長表面，晶粒是單獨成長的，亦即限制操作條件范圍，不和鄰近的微晶相接合。以特定的等離子沉積技術來成長HSG-Si，會有特定的控制條件范圍。
本發(fā)明較佳實施例用來沉積HSG-Si所使用的ECR-CVD系統(tǒng)，請參見圖4，ECR-CVD沉積系統(tǒng)的優(yōu)點是，在不產生足以傷害欲沉積的基底及材料的高能量離子的情況下，可使反應物具有高效率激發(fā)狀態(tài)。在圖4中，電源供應器34產生微波能量；在系統(tǒng)中提供一天線(antenna)36，用以引導能量進入激發(fā)區(qū)30；輸入功率范圍為100～1500W，用以沉積具有想要的粗糙表面的HSG-Si層；磁線圈32被環(huán)繞在該激發(fā)區(qū)30周圍；以產生磁場來確保激發(fā)區(qū)30之中電子回旋共振的狀態(tài)；供應激發(fā)區(qū)的微波頻率是2.45Hz，用以在約875高斯磁場存在下，能夠滿足回旋共振的需要；通常該磁線圈32具有四極或八極構造，使在限定區(qū)域產生適當的磁場，并且在該限定區(qū)域以外，磁場急驟下降，然而，反應激發(fā)狀態(tài)通常發(fā)生在遠離欲沉積的基底42的一小局部區(qū)域。
進入ECR-CVD系統(tǒng)的反應氣體，由上方入口38或由下方入口40進入激發(fā)區(qū)30，引入適當的氣體組成以供HSG-Si的沉積，本實施例由該上方氣體入口38引進氫氣，由該下方氣體入口40引進一含5％硅烷(SiH4)和95％氬氣(Ar)的混合物；一渦輪分子泵44，用來抽取氣體離開該系統(tǒng)，以增加由該氣體入口38、40進入的氣體通過該沉積硅基底42的流速；在不影響沉積的HSG-Si層品質的情況下，氣體可以在5～60mTorr的范圍改變；由該上方入口38進入口的氫氣，會在該激發(fā)區(qū)中高度離子化，而由該下方氣體入口40進入的硅烷，會與激發(fā)態(tài)的氫離子相互作用，使得該硅烷也變成激發(fā)及離子化；接著，硅離子與該沉積的硅基底42的表面互相作用，并且沉積在42表面上。
該沉積硅基底42的沉積步驟，通常發(fā)生在硅晶圓元件形成的中間階段，基底42被置放在沉積過程中保持定溫的一電納器(susceptor)46上，該電納器46是使用紅外線光源48來加熱。在本發(fā)明最佳實施例中，該硅基底被維持在較低的溫度，使得在該硅基底表面的硅原子相對地具有較低的遷移率。如上述，依據本發(fā)明較佳實施例沉積HSG-Si，不需在硅基底沉積表面保持很高的溫度，以產生高溫結晶過程，利用200至500℃之間的溫度范圍在本發(fā)明的實驗中，可以成長想要的表面組織程度的HSG-Si層。
依據本發(fā)明較佳實施例沉積HSG-Si。反應氣體(如SiH4)的濃度，似乎對HSG-Si的組織形狀有最大的影響，硅原子在足夠高的速度下，表面重構的機會很小，使得在沉積過程中，可形成表面粗糙起伏狀，過高的反應氣體濃度(亦即，進入該系統(tǒng)的氫氣太少)，會造成非晶硅層的沉積，在此所舉的實施例利用特定構造ECR-CVD系統(tǒng)，反應氣體為SiH4/H2/Ar。
通常，HSG-Si層被沉積在已覆及一電介質層和一導電層的電極上，含HSG-Si的電極層與該導電層連接，一般都希望上述含HSG-Si的電極層具有高導電率。最后該HSG-Si層以離子注入、擴散方式摻植，或是在等離子沉積過程同時(in situ)摻植。而又以在等離子沉積過程同時摻植最佳，因為在等離子沉積HSG-Si時，摻雜容易進入HSG-Si層，而且HSG-Si的露出表面不需經后續(xù)的熱處理以退火或驅動擴散程序。熱處理會導致HSG-Si露出表面產生不想要的改變。任何在HSG-Si層之后的熱處理，都借由產生一適當的電介質層在HSG-Si表面上以使其安定化，如圖4的ECR-CVD系統(tǒng)等離子沉積同時，可使用硼烷(borane)、二硼烷(diborane)、砷(Arsine)或磷(phosphine)進入該下方入口40，以同時完成摻植。
圖5是依據本發(fā)明沉積HSG-Si層的剖面顯微照片，圖示的HSG-Si層被沉積在一多晶硅層的干凈表面上，其操作條件如下氣體總壓力10mTorr；稀釋比例H2/(SiH4+H2)為98％；硅基底溫度為300℃，輸入微波功率為100W。如圖5照片所示，沉積過程產生的HSG-Si有明顯的取向成長狀，而其表面構造厚約1000nm，當在圖5所示的構造表面上沉積一電介質薄層后，接著在該電介質薄層上沉積一第二導電材料層，在該HSG-Si層與第二導電材料層之間可確保有高電容耦接，一般都希望該電介質層比表面上的取向成長部分還薄，如圖5的表面取向成長部分大約1000nm，而該電介質的厚度最好小于15nm(視電介質層材料而定)，且構成該電介質層的介電常數最好很高。使用CVD法，在HSG-Si層上形成一氮化硅層，以當做一電介質層，然后在該氮化硅層表面成長一氧化薄層，通常，像這樣的氮化硅/氧化硅雙層結構(NO)被形成于一氧化層(如原生氧化層)之上， 所以真正的電介質層會形成氧化硅/氮化硅/氧化硅(ONO)三層結構，依據Rosato等人發(fā)表于J.Electrochem.Soc.期刊Vol.139，NO.12，第3678～82頁(Dec.1992)，“Ultra-High Capacitance Nitride Films Utilizing Surface Passivation on RuggedPolysilicon”一文所提及，像這樣的“ONO”結構，其厚度大約20nm，在Rosato的文獻中還指出，在沉積一CVD氮化層之前在不平滑的多晶硅層上以及在原生氧化層鈍性表面上形成一ONO電介質層。
雖然在此處已介紹沉積HSG-Si的方法，用以形成像圖1DRAM結構中的電容器，但依據本發(fā)明所沉積的HSG-Si，可利用于其他構造，例如在電可抹除可編程只讀存儲器(EEPROM)或快閃存儲器(flash memory)中浮置門極(floating gate)的表面上。利用HSG-Si表面以及介于多晶硅浮置門極與在ONO電介質層之上的多晶硅化金屬(polycide)控制柵極的ONO電介質薄層，比起傳統(tǒng)的快閃存儲元件，更明顯地促進該浮置門極與控制柵極之間的耦接。
請參見圖6，形成一快閃存儲器的步驟為在一P型硅基底50上成長一熱柵極氧化薄層52；然后在該熱柵極氧化薄層上沉積一多晶硅薄層54，視上述各層形成的順序與時間而定，可以在該多晶硅薄層54表面成長一熱氧化薄層，該熱氧化層最好在HSG-Si成長于該多晶硅薄層54之前加以去除，而去除該熱氧化層的方法例如；氟化氫(HF)進行旋蝕刻(spin-etching)，更特別的是，當圖6所示的硅層最好在HSG-Si成長于該多晶硅薄層54之前加以去除，而去除該熱氧化層的方法例如；氟化氫(HF)進行旋蝕刻(spin-etching)，更特別的是，當圖6所示的硅基底被快速旋轉的同時，氟化氫/乙醇/去離子溶液被噴灑在沉積硅基底的表面，圖6所示的沉積硅基底表面去除該熱氧化層；接著在該多晶硅層54的露出表面施以一氫化程序，以防止馬上產生另一原生氧化層；然后利用圖4所示的ECR-CVD系統(tǒng)等離子沉積一HSG-Si層，而產生該多晶硅及該HSG-Si雙層結構56，如圖7所示，最好在上述等離子沉積過程中，同時在HSG-Si表面進行離子注入；利用CVD在該雙層結構56上沉積一氮化硅層；對該氮化硅層進行氧化反應而產生一NO或ONO電介質層58；在該電介質層58上形成一導電層60，該導電層例如是金屬多晶硅化物；蝕刻上述硅基底的上述各層直到該硅基底為止，用以限定圖案形成一柵極電極；利用離子注入以形成源極及漏極區(qū)域，如圖8所示部分構造；接著進行各種后段程序以完成該快閃存儲器元件。
雖然本發(fā)明已就一較佳實施例予以披露，然而其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明的精神和范圍內，可作出各種變更與改型，因此本發(fā)明的保護范圍應由后附的權利要求書所界定。
權利要求
1.一種制造半導體元件的方法，包括下列步驟提供一基底，放置在沉積系統(tǒng)中，該基底具有一露出的導體表面，其主要包含硅；在該沉積系統(tǒng)中產生一等離子區(qū)；向該沉積系統(tǒng)提供至少一種包含硅的反應氣體，以使該沉積系統(tǒng)內產生包含硅的離子，并且傳送至該露出的導體表面；以及在該露出的導體表面上沉積一層半球型硅晶粒。
2.根據權利要求1所述的方法，其中該沉積系統(tǒng)為一電子回旋共振式化學氣相沉積系統(tǒng)，該沉積系統(tǒng)具有一氣流通道，其由一第一氣體入口穿越一反應氣體激發(fā)區(qū)延伸至一沉積系統(tǒng)氣體出口，該沉積系統(tǒng)氣體出口連接一泵系統(tǒng)。
3.根據權利要求2所述的方法，其中，該基底從反應氣體激發(fā)區(qū)沿著該氣流通道的下游被置放。
4.根據權利要求3所述的方法，其中，該沉積系統(tǒng)包括一第二氣體入口，該第二氣體入口沿著該氣流通道且位于該等離子區(qū)及該基底之間。
5.根據權利要求4所述的方法，其中，在該沉積一層半球型硅晶粒步驟時，將含硅的反應氣體通入該沉積系統(tǒng)的第二氣體入口。
6.根據權利要求5所述的方法，還包括由該沉積系統(tǒng)的第一氣體入口提供一載氣的步驟，以使得該載氣在等離子區(qū)中被離子化。
7.根據權利要求6所述的方法，其中，該反應氣體中需有含硅基的反應氣體。
8.一種制造半導體元件的方法，包括下列步驟在一硅基底上沉積一多晶硅層；在該多晶硅層上提供一露出的表面，其大體上不含原生氧化物；將該硅基底放入一沉積系統(tǒng)中；約維持該硅基底在一低于600℃的溫度下；提供至少一種包含硅的反應氣體至該沉積系統(tǒng)；在該沉積系統(tǒng)中產生一等離子體，使得該反應氣體被激發(fā)以提供該沉積系統(tǒng)一包含硅的離子；以及傳送該含硅的離子至該多晶硅層露出的表面上，并沉積成一層半球型硅晶粒。
9.根據權利要求8所述的方法，其中，該露出表面在該硅基底放入該沉積系統(tǒng)之前先被氫化。
10.根據權利要求8所述的方法，其中，該露出表面可以氟化氫清洗。
11.根據權利要求8所述的方法，其中，該硅基底溫度被維持在200至500℃之間。
12.根據權利要求8所述的方法，其中，該沉積系統(tǒng)在總壓5～60mTorr下操作。
13.根據權利要求8所述的方法，還包括在該半球型硅晶層上沉積一電介質層，該電介質層的厚度小于15nm。
14.根據權利要求8所述的方法，還包括在該半球型硅晶粒層上沉積一氮化硅層。
15.根據權利要求14所述的方法，還包括在該氮化硅層上形成一氧化層，接著在該氧化層上形成一導電材料層等兩個步驟。
16.根據權利要求14所述的方法，其中，該氮化硅層被沉積在形成于該半球型硅晶粒表面的一原生氧化層之上。
17.根據權利要求8所述的方法，其中，在該沉積系統(tǒng)中的該反應氣體，包括含硅反應氣體及載氣。
18.根據權利要求15所述的方法，其中，該導電材料層包括多晶硅。
19.一種制造半導體元件的方法，包括下列步驟在一硅基底上沉積一多晶硅層；在該多晶硅層上提供一露出的表面，其大體上不含原生氧化物；將該硅基底放入一沉積系統(tǒng)中；約維持該硅基底在一低于600℃的溫度下；向該沉積系統(tǒng)提供至少一種包含硅的反應氣體；以及在該多晶硅層表面沉積一層半球型硅晶粒。
全文摘要
一種由等離子沉積法在一多晶硅上成長半球型硅晶粒(Hemispherical－grainedsilicon,HSG－Si)的方法,該等離子沉積法比低壓化學氣相沉積法生長HSG－Si可用的基底沉積溫度范圍大。等離子沉積HSG－Si可以用一電子回旋共振式化學氣相沉積(ECR－CVD)系統(tǒng)完成,其操作條件為:輸入功率100～1500W;總壓力5～60mTorr;基底溫度低于600℃;混合氣體中需有含硅基的反應氣體,在等離子沉積之前,先清洗該多晶硅表面以去除原生氧化物。
文檔編號C23C16/22GK1172173SQ9610877
公開日1998年2月4日 申請日期1996年7月4日 優(yōu)先權日1996年5月23日
發(fā)明者游萃蓉, 盧火鐵, 孫世偉 申請人:聯華電子股份有限公司