專利名稱：用于進(jìn)行平面化和凹入蝕刻的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的制造。特別地，本發(fā)明涉及集成電路制造過程中用于進(jìn)行平面化和凹入蝕刻的改進(jìn)方法，該方法能夠降低成本、降低充電造成的器件損壞、提高生產(chǎn)效率。
在各種集成電路(IC)的制造中需要用到連續(xù)的平面化和凹入蝕刻(recessetch)。例如，在動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)集成電路的制造中，可以重復(fù)地利用沉積、化學(xué)機(jī)械平面化和凹入蝕刻等工序形成溝槽電容器。為了便于討論，

圖1-3示出了用現(xiàn)有技術(shù)制造一個(gè)DRAM溝槽電容器的沉積、化學(xué)機(jī)械平面化和凹入蝕刻的一個(gè)簡單工序。首先參考圖l，一個(gè)基片102(典型地包括硅)經(jīng)熱氧化形成一個(gè)二氧化硅(SiO2)層104(其厚度可能約為10nm)。在氧化層104之上覆蓋沉積一個(gè)氮化硅層106。
然后，在所述基片表面形成一個(gè)通用的光致抗蝕劑掩模，以利于在基片102上蝕刻穿透氮化硅層106和氧化物層104的溝槽108。去除光致抗蝕劑掩模以后進(jìn)行一個(gè)多晶硅填充步驟，在基片102上表面和溝槽108內(nèi)沉積多晶硅。在圖1中這一多晶硅填充層由多晶硅層110表示。為了便于后序凹入蝕刻溝槽108內(nèi)的多晶硅材料和平面化多晶硅層110的上表面，接著進(jìn)行化學(xué)機(jī)械拋光(chemical-mechanical polish，CMP)步驟。典型地利用氮化硅層106作為該多晶硅層110 CMP的一個(gè)CMP蝕刻阻擋層。
參考圖2，多晶硅層110已經(jīng)被平面化至氮化硅層106的上表面。但是，溝槽108內(nèi)仍保留一截多晶硅材料。然后，進(jìn)行反應(yīng)離子蝕刻(reactive ionetching,RIE)步驟以凹入蝕刻溝槽108內(nèi)的多晶硅柱(polysilicon column)。
參考圖3，所述RIE已經(jīng)去除了溝槽108內(nèi)的部分多晶硅柱。圖3中光致抗蝕劑掩模也已經(jīng)去除。從圖1-3可以看出，經(jīng)過沉積(圖1)、化學(xué)機(jī)械平面化(圖2)和凹入蝕刻(圖3)工序之后，溝槽108內(nèi)形成了一個(gè)多晶硅柱。為了促進(jìn)溝槽電容器的形成可以多次重復(fù)沉積、化學(xué)機(jī)械平面化和凹入蝕刻的工序。
然而，圖1-3給出的沉積、化學(xué)機(jī)械平面化和凹入蝕刻工序存在一些缺點(diǎn)。例如，利用CMP步驟平面化多晶硅層110有時(shí)可能產(chǎn)生溝槽碟化(dishing)(即，稍微凹入溝槽)，這將導(dǎo)致一個(gè)凹入深度控制的損失和增加后序步驟的難度。碟化效應(yīng)可以從圖2中看到，它呈現(xiàn)出溝槽108內(nèi)多晶硅柱的凹入。
所述CMP步驟還對(duì)氮化物具有低的選擇性并引起襯墊氮化物層106的蝕刻。若氮化硅層106用作多個(gè)CMP步驟的CMP蝕刻阻擋層，氮化物層的過量蝕刻可能導(dǎo)致器件缺陷。另外，所述CMP步驟可能引起氮化硅層106的不均勻腐蝕，這還會(huì)增加后序工藝步驟的困難。眾所周知，CMP是一個(gè)昂貴的工藝，即它需要昂貴的設(shè)備而且降低晶片生產(chǎn)率。CMP步驟還產(chǎn)生特別的料漿形式的污染，清洗和干燥需要消耗時(shí)間。
不僅現(xiàn)有的CMP步驟昂貴，用于凹入蝕刻溝槽108內(nèi)多晶硅柱的反應(yīng)離子蝕刻(RIE)也需要昂貴的專用的RIE設(shè)備。利用RIE工藝凹入蝕刻溝槽108內(nèi)的多晶硅材料也會(huì)產(chǎn)生附加的和/或不均勻的氮化硅層106的腐蝕，因?yàn)镽IE主要為一種物理蝕刻，這時(shí)轟擊離子傾向于對(duì)氮化物具有一較低的選擇性。
對(duì)氮化物具有較好選擇性的現(xiàn)有凹入蝕刻技術(shù)也存在一些問題。例如，盡管各向同性蝕刻技術(shù)(即以反應(yīng)離子作為主要蝕刻機(jī)理)可能對(duì)氮化物具有較好的選擇性，但是這種各向同性蝕刻工藝有可能在溝槽108內(nèi)的多晶硅柱內(nèi)產(chǎn)生更多的空洞和縫隙。這是因?yàn)槿绻嗑Ч璩练e工藝沒有精心設(shè)計(jì)或者如果溝槽108的高寬外觀比很大，那么形成圖1中多晶硅層110的多晶硅填充步驟可能產(chǎn)生縫隙或空洞。圖4中用一個(gè)空洞402代表這種縫隙或空洞。如果后序工藝中用一個(gè)純的或污染的各向同性設(shè)備凹入蝕刻溝槽108內(nèi)的多晶硅，則側(cè)向侵蝕(由于各向同性蝕刻的等離子體內(nèi)存在中子成分而造成)可能增大所述空洞，造成凹入蝕刻的深度失控。為了進(jìn)一步說明所述討論，圖5示出了側(cè)向侵蝕機(jī)理，其中空洞402已經(jīng)因各向同性蝕刻步驟中等離子體中存在的反應(yīng)性中性成分的各向同性蝕刻作用而被增大。
綜上所述，需要一些用于進(jìn)行平面化/凹入蝕刻工序的改進(jìn)方法，它能夠提供很好的蝕刻深度控制同時(shí)降低對(duì)氮化硅層的蝕刻。改進(jìn)了的方法和裝置能夠在完成所述工藝的同時(shí)降低成本、減小充電造成的器件損壞、提高晶片生產(chǎn)效率。
本發(fā)明的一個(gè)實(shí)施例中涉及一種在一個(gè)RF基等離子處理室中對(duì)一個(gè)半導(dǎo)體晶片的第一層進(jìn)行平面化蝕刻和凹入蝕刻的方法。該方法包括把所述半導(dǎo)體晶片(有一個(gè)溝槽形成于其內(nèi))放入所述等離子處理室。該方法還包括在所述半導(dǎo)體晶片表面和所述溝槽內(nèi)沉積第一層。還包括(在所述等離子處理室)進(jìn)行平面化蝕刻以大體上平面化所述第一層，該平面化蝕刻是用第一離子密度(ion density)進(jìn)行的，另外，還包括利用所述等離子處理室對(duì)所述第一層進(jìn)行凹入蝕刻以凹入溝槽內(nèi)的第一層。該凹入蝕刻是用第二離子密度進(jìn)行的，且第二離子密度高于第一離子密度。
在另一個(gè)實(shí)施例中，本發(fā)明涉及一種用于對(duì)一個(gè)半導(dǎo)體晶片的第一表面進(jìn)行平面化蝕刻和凹入蝕刻的RF基等離子處理系統(tǒng)。該RF基等離子處理系統(tǒng)包括一個(gè)用于容納等離子體的室，該等離子體用來蝕刻晶片。該RF基等離子處理系統(tǒng)還包括一個(gè)設(shè)置于所述室之外的線圈。該線圈通電時(shí)與所述室內(nèi)的等離子體耦合。該RF基等離子體處理系統(tǒng)還包括一個(gè)布置于室和線圈之間的可變電場(chǎng)屏敞。該可變電場(chǎng)屏敝用于改變電場(chǎng)穿透所述室的深度，因而改變室的等離子體的離子密度。
下面將參照附圖對(duì)本發(fā)明的所述特點(diǎn)和其它特點(diǎn)進(jìn)行詳細(xì)描述。
本發(fā)明將通過舉例進(jìn)行說明，但不限于所舉例子，下面附圖中相同的編號(hào)代表相似的組件，其中圖1-3示出了制造溝槽電容器的現(xiàn)有的平面化和RIE凹入蝕刻的工藝；圖4示出了多晶硅沉積過程中可能形成于多晶硅柱中的縫隙和空洞；圖5示出了各向同性蝕刻增大多晶硅中縫隙和空洞的機(jī)理；圖6示出了一種現(xiàn)有的感應(yīng)耦合等離子處理室的技術(shù)；圖7示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例改進(jìn)所述感應(yīng)耦合等離子處理室(圖6所示的)以促進(jìn)各向同性平面化蝕刻和離子輔助凹入蝕刻進(jìn)程的實(shí)施例。
圖8示出了根據(jù)本發(fā)明的一個(gè)方面經(jīng)過了一個(gè)用于平面化所述多晶硅層的各向同性蝕刻后的圖1中所示的晶片；圖9示出了根據(jù)本發(fā)明的一個(gè)方面經(jīng)過離子輔助凹入蝕刻后溝槽內(nèi)的多晶硅柱的情況。
下面將參照附圖所示的幾個(gè)說明性實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述。在下面的描述中，為了透切地理解本發(fā)明，給出了一些具體的細(xì)節(jié)。但是，本領(lǐng)域的技術(shù)人員知道，不用這些具體的細(xì)節(jié)仍然可以實(shí)施本發(fā)明。在另一些情況下，為了簡明，一些熟知的工藝步驟和/或結(jié)構(gòu)沒有進(jìn)行詳述。
根據(jù)本發(fā)明的一個(gè)方面，提供了用于進(jìn)行平面化/凹入蝕刻工序的改進(jìn)方法，該方法能夠降低成本、減少器件的充電損壞、同時(shí)提高晶片生產(chǎn)效率。圖1-3所示的現(xiàn)有工序使用兩種不同的設(shè)備，如CMP設(shè)備和RIE設(shè)備，而本發(fā)明在一個(gè)單一的等離子處理室中進(jìn)行平面化蝕刻和凹入蝕刻。平面化蝕刻是以大體上各向同性的方式進(jìn)行的，而凹入蝕刻選用不同的參數(shù)以更各向異性方式凹入蝕刻所述多晶硅柱。
根據(jù)本發(fā)明的一個(gè)方面，選用一個(gè)RF基設(shè)備以低離子密度的等離子體進(jìn)行平面化蝕刻以平面化所述多晶硅層至所述氮化物層。當(dāng)多晶硅層被平面化至氮化硅層時(shí)，就用同一個(gè)RF基設(shè)備以較高離子密度的等離子體進(jìn)行離子輔助凹入蝕刻。
所述低離子密度平面化蝕刻確保蝕刻面大體上為平面，而其對(duì)氮化物的高選擇性確保低的氮化物浸蝕。另一方面，高離子密度離子輔助凹入蝕刻步驟增加凹入蝕刻的方向性以降低多晶硅凹入蝕刻過程對(duì)空洞的放大作用。由于所述平面化蝕刻和離子輔助凹入蝕刻使用同一個(gè)RF基設(shè)備，因此沒必要象圖1-3所示的現(xiàn)有工藝那樣購買和運(yùn)行兩個(gè)分離的設(shè)備，也沒有必要象圖2、3所示的現(xiàn)有工藝那樣把晶片從CMP步驟所有處理設(shè)備移到RIE蝕刻步驟所用設(shè)備。因此，縮短了平面化/凹入蝕刻所需的時(shí)間，從而提高了生產(chǎn)效率。
參照下面附圖可以更清楚地理解本發(fā)明的特征和優(yōu)點(diǎn)。圖6示出了一個(gè)現(xiàn)有工藝感應(yīng)耦合等離子處理室600，它代表一個(gè)Mattson Technology公司的感應(yīng)耦合等離子(ICP)室，可以從加利福尼亞的弗萊蒙特(Fremont,California)買到。
如圖6所示，室600包括一個(gè)進(jìn)氣口602，用于通過聯(lián)接器606完成反應(yīng)源氣體向室604的輸送。一個(gè)線圈610通電時(shí)與室604內(nèi)的反應(yīng)源氣體耦合形成等離子體612以蝕刻晶片614，在晶片614和等離子612之間有一個(gè)離子屏616，其作用是防止等離子體612中的離子到達(dá)晶片614。
晶片614放置在一個(gè)均勻的電阻加熱板620上，該加熱板620的作用是穩(wěn)定蝕刻過程中晶片614的溫度。在線圈610和室604外壁622之間布置一個(gè)端部開口的圓筒形法拉弟屏蔽(Faraday shield)622。在現(xiàn)在工藝中該法拉弟屏蔽622典型地接地以防止線圈610產(chǎn)生的電力線穿入室604。所以，只允許磁力線穿入室604與等離子體612耦合。
法拉弟屏蔽622由一種導(dǎo)電材料制成并且典型地接地，從而基本上阻擋電力線穿入室604。因此只能在等離子體612中產(chǎn)生少量的離子。產(chǎn)生的離子多數(shù)被離子屏616阻擋從而到達(dá)不了晶片614。因此，現(xiàn)有工藝中感應(yīng)耦合等離子室604每次都只產(chǎn)生大體上各向同性的蝕刻，其中反應(yīng)性中性粒子為主要蝕刻機(jī)理。
圖7示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例對(duì)圖6的所述感應(yīng)耦合等離子室600的改進(jìn)。這種改進(jìn)允許平面化和凹入蝕刻只在一個(gè)等離子處理室進(jìn)行而不需要CMP和/或RIE蝕刻步驟。但是應(yīng)該記住，盡管為了便于討論此處選用了Mattson Technology公司的蝕刻機(jī)，然而本發(fā)明不僅僅限于這種蝕刻機(jī)，事實(shí)上能夠在平面化蝕刻和凹入蝕刻步驟之間改變離子密度和/或離子能量的等離子處理室都可以實(shí)現(xiàn)本發(fā)明。
如圖7所示，在線圈610和室604外壁624之間布置一個(gè)可變電場(chǎng)屏蔽702。這個(gè)可變電場(chǎng)屏蔽代表一個(gè)可控制以改變穿入室604的電場(chǎng)強(qiáng)度的屏蔽。為了改善蝕刻均勻性，可以使用一種任選的氣體分布盤以更加均勻地分布等離子處理室內(nèi)的蝕刻源氣體。
在一個(gè)實(shí)施例中，可變電場(chǎng)屏蔽702代表任意合適的可變電場(chǎng)。優(yōu)選地，可變電場(chǎng)屏蔽702由一個(gè)雙法拉弟屏蔽即兩個(gè)套在一起的法拉弟屏蔽完成。至少一個(gè)(或兩個(gè)都)有一個(gè)或多個(gè)孔闌，如狹縫或小孔。相對(duì)旋轉(zhuǎn)所述屏蔽；暴露于電場(chǎng)穿透的外壁624的面積發(fā)生變化。根據(jù)這種方式，就可以變化室604內(nèi)的電容耦合量和離子產(chǎn)生的數(shù)量。
可代替地和/或可附加地，可變電場(chǎng)屏蔽702可以以懸浮或接地方式運(yùn)行。當(dāng)可變電場(chǎng)屏蔽702接地時(shí)，所產(chǎn)生的電力線更多地被吸收，電容耦合基本上被降低。其它在懸浮模式時(shí)，電容耦合增加，伴隨著增加室604內(nèi)產(chǎn)生的離子數(shù)量，因而使蝕刻更加物理性和各向異性。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，以低于用于進(jìn)行離子輔助凹入蝕刻的離子密度進(jìn)行平面化蝕刻。例如，可以形成一個(gè)可變電場(chǎng)屏蔽(通過使兩個(gè)法拉弟屏蔽相對(duì)旋轉(zhuǎn))以減少電場(chǎng)向室604的穿入，從而基本消除平面化蝕刻過程中電容耦合機(jī)理和減少室604內(nèi)產(chǎn)生的離子量。本領(lǐng)域的技術(shù)人員明白，在平面化蝕刻過程中，減少離子產(chǎn)生量可以使蝕刻基本上為各向同性?？纱娴鼗蚋郊拥?，等離子處理室內(nèi)產(chǎn)生的離子密度可以通過使法拉弟屏蔽接地而得以降低?？纱娴鼗蚋郊拥兀矫婊g刻可以以低于離子輔助凹入蝕刻所用的離子能量水平的離子能量級(jí)進(jìn)行。平面化過程中的低離子能量可以通過例如改變施加于ESC卡盤712的RF電壓得以實(shí)現(xiàn)。
圖8-9示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的平面化/凹入蝕刻工藝。形成溝槽并在溝槽內(nèi)和晶片表面沉積多晶硅后(如圖1所示)，形成一個(gè)可變離子室700以進(jìn)行基本上為各向同性的蝕刻，即選用低離子密度和/或離子能量。平面化蝕刻優(yōu)先選用一個(gè)對(duì)下面的氮化物層具有選擇性的蝕刻劑進(jìn)行。在一個(gè)實(shí)施例中，平面化和凹入蝕刻所用的蝕刻源氣體包括CF4/O2。由于不再使用CMP，因此碟化或襯墊氮化物不均勻腐蝕基本上被消除。如果必須重復(fù)地進(jìn)行平面化/凹入蝕刻工藝，例如在制造深溝槽電容器時(shí)，這將非常有利。
如圖8所示，多晶硅被平面化以后，用高離子密度/或離子能量的離子輔助凹入蝕刻凹入溝槽內(nèi)的多晶硅柱。在一個(gè)實(shí)施例中，高離子密度和/或離子能量的離子輔助凹入蝕刻可以通過形成可變電場(chǎng)屏蔽702以允許更多的電力線穿入室704電容性地耦合其內(nèi)的等離子體實(shí)現(xiàn)。在該方法中，產(chǎn)生更多的離子參與方向性地離子輔助凹入蝕刻。
也存在一些其它提高等離子處理室內(nèi)離子密度和/或離子能量的機(jī)理。參考圖7，附加性地或替代性地，可以用RF電源710提高ESC卡盤712的偏壓提高離子能量從而使蝕刻更為各向異性。附加性地或替代性地，可以用可變離子屏蔽604允許更多的離子到達(dá)晶片706，即通過移開可變離子屏704賦予所述蝕刻更多的各向異性。附加地或可替代地，可變電場(chǎng)屏蔽702可以接地或懸浮以提高電容耦合量，從而在室604內(nèi)產(chǎn)生更多的離子。離子輔助凹入蝕刻的結(jié)果示出圖9。
在一個(gè)實(shí)施例中，一個(gè)200mm的晶片，在一氮化硅層之上具有一個(gè)3000埃厚的多晶硅層，還具有一個(gè)8μm深的溝槽(其高寬比為32∶1)。該多晶硅層凹入溝槽1.5±0.2μm深。
表1給出了適合于對(duì)這樣一個(gè)晶片上的多晶硅進(jìn)行大體上各向同性平面化蝕刻和離子輔助蝕刻的近似的工藝參數(shù)。所列數(shù)值是用日本Shibaura公司的Shibaura CDE 80系統(tǒng)優(yōu)化得到的。本領(lǐng)域的技術(shù)人員明白，可以以披露參數(shù)進(jìn)行優(yōu)化以適應(yīng)不同裝置的需要。
表1
綜上所述，本發(fā)明消除了昂貴的化學(xué)機(jī)械拋光步驟(和所需的設(shè)備)。所以也消除了現(xiàn)有平面化/凹入蝕刻工序所涉及的各種與CMP有關(guān)的問題。例如，當(dāng)CMP蝕刻步驟被大體各向同性蝕刻取代時(shí)，圖2所示的CMP步驟引起的碟化效應(yīng)得以消除。消除碟化現(xiàn)象改進(jìn)了后續(xù)凹入蝕刻的蝕刻厚度控制。
由于低離子、大體各向同性平面化蝕刻對(duì)于氮化硅的選擇性比現(xiàn)有CMP平面化蝕刻步驟對(duì)氮化硅的選擇性大，因此CMP步驟的省略還可以降低對(duì)氮化硅層的腐蝕。由于氮化硅層不再用作CMP蝕刻阻擋層，因此氮化硅層的磨損更小。這一點(diǎn)在必須進(jìn)行多次重復(fù)平面化/凹入蝕刻工藝的情況下(如制造DRAM溝槽電容器)非常重要。
如前面所述，使用單一等離子處理室進(jìn)行平面化蝕刻和離子輔助蝕刻后，由于晶片不再需從一個(gè)設(shè)備轉(zhuǎn)向另一個(gè)設(shè)備，因此減少了晶片處理時(shí)間。在使用多步平面化/凹入蝕刻工序的情況下，節(jié)約的時(shí)間更可觀。
另外，利用離子輔助凹入蝕刻步驟凹入多晶硅柱可以消除對(duì)縫隙和空洞的放大作用。離子輔助蝕刻步驟中離子密度和/或離子能量的增加提高了蝕刻的方向性，從而消除了對(duì)縫隙或空洞的側(cè)向腐蝕，從而提高了厚度控制能力。
由于所述離子輔助蝕刻選用了比現(xiàn)有RIE凹入蝕刻低的離子密度和/或離子能量，對(duì)晶片的轟擊得到降低，從而賦予離子輔助蝕刻更低的物理性和更好的氮化硅選擇性。另外，離子輔助凹入蝕刻過程中的低離子密度和/或離子能量還能減小因充電造成的器件損壞的可能性。
盡管本發(fā)明已經(jīng)通過幾個(gè)實(shí)施例進(jìn)行了描述，但是在本發(fā)明的范圍內(nèi)還存在一些替代、修改、及其等同物、應(yīng)該注意，盡管為了便于討論選用了平面化和凹入蝕刻工序，然而本發(fā)明還可用于任意的需要兩個(gè)連續(xù)蝕刻的工藝(其中一個(gè)步驟比另一個(gè)步驟更具有各向同性)。例如，本發(fā)明可以用于在單一等離子處理室進(jìn)行溝槽蝕刻和隨后的光致抗蝕劑層的去除。又例如，本發(fā)明可以用于進(jìn)行光致抗蝕劑層平面化和凹入。再例如，本發(fā)明還可以用于在一個(gè)晶片上形成多晶硅柱。因此后面所附的權(quán)利要求書包括所有符合本發(fā)明精神的替代、修改、及其等同物。
權(quán)利要求
1．一種用于對(duì)RF基等離子處理室內(nèi)一個(gè)半導(dǎo)體晶片上的一個(gè)第一層進(jìn)行平面化蝕刻和凹入蝕刻的方法，該方法包括把所述的半導(dǎo)體晶片放進(jìn)所述的等離子處理室內(nèi)，該晶片包括一個(gè)形成于其內(nèi)的溝槽；在所述半導(dǎo)體晶片的一個(gè)表面上和所述的溝槽內(nèi)沉積所述的第一層；在所述的等離子處理室內(nèi)進(jìn)行所述平面化蝕刻以大體上平面化所述的第一層，該平面化蝕刻是以一個(gè)第一離子密度水平進(jìn)行的；利用所述等離子處理室和所述凹入蝕刻在所述第一層上對(duì)所述溝槽內(nèi)的第一層進(jìn)行凹入蝕刻，該凹入蝕刻是以一個(gè)第二離子密度水平在所述等離子處理室內(nèi)進(jìn)行的，該第二離子密度水平高于所述第一離子密度水平。
2．根據(jù)權(quán)利要求1所述的方法，其中，所述第一層代表一個(gè)多晶硅層。
3．根據(jù)權(quán)利要求2所述的方法，其中，所述表面包括一個(gè)氮化硅層，該氮化硅層沉積之后布置在所述多晶硅層之下。
4．根據(jù)權(quán)利要求2所述的方法，其中，所述溝槽代表一個(gè)用于形成一個(gè)電容器的溝槽。
5．根據(jù)權(quán)利要求1所述的方法，還包括調(diào)節(jié)所述等離子處理室的可變電場(chǎng)屏蔽以增加電場(chǎng)向所述等離子處理室的穿透水平，因而產(chǎn)生所述第二離子密度水平。
6．根據(jù)權(quán)利要求5所述的方法，其中，所述的等離子處理室為感應(yīng)耦合等離子處理室。
7．根據(jù)權(quán)利要求1所述的方法，其中，所述的平面化蝕刻和凹入蝕刻利用CF4。
8．根據(jù)權(quán)利要求1所述的方法，還包括在所述等離子處理室內(nèi)移動(dòng)離子屏蔽以使所述晶片更多地暴露于等離子，因而使更多的離子在凹入蝕刻過程中到達(dá)晶片。
9．根據(jù)權(quán)利要求1所述的方法，還包括增加所述等離子處理室電場(chǎng)屏蔽的電壓以增加電場(chǎng)穿透所述等離子處理室的水平，從而產(chǎn)生第二離子密度水平。
10．一種用于對(duì)半導(dǎo)體晶片上的第一層進(jìn)行平面化蝕刻和凹入蝕刻的RF基等離子處理系統(tǒng)，該系統(tǒng)包括一個(gè)用于包容等離子的室，所述等離子用于蝕刻所述晶片；一個(gè)布置于所述室之外的線圈，當(dāng)該線圈通電時(shí)與所述等離子室內(nèi)的等離子產(chǎn)生感應(yīng)耦合；以及一個(gè)布置在所述室和所述線圈之間的可變化的電場(chǎng)屏蔽，該可變電場(chǎng)屏蔽用來改變穿透所述室的電場(chǎng)量，從而改變?cè)谒鍪覂?nèi)的等離子的離子密度。
11．根據(jù)權(quán)利要求10所述的等離子處理系統(tǒng)，其中，所述的可變電場(chǎng)屏蔽為一個(gè)雙法拉弟屏蔽，該雙法拉弟屏蔽包括至少兩個(gè)套在一起的法拉弟屏蔽，至少有一個(gè)法拉弟屏蔽內(nèi)部具有一個(gè)孔闌。
12．一種用于對(duì)RF基等離子處理室內(nèi)一個(gè)半導(dǎo)體晶片上的一個(gè)第一層進(jìn)行平面化蝕刻和凹入蝕刻的方法，該方法包括把所述的半導(dǎo)體晶片放進(jìn)所述的等離子處理室內(nèi)，該晶片包括一個(gè)形成于其內(nèi)的溝槽；在所述半導(dǎo)體晶片的一個(gè)表面上和所述的溝槽內(nèi)沉積所述的第一層；在所述的等離子處理室內(nèi)進(jìn)行所述平面化蝕刻以大體上平面化所述的第一層，該平面化蝕刻是以一個(gè)第一離子密度水平進(jìn)行的；利用所述等離子處理室和所述凹入蝕刻在所述第一層上對(duì)所述溝槽內(nèi)的第一層進(jìn)行凹入蝕刻，該凹入蝕刻是以一個(gè)第二離子密度水平在所述等離子處理室內(nèi)進(jìn)行的，該第二離子密度水平高于所述第一離子密度水平。
13．根據(jù)權(quán)利要求1所述的方法，其中，所述第一層為一個(gè)多晶硅層。
14．根據(jù)權(quán)利要求2所述的方法，其中，所述溝槽為一個(gè)用于形成電容器的溝槽。
15．根據(jù)權(quán)利要求1所述的方法還包括調(diào)節(jié)所述等離子處理室的可變電場(chǎng)屏蔽以增加電場(chǎng)向所述等離子處理室的穿透水平，因而產(chǎn)生所述第二離子密度水平。
16．根據(jù)權(quán)利要求5所述的方法，其中，所述的等離子處理室代表一個(gè)感應(yīng)耦合等離子處理室。
17．根據(jù)權(quán)利要求1所述的方法，其中，所述的平面化蝕刻和凹入蝕刻利用CF4。
18．根據(jù)權(quán)利要求1所述的方法，還包括在所述等離子處理室內(nèi)移動(dòng)離子屏蔽以使所述晶片更多地暴露于等離子，因而使更多的離子在凹入蝕刻過程中到達(dá)所述晶片。
19．根據(jù)權(quán)利要求1所述的方法，還包括增加所述等離子處理室電場(chǎng)屏蔽的電壓以增加電場(chǎng)穿透所述等離子處理室的水平，從而產(chǎn)生第二離子密度水平。
20．一種用于改變RF基等離子處理系統(tǒng)內(nèi)所產(chǎn)生的離子量的裝置，所述RF基等離子處理系統(tǒng)包括一個(gè)室、一個(gè)布置在該室之外的線圈，當(dāng)該線圈通電時(shí)，與所述室之內(nèi)的等離子產(chǎn)生感應(yīng)耦合，該裝置包括一個(gè)布置在所述室和所述線圈之間的可變化的電場(chǎng)屏蔽，該可變電場(chǎng)屏蔽用來改變穿過所述室的電場(chǎng)量，從而改變?cè)谒鍪覂?nèi)產(chǎn)生的離子的量。
21．根據(jù)權(quán)利要求20所述的裝置，其中，所述的可變電場(chǎng)屏蔽為一個(gè)雙法拉弟屏蔽，該雙法拉弟屏蔽包括至少兩個(gè)套在一起的法拉弟屏蔽，至少有一個(gè)法拉弟屏蔽內(nèi)部具有一個(gè)孔闌。
全文摘要
一種用于對(duì)RF基等離子處理室內(nèi)的半導(dǎo)體晶片上的第一層進(jìn)行平面化蝕刻和凹入蝕刻的方法。該方法包括把半導(dǎo)體晶片放入等離子處理室;在半導(dǎo)體的表面和溝槽內(nèi)沉積第一層;在處理室內(nèi)進(jìn)行平面化蝕刻以平面化第一層,平面化蝕刻是以第一離子密度水平進(jìn)行的;用等離子處理室在第一層上對(duì)溝槽內(nèi)的第一層進(jìn)行凹入蝕刻。該凹入蝕刻是在處理室內(nèi)用第二離子密度水平進(jìn)行的,該第二離子密度水平高于所述第一離子密度水平。
文檔編號(hào)C23F4/00GK1213157SQ98120770
公開日1999年4月7日 申請(qǐng)日期1998年9月29日 優(yōu)先權(quán)日1997年9月30日
發(fā)明者尼爾馬爾·喬德哈里 申請(qǐng)人:西門子公司