本發(fā)明涉及碳化硅基板和碳化硅基板的制造方法。

背景技術(shù)：

由于碳化硅的介電強(qiáng)度高，因此碳化硅作為代替硅的新一代功率半導(dǎo)體裝置用材料而受到了關(guān)注。naokikaji及另外3人在日本應(yīng)用物理雜志(japanesejournalofappliedphysics)52，2013，070204(非專利文獻(xiàn)1)上的“具有改善的結(jié)終端擴(kuò)展結(jié)構(gòu)和較高的載流子壽命的超高電壓sicpin二極管(ultrahigh-voltagesicpindiodeswithanimprovedjunctionterminationextensionstructureandenhancedcarrierlifetime)”中公開了外延層厚度為186μm且擊穿電壓超過17kv的pin二極管。

現(xiàn)有技術(shù)文獻(xiàn)

非專利文獻(xiàn)

非專利文獻(xiàn)1：naokikaji及另外3人，“具有改善的結(jié)終端擴(kuò)展結(jié)構(gòu)和較高的載流子壽命的超高電壓sicpin二極管(ultrahigh-voltagesicpindiodeswithanimprovedjunctionterminationextensionstructureandenhancedcarrierlifetime)”，日本應(yīng)用物理雜志52，2013，070204

技術(shù)實(shí)現(xiàn)要素：

技術(shù)問題

然而，在碳化硅外延層于碳化硅單晶基板上的臺階流動生長期間，因?yàn)樘蓟鑶尉Щ宓闹芫壎瞬繘]有并且不能傳遞堆垛信息(積層情報)，所以堆垛層錯易于從周緣端部向基板的中央部延伸。因?yàn)槎讯鈱渝e造成器件失效，所以碳化硅外延層的已經(jīng)形成堆垛層錯的區(qū)域不能用于器件形成。碳化硅外延層的已經(jīng)形成堆垛層錯的區(qū)域的增加導(dǎo)致碳化硅外延層的能用于器件形成的區(qū)域(以下也稱為器件形成區(qū)域)減少。

本發(fā)明的一種實(shí)施方式的目的是提供能夠有效確保器件形成區(qū)域的碳化硅基板和碳化硅基板的制造方法。

技術(shù)方案

本發(fā)明的一種實(shí)施方式的碳化硅基板的制造方法包括以下步驟。準(zhǔn)備碳化硅單晶基板，所述碳化硅單晶基板具有相對于{0001}面有偏角的第一主面、和與所述第一主面連續(xù)地設(shè)置的第一周緣端部。在所述第一主面上形成碳化硅外延層。所述碳化硅外延層具有與所述第一主面接觸的第二主面、在所述第二主面相反側(cè)的第三主面、及與所述第二主面和所述第三主面各自連續(xù)地設(shè)置的第二周緣端部。除去包括所述第一周緣端部和所述第二周緣端部的周緣區(qū)域。所述碳化硅外延層在垂直于所述第三主面的方向上具有50μm以上的厚度。

本發(fā)明的一種實(shí)施方式的碳化硅基板包括碳化硅單晶基板和碳化硅外延層。碳化硅單晶基板具有第一主面。碳化硅外延層設(shè)置在第一主面上。碳化硅外延層具有與第一主面接觸的第二主面、在第二主面相反側(cè)的第三主面、及與第二主面和第三主面各自連續(xù)地設(shè)置的周緣端部。碳化硅外延層在垂直于第三主面的方向上具有50μm以上的厚度。在周緣端部與第三主面之間的邊界處沒有形成堆垛層錯。

發(fā)明的效果

根據(jù)本發(fā)明的一種實(shí)施方式，能夠提供能夠有效確保器件形成區(qū)域的碳化硅基板和碳化硅基板的制造方法。

附圖說明

圖1是顯示本發(fā)明的一種實(shí)施方式的碳化硅基板的構(gòu)造的示意剖視圖。

圖2是顯示本發(fā)明的一種實(shí)施方式的第一變體例的碳化硅基板的構(gòu)造的示意剖視圖。

圖3是顯示本發(fā)明的一種實(shí)施方式的第二變體例的碳化硅基板的構(gòu)造的示意剖視圖。

圖4是示意性顯示本發(fā)明的一種實(shí)施方式的碳化硅基板的制造方法的流程圖。

圖5是顯示本發(fā)明的一種實(shí)施方式的碳化硅基板的制造方法的第一步驟的示意俯視圖。

圖6是顯示本發(fā)明的一種實(shí)施方式的碳化硅基板的制造方法的第一步驟的示意剖視圖。

圖7是顯示本發(fā)明的一種實(shí)施方式的碳化硅基板的制造方法的第二步驟的示意俯視圖。

圖8是沿著圖7中的viii-viii線以箭頭方向取的示意剖視圖。

圖9是沿著圖7中的ix-ix線以箭頭方向取的示意剖視圖。

圖10是顯示本發(fā)明的一種實(shí)施方式的碳化硅基板的制造方法的第三步驟的示意俯視圖。

圖11是顯示本發(fā)明的一種實(shí)施方式的碳化硅基板的制造方法的第三步驟的示意剖視圖。

圖12是顯示堆垛層錯的寬度l與碳化硅外延層的厚度之間的關(guān)系的圖。

圖13是顯示本發(fā)明的一種實(shí)施方式的碳化硅基板的制造方法的第四步驟的示意剖視圖。

圖14是顯示本發(fā)明的一種實(shí)施方式的碳化硅基板的制造方法的第三步驟的變體例的示意剖視圖。

具體實(shí)施方式

[本發(fā)明的實(shí)施方式的說明]

首先，將列舉并說明本發(fā)明的實(shí)施方式。

(1)本發(fā)明的一種實(shí)施方式的碳化硅基板10的制造方法包括以下步驟。準(zhǔn)備碳化硅單晶基板11，所述碳化硅單晶基板11具有相對于{0001}面有偏角的第一主面11a、和與第一主面11a連續(xù)地設(shè)置的第一周緣端部11c2。在第一主面11a上形成碳化硅外延層12。碳化硅外延層12具有與第一主面11a接觸的第二主面12b、在第二主面12b相反側(cè)的第三主面12a2、及與第二主面12b和第三主面12a2各自連續(xù)地設(shè)置的第二周緣端部12c2。除去包括第一周緣端部11c2和第二周緣端部12c2的周緣區(qū)域c。碳化硅外延層12在垂直于第三主面12a2的方向上具有50μm以上的厚度。

根據(jù)上述(1)的碳化硅基板10的制造方法，能夠除去在形成碳化硅外延層12的步驟中在周緣區(qū)域c中形成的堆垛層錯。由此，能有效確保器件形成區(qū)域。根據(jù)上述(1)的碳化硅基板10的制造方法，碳化硅外延層12具有50μm以上的厚度。由此，在包含厚度為50μm以上的厚碳化硅外延層12的碳化硅基板10中能有效確保器件形成區(qū)域。

(2)在根據(jù)上述(1)的碳化硅基板10的制造方法中，在除去周緣區(qū)域c的步驟后，可以對第三主面12a2進(jìn)行化學(xué)機(jī)械拋光。在除去周緣區(qū)域c的步驟中，可能損傷碳化硅外延層12，由此造成在碳化硅外延層12的第三主面12a2上發(fā)生臺階聚并等而使第三主面12a2變粗糙。通過對第三主面12a2進(jìn)行化學(xué)機(jī)械拋光，能夠降低第三主面12a2的粗糙度。

(3)在根據(jù)上述(1)或(2)的碳化硅基板10的制造方法中，在準(zhǔn)備碳化硅單晶基板11的步驟中，可以考慮在平行于第一主面11a的方向上的周緣區(qū)域c的寬度而決定第一主面11a的最大直徑。由此，能使用最佳尺寸的碳化硅單晶基板11制造期望尺寸的碳化硅基板10。

(4)在根據(jù)上述(3)的碳化硅基板10的制造方法中，設(shè)第一主面11a的偏角為θ°并且碳化硅外延層12的厚度為tμm時，寬度w1可以為t/tan(θ)μm以上且(t/tan(θ))μm+10mm以下。通過基于第一主面11a的偏角和碳化硅外延層12的厚度計(jì)算堆垛層錯的寬度，能夠在使周緣區(qū)域c的除去量最小化的同時確保大的器件形成區(qū)域。

(5)在根據(jù)上述(1)至(4)中任一項(xiàng)的碳化硅基板10的制造方法中，在除去周緣區(qū)域c的步驟后，第三主面12a1的最大直徑為100mm以上。由此，能夠確保100mm以上的器件形成區(qū)域。

(6)在根據(jù)上述(1)至(5)中任一項(xiàng)的碳化硅基板10的制造方法中，碳化硅外延層12可以包含能夠提供p型和n型之一的雜質(zhì)。雜質(zhì)可以具有1×10¹³cm^-3以上且1×10¹⁶cm^-3以下的濃度。由此，能制造具有高擊穿電壓的碳化硅半導(dǎo)體裝置。

(7)在根據(jù)上述(1)至(6)中任一項(xiàng)的碳化硅基板10的制造方法中，在形成碳化硅外延層12的步驟中，可以在周緣區(qū)域c中形成堆垛層錯2。在除去周緣區(qū)域c的步驟中，可以將堆垛層錯2除去。由此，能確保器件形成區(qū)域。

(8)在根據(jù)上述(1)至(7)中任一項(xiàng)的碳化硅基板10的制造方法中，在形成碳化硅外延層12的步驟中，可以在周緣區(qū)域c中形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5。在除去周緣區(qū)域c的步驟中，可以將碳化硅晶體5除去。比中央?yún)^(qū)域的散熱性高的碳化硅外延層12的周緣區(qū)域c易于具有較低的溫度。因此，在周緣區(qū)域c中，易于形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5。具有不同多型的碳化硅晶體5可能造成粉粒的產(chǎn)生。通過除去具有不同多型的碳化硅晶體5能抑制粉粒的產(chǎn)生。

(9)本發(fā)明的一種實(shí)施方式的碳化硅基板10包括碳化硅單晶基板11和碳化硅外延層12。碳化硅單晶基板11具有第一主面11a。碳化硅外延層12設(shè)置在第一主面11a上。碳化硅外延層12具有與第一主面11a接觸的第二主面12b、在第二主面12b相反側(cè)的第三主面12a1、及與第二主面12b和第三主面12a1各自連續(xù)地設(shè)置的周緣端部12c1。碳化硅外延層12在垂直于第三主面12a1的方向上具有50μm以上的厚度t1。在周緣端部12c1與第三主面12a1之間的邊界12d1處沒有形成堆垛層錯。

根據(jù)上述(9)的碳化硅基板10，在周緣端部12c1與第三主面12a1之間的邊界12d1處沒有形成堆垛層錯。由此，能有效確保器件形成區(qū)域。根據(jù)上述(9)的碳化硅基板10，碳化硅外延層12具有50μm以上的厚度。由此，在包含厚度為50μm以上的厚碳化硅外延層12的碳化硅基板10中能有效確保器件形成區(qū)域。

(10)在根據(jù)上述(9)的碳化硅基板10中，在周緣端部12c1處沒有形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5。比中央?yún)^(qū)域的散熱性高的碳化硅外延層12的周緣區(qū)域c易于具有較低的溫度。因此，在周緣區(qū)域c中，易于形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5。具有不同多型的碳化硅晶體5可能造成粉粒的產(chǎn)生。根據(jù)實(shí)施方式的碳化硅基板10，在周緣端部12c1處沒有形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5，使得能抑制粉粒的產(chǎn)生。

(11)在根據(jù)上述(9)或(10)的碳化硅基板10中，在碳化硅外延層中存在的z1/2中心的密度可以為5×10¹¹cm^-3以下。由此，能提高載流子壽命。

(12)在根據(jù)上述(9)至(11)中任一項(xiàng)的碳化硅基板10中，載流子壽命可以為1微秒以上。由此，能提高載流子壽命。因此，當(dāng)使用這種碳化硅基板10制造雙極型半導(dǎo)體裝置時，能通過電導(dǎo)調(diào)制效應(yīng)降低導(dǎo)通電阻。

(13)在根據(jù)上述(9)至(12)中任一項(xiàng)的碳化硅基板10中，第三主面12a1可以具有10nm以下的均方根粗糙度。由此，當(dāng)制造mosfet或igbt時，柵氧化膜能夠具有較高的可靠性。

(14)在根據(jù)上述(9)至(13)中任一項(xiàng)的碳化硅基板10中，碳化硅外延層12可以包含能夠提供p型和n型之一的雜質(zhì)。雜質(zhì)可以具有1×10¹³cm^-3以上且1×10¹⁶cm^-3以下的濃度。由此，能制造具有高擊穿電壓的碳化硅半導(dǎo)體裝置。

(15)在根據(jù)上述(9)至(14)中任一項(xiàng)的碳化硅基板10中，在碳化硅外延層12中存在的基面位錯4的密度可以為10cm^-3以下。在使用這種碳化硅基板10制造的雙極型器件的使用期間，可能由于基面位錯4而出現(xiàn)堆垛層錯，造成正向電流特性的劣化。通過將在碳化硅外延層12中存在的基面位錯4的密度設(shè)定為10cm^-3以下，能抑制雙極型器件的正向電流特性的劣化。

[本發(fā)明的實(shí)施方式的詳情]

下面將基于附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。需要說明的是，以下附圖中相同或相應(yīng)的部分由同樣的參考符號標(biāo)明，并且不重復(fù)對其的說明。關(guān)于本說明書中的晶體學(xué)表示，個別取向由[]表示，集合取向由<>表示，個別平面由()表示，集合平面由{}表示。此外，負(fù)晶體學(xué)指數(shù)通常通過將“-”(棒)放在數(shù)字上方來表示，但在本說明書中通過將負(fù)號放在數(shù)字之前來表示。

首先，對實(shí)施方式的碳化硅基板10的構(gòu)造進(jìn)行說明。

如圖1所示，實(shí)施方式的碳化硅基板10主要具有碳化硅單晶基板11和碳化硅外延層12。碳化硅單晶基板11和碳化硅外延層12由例如具有4h的多型的六方晶系碳化硅制成。碳化硅單晶基板11具有第一主面11a、在第一主面11a相反側(cè)的第四主面11b、及與第一主面11a和第四主面11b各自連續(xù)地設(shè)置的周緣端部11c1。在第一主面11a上設(shè)置有碳化硅外延層12。碳化硅外延層12具有與第一主面11a接觸的第二主面12b、在第二主面12b相反側(cè)的第三主面12a1、及與第二主面12b和第三主面12a1各自連續(xù)地設(shè)置的周緣端部12c1。碳化硅外延層12的周緣端部12c1可以沿著碳化硅單晶基板11的周緣端部11c1設(shè)置。

碳化硅外延層12在垂直于第三主面12a1的方向上具有50μm以上的厚度t1。厚度t1優(yōu)選為100μm以上，更優(yōu)選為150μm以上，進(jìn)一步優(yōu)選為200μm以上，尤其優(yōu)選為300μm以上。第三主面12a1具有例如10nm以下的均方根粗糙度(rq(rms))，并優(yōu)選為5nm以下。第三主面12a1的均方根粗糙度例如能夠用afm(原子力顯微鏡)進(jìn)行測定。

在碳化硅外延層12中可以存在多個z1/2中心3。z1/2中心3是由碳空位造成的點(diǎn)缺陷。各個z1/2中心3具有-0.65ev的ec能級(導(dǎo)帶底能量(伝導(dǎo)帯の底のエネルギー))。在碳化硅外延層12中存在的z1/2中心3的密度例如為5×10¹¹cm^-3以下，優(yōu)選為2×10¹¹cm^-3以下。z1/2中心3的密度例如能夠用dlts(深能級瞬態(tài)譜)法進(jìn)行測定。需要說明的是，“z1/2中心3的密度為5×10¹¹cm^-3以下”是指z1/2中心3的密度的平均值為5×10¹¹cm^-3以下。例如，通過用dlts測定碳化硅外延層12中的十個任意區(qū)域、然后求出所述十個區(qū)域中的z1/2中心3的密度的平均值而計(jì)算z1/2中心3的密度。

在碳化硅外延層12中可以存在多個基面位錯4?；嫖诲e4是在{0001}面內(nèi)延伸的位錯。在碳化硅外延層12中存在的基面位錯4的密度可以為10cm^-3以下?；嫖诲e4的密度例如能夠用光致發(fā)光法進(jìn)行測定。碳化硅單晶基板11中可以包含基面位錯4?；嫖诲e4可以從碳化硅單晶基板11延伸至碳化硅外延層12。

碳化硅外延層12可以包含能夠提供p型和n型之一的雜質(zhì)。能夠提供p型的雜質(zhì)例如為鋁或硼。能夠提供n型的雜質(zhì)例如為氮或磷。該雜質(zhì)具有例如1×10¹³cm^-3以上且1×10¹⁶cm^-3以下的濃度。例如，為了實(shí)現(xiàn)具有6.5kv的擊穿電壓的功率半導(dǎo)體，碳化硅外延層12具有約50μm以上且約60μm以下的厚度，并包含濃度約5×10¹⁴cm^-3以上且約3×10¹⁵cm^-3以下的氮。例如，為了實(shí)現(xiàn)具有10kv的擊穿電壓的功率半導(dǎo)體，碳化硅外延層12具有約80μm以上且約120μm以下的厚度，并包含濃度約1×10¹⁴cm^-3以上且約1×10¹⁵cm^-3以下的氮。例如，為了實(shí)現(xiàn)具有30kv的擊穿電壓的功率半導(dǎo)體，碳化硅外延層12具有約300μm的厚度，并包含濃度約5×10¹³cm^-3以上且約5×10¹⁴cm^-3以下的氮。碳化硅外延層12可以包含濃度為5×10¹³cm^-3以上且1×10¹⁵cm^-3以下、或1×10¹⁴cm^-3以上且7×10¹⁴cm^-3以下的氮。

碳化硅單晶基板11可以包含能夠提供p型和n型之一的雜質(zhì)。優(yōu)選地，在碳化硅單晶基板11中包含的雜質(zhì)的濃度高于在碳化硅外延層12中包含的雜質(zhì)的濃度。碳化硅單晶基板11和碳化硅外延層12中包含的雜質(zhì)的類型和濃度例如能夠用sims(二次離子質(zhì)譜法)進(jìn)行測定。

載流子壽命優(yōu)選為1微秒以上，更優(yōu)選為1.5微秒以上。典型的載流子壽命例如為0.9微秒以下。例如，載流子壽命可以為25微秒以下。載流子壽命例如能夠用μ-pcd(微波光電導(dǎo)衰減)法進(jìn)行測定。根據(jù)μ-pcd法，通過向碳化硅外延層12施加脈沖光產(chǎn)生過剩載流子、并基于微波的反射率測量隨著過剩載流子的復(fù)合而降低的電導(dǎo)率，求出載流子壽命。

優(yōu)選地，在周緣端部12c1處沒有形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體。例如，在形成碳化硅單晶基板11和碳化硅外延層12的碳化硅具有4h的多型的情況下，在周緣端部12c1處沒有形成具有3c或6h的多型的碳化硅晶體。換而言之，形成碳化硅外延層12的周緣端部12c1的碳化硅的多型與形成第三主面12a1的碳化硅的多型相同。例如，在形成第三主面12a1的碳化硅具有4h的多型的情況下，形成周緣端部12c1的碳化硅也具有4h的多型。需要說明的是，多型的類型例如能夠用拉曼光譜法進(jìn)行鑒定。

如圖1所示，在碳化硅外延層12的周緣端部12c1與第三主面12a1之間的邊界12d1處沒有形成堆垛層錯。換而言之，在沿著垂直于第二主面12b的方向觀察碳化硅外延層12時看到的碳化硅外延層12的最表面的端部12d1處沒有形成堆垛層錯。例如用光致發(fā)光法能判定堆垛層錯是否形成。具體而言，通過將激發(fā)光的波長設(shè)定為313nm，并使用波長為390nm的帶通濾波器拍攝圖像，當(dāng)出現(xiàn)由于堆垛層錯引起的發(fā)光時判定已經(jīng)形成堆垛層錯，而當(dāng)沒有檢測到由于堆垛層錯引起的發(fā)光時判定沒有形成堆垛層錯。

如圖2和圖3所示，只要在周緣端部12c1與第三主面12a1之間的邊界12d1處不形成堆垛層錯2即可，而在碳化硅外延層12的內(nèi)部可以形成堆垛層錯2。如圖2所示，堆垛層錯2可以從周緣端部12c1延伸至第三主面12a1。換而言之，堆垛層錯2可以在周緣端部12c1和第三主面12a1均露出?？梢砸允沟枚讯鈱渝e2與邊界12d1隔開的方式在碳化硅外延層12的內(nèi)部形成堆垛層錯2。如圖3所示，堆垛層錯2可以從第二主面12b延伸至第三主面12a1。換而言之，堆垛層錯2可以在第二主面12b和第三主面12a1均露出。

接下來，對實(shí)施方式的碳化硅基板10的制造方法進(jìn)行說明。

首先，進(jìn)行準(zhǔn)備碳化硅單晶基板的步驟(s10：圖4)。例如，通過對碳化硅單晶錠進(jìn)行切割準(zhǔn)備碳化硅單晶基板11。碳化硅具有例如4h的多型。如圖5和圖6所示，碳化硅單晶基板11具有第一主面11a、與第一主面11a連續(xù)地設(shè)置的第一周緣端部11c2、和與第一周緣端部11c2連續(xù)地設(shè)置的第四主面11b。第四主面11b為在第一主面11a相反側(cè)的面。第一主面11a為相對于{0001}面以偏角偏離的面。偏角例如為1°以上且8°以下。偏離方向例如為<11-20>方向。

如圖5所示，在俯視圖中(在沿著垂直于第一主面11a的方向看到的視野中)第一主面11a大致為圓形。碳化硅單晶基板11可以設(shè)置有取向平面(オリエンテーションフラット)of。取向平面of沿著例如<11-20>方向延伸。碳化硅單晶基板11包含能夠提供n型的雜質(zhì)如氮。在碳化硅單晶基板11的內(nèi)部可以形成基面位錯4。以這種方式，準(zhǔn)備碳化硅單晶基板11，所述碳化硅單晶基板11具有相對于{0001}面有偏角的第一主面11a、與第一主面11a連續(xù)地設(shè)置的第一周緣端部11c2、和與第一周緣端部11c2連續(xù)地設(shè)置的第四主面11b(參見圖6)。

接下來，進(jìn)行形成碳化硅外延層的步驟(s20：圖4)。通過例如cvd(化學(xué)氣相沉積)法在碳化硅單晶基板11上外延生長碳化硅外延層12。對于外延生長，例如將硅烷(sih4)和丙烷(c3h8)用作原料氣體，將氫氣(h2)用作載氣。在外延生長期間碳化硅單晶基板11的溫度為約1400℃以上且約1700℃以下。以這種方式，在碳化硅單晶基板11的第一主面11a上形成碳化硅外延層12。碳化硅外延層12具有與碳化硅單晶基板11的第一主面11a接觸的第二主面12b、在第二主面12b相反側(cè)的第三主面12a2、及與第二主面12b和第三主面12a2各自連續(xù)地設(shè)置的第二周緣端部12c2(參見圖8和圖9)。

優(yōu)選地，碳化硅外延層包含能夠提供p型和n型之一的雜質(zhì)。該雜質(zhì)的濃度例如為1×10¹³cm^-3以上且1×10¹⁶cm^-3以下，優(yōu)選為5×10¹³cm^-3以上且1×10¹⁵cm^-3以下，進(jìn)一步優(yōu)選為1×10¹⁴cm^-3以上且7×10¹⁴cm^-3以下。碳化硅外延層12在垂直于第三主面12a的方向上具有50μm以上的厚度t1。厚度t1的下限可以為100μm、150μm、200μm或300μm。厚度t1的上限可以為500μm。通過將上限設(shè)定為500μm，能夠任意選擇取決于擊穿電壓的最終膜厚度。在碳化硅外延層12中可以存在多個z1/2中心3。在碳化硅外延層12中存在的z1/2中心3的密度例如為5×10¹¹cm^-3以下。

如圖7所示，在形成碳化硅外延層12的步驟中，在碳化硅外延層12的周緣區(qū)域中形成堆垛層錯2。堆垛層錯2在朝向偏離方向(圖7中箭頭的方向)的相反側(cè)的碳化硅外延層12的第二周緣端部12c2附近形成，而在朝向偏離方向的第二周緣端部12c2附近幾乎沒有形成堆垛層錯2。堆垛層錯2沿著偏離方向從朝向偏離方向的相反側(cè)的第二周緣端部12c2向碳化硅外延層12的中央延伸。在平行于第三主面12a2的方向上的各堆垛層錯2的寬度可以在朝向偏離方向的方向上減小。

如圖8所示，碳化硅外延層12接收從碳化硅單晶基板11的第一主面11a傳遞的堆垛信息，并發(fā)生碳化硅外延層12的臺階流動生長。形成第二周緣端部12c2的面為{0001}面。因?yàn)榈谝恢髅?1a的端部11d2沒有堆垛信息，所以堆垛層錯2易于以端部11d2作為起點(diǎn)在第二周緣端部12c2上形成。也就是說，堆垛層錯2易于在周緣區(qū)域中形成。堆垛層錯2以從碳化硅單晶基板11的第一主面11a的端部11d2向碳化硅外延層12的第二周緣端部12c2與第三主面12a2之間的邊界12d2延伸的方式形成。在圖8中，角度θ為與第一主面11a的偏角相同的角度。

如圖7所示，在形成碳化硅外延層12的步驟中，可以在周緣區(qū)域中形成具有與形成碳化硅外延層12的碳化硅的多型不同多型(不同類型的多型)的碳化硅晶體5。在形成碳化硅外延層12的碳化硅具有4h的多型的情況下，碳化硅晶體5具有例如3c或6h的多型。碳化硅單晶基板11的周緣區(qū)域易于具有低于碳化硅單晶基板11的其它部分的溫度的溫度，在碳化硅單晶基板11的周緣區(qū)域中易于形成具有不同類型的多型的碳化硅晶體5。與堆垛層錯2不同，在朝向偏離方向的第二周緣端部12c2附近也形成碳化硅晶體5。

如圖7和圖8所示，碳化硅晶體5各自例如為粒狀的塊。例如，在沿著第二周緣端部12c2延伸的面與沿著第三主面12a2延伸的面相交的位置附近形成碳化硅晶體5。碳化硅晶體5可以在與第二周緣端部12c2和第三主面12a2接觸的同時與第二主面12b隔開而形成。

接下來，進(jìn)行除去周緣區(qū)域的步驟(s30：圖4)。如圖10和圖11所示，除去包括第一周緣端部11c2和第二周緣端部12c2的周緣區(qū)域c。周緣區(qū)域c包括：包含第一周緣端部11c2的碳化硅單晶基板11的周緣區(qū)域、和包含第二周緣端部12c2的碳化硅外延層12的周緣區(qū)域。可以例如用線鋸、激光加工或拋光進(jìn)行周緣區(qū)域c的除去。優(yōu)選地，在除去周緣區(qū)域c的步驟中，將已在周緣區(qū)域c中形成的堆垛層錯2除去。優(yōu)選地，在除去周緣區(qū)域c的步驟中，將已在周緣區(qū)域c中形成的碳化硅晶體5除去。由于周緣區(qū)域c的除去，碳化硅基板的端部現(xiàn)在是端部12d3而不是端部11d2。可以以使得在除去周緣區(qū)域c的步驟之后碳化硅基板在俯視圖中大致為圓形的方式將碳化硅單晶基板11的整個周邊和碳化硅外延層12的整個周邊除去?？梢砸允沟锰蓟杌逶O(shè)置有取向平面of的方式將周緣區(qū)域c除去?？梢砸允沟锰蓟杌寰哂羞m合除去周緣區(qū)域c的步驟后的工序的形狀的方式將周緣區(qū)域c除去。除去周緣區(qū)域的步驟可能對碳化硅外延層12造成加工損傷，導(dǎo)致在碳化硅外延層12的第三主面12a2上形成臺階聚并。

接下來，對決定要除去的周緣區(qū)域c的寬度w的方法進(jìn)行說明。圖12顯示在平行于第一主面11a的方向上的堆垛層錯2的寬度l(參見圖11)與碳化硅外延層12的厚度之間的關(guān)系。在圖12中，菱形、正方形、三角形和圓形分別表示第一主面11a的偏角為1°、2°、4°和8°?；谔蓟柰庋訉?2的厚度和第一主面11a的偏角決定堆垛層錯2的寬度l。如圖12所示，堆垛層錯2的寬度l隨著碳化硅外延層12的厚度增加而增加。堆垛層錯2的寬度l隨著偏角減小而增加。第一主面11a的偏角例如為1°以上且8°以下。偏角越小，堆垛層錯的寬度l越大，因此采用本實(shí)施方式的制造方法越有利。另一方面，偏角越大，要除去的周緣區(qū)域c的寬度越小。換句話說，從確保大的器件形成區(qū)域的觀點(diǎn)考慮，偏角越大越好。

優(yōu)選地，在準(zhǔn)備碳化硅單晶基板的步驟中(s10：圖4)，考慮在平行于第一主面11a的方向上的周緣區(qū)域c的寬度而決定第一主面11a的最大直徑a2。具體而言，考慮碳化硅外延層12的厚度和第一主面11a的偏角計(jì)算堆垛層錯2的寬度l。然后，可以以使得第一主面11a的最大直徑a2比最終要求的碳化硅基板10的最大直徑a1大堆垛層錯2的寬度l的兩倍的方式?jīng)Q定第一主面11a的最大直徑a2。

設(shè)第一主面11a的偏角為θ°并且碳化硅外延層12的厚度為tμm時，要除去的周緣區(qū)域c的寬度w例如為t2/tan(θ)μm以上且(t/tan(θ))μm+10mm以下。優(yōu)選地，寬度w為t/tan(θ)μm以上且(t/tan(θ))μm+5mm以下。優(yōu)選地，在除去周緣區(qū)域c的步驟后，碳化硅外延層12的第三主面12a2的最大直徑a1為100mm以上。最大直徑a1可以為75mm以上、150mm以上、或200mm以上。在除去周緣區(qū)域c的步驟之前，碳化硅外延層12的第三主面12a2的最大直徑a2例如可以為120mm。在除去周緣區(qū)域c的步驟后，碳化硅外延層12的第三主面12a2的最大直徑a1例如可以為100mm。

接下來，可以進(jìn)行對第三主面進(jìn)行化學(xué)機(jī)械拋光的步驟(s40：圖4)。例如，對碳化硅外延層12的第三主面12a2進(jìn)行化學(xué)機(jī)械拋光(cmp)，以除去包含第三主面12a2的表面層12e。從而露出碳化硅外延層12的第三主面12a1。例如使用硅膠作為cmp的料漿。通過進(jìn)行cmp，可以除去已在第三主面12a2上形成的臺階聚并。通過進(jìn)行cmp，可以除去在碳化硅外延層12中包含的一部分z1/2中心3和一部分基面位錯4。可以考慮沿著垂直于第三主面12a2的方向的表面層12e的厚度t3而決定碳化硅外延層12的厚度t2。從而完成圖1中顯示的碳化硅基板10。

需要說明的是，雖然在上述實(shí)施方式中將n型作為第一導(dǎo)電型且將p型作為第二導(dǎo)電型進(jìn)行了說明，但是也可以將p型作為第一導(dǎo)電型且將n型作為第二導(dǎo)電型。

接下來，對除去周緣區(qū)域的步驟的變體例進(jìn)行說明。

如圖14所示，在形成碳化硅外延層的步驟后，可能在碳化硅外延層12的內(nèi)部形成堆垛層錯2。各堆垛層錯2可以從與碳化硅單晶基板11的端部11d2隔開的第一主面11a上的位置延伸。在除去周緣區(qū)域的步驟(s30：圖4)中，如果要除去的周緣區(qū)域c的寬度為寬度w2，則在除去周緣區(qū)域的步驟后，堆垛層錯2在碳化硅外延層12的周緣端部12c1和第三主面12a1均露出(參見圖2)。如果要除去的周緣區(qū)域c的寬度為寬度w3，則在除去周緣區(qū)域的步驟后，堆垛層錯2在碳化硅外延層12的第二主面12b和第三主面12a1均露出。圖2和圖3中顯示的碳化硅基板10可以通過如上所述除去周緣區(qū)域c來制造。

接下來，將對實(shí)施方式的碳化硅基板10及其制造方法的功能和效果進(jìn)行說明。

根據(jù)實(shí)施方式的碳化硅基板10的制造方法，能夠除去在形成碳化硅外延層12的步驟中在周緣區(qū)域c中形成的堆垛層錯。由此，能有效確保器件形成區(qū)域。根據(jù)實(shí)施方式的碳化硅基板10的制造方法，碳化硅外延層12具有50μm以上的厚度。由此，在包含厚度為50μm以上的厚碳化硅外延層12的碳化硅基板10中能有效確保器件形成區(qū)域。

根據(jù)實(shí)施方式的碳化硅基板10的制造方法，在除去周緣區(qū)域c的步驟后，可以對第三主面12a2進(jìn)行化學(xué)機(jī)械拋光。在除去周緣區(qū)域c的步驟中，可能損傷碳化硅外延層12，造成在碳化硅外延層12的第三主面12a2上發(fā)生臺階聚并等而使第三主面12a2變粗糙。通過對第三主面12a2進(jìn)行化學(xué)機(jī)械拋光，能夠降低第三主面12a2的粗糙度。

此外，根據(jù)實(shí)施方式的碳化硅基板10的制造方法，在準(zhǔn)備碳化硅單晶基板11的步驟中，可以考慮在平行于第一主面11a的方向上的周緣區(qū)域c的寬度而決定第一主面11a的最大直徑。由此，能使用最佳尺寸的碳化硅單晶基板11制造期望尺寸的碳化硅基板10。

此外，根據(jù)實(shí)施方式的碳化硅基板10的制造方法，設(shè)第一主面11a的偏角為θ°并且碳化硅外延層12的厚度為tμm時，寬度w1可以為t/tan(θ)μm以上且(t/tan(θ))μm+10mm以下。通過基于第一主面11a的偏角和碳化硅外延層12的厚度計(jì)算堆垛層錯的寬度，能夠在使周緣區(qū)域c的除去量最小化的同時確保大的器件形成區(qū)域。

此外，根據(jù)實(shí)施方式的碳化硅基板10的制造方法，在除去周緣區(qū)域c的步驟后，第三主面12a1的最大直徑為100mm以上。由此，能夠確保100mm以上的器件形成區(qū)域。

此外，根據(jù)實(shí)施方式的碳化硅基板10的制造方法，碳化硅外延層12可以包含能夠提供p型和n型之一的雜質(zhì)。雜質(zhì)可以具有1×10¹³cm^-3以上且1×10¹⁶cm^-3以下的濃度。由此，能制造具有高擊穿電壓的碳化硅半導(dǎo)體裝置。

此外，根據(jù)實(shí)施方式的碳化硅基板10的制造方法，在形成碳化硅外延層12的步驟中，可以在周緣區(qū)域c中形成堆垛層錯2。在除去周緣區(qū)域c的步驟中，可以將堆垛層錯2除去。由此，能確保器件形成區(qū)域。

此外，根據(jù)實(shí)施方式的碳化硅基板10的制造方法，在形成碳化硅外延層12的步驟中，可以在周緣區(qū)域c中形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5。在除去周緣區(qū)域c的步驟中，可以將碳化硅晶體5除去。比中央?yún)^(qū)域的散熱性高的碳化硅外延層12的周緣區(qū)域c易于具有較低的溫度。因此，在周緣區(qū)域c中，易于形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5。具有不同多型的碳化硅晶體5可能造成粉粒的產(chǎn)生。通過除去具有不同多型的碳化硅晶體5能抑制粉粒的產(chǎn)生。

根據(jù)實(shí)施方式的碳化硅基板10，在周緣端部12c1與第三主面12a1之間的邊界12d1處沒有形成堆垛層錯。由此，能有效確保器件形成區(qū)域。根據(jù)實(shí)施方式的碳化硅基板10，碳化硅外延層12具有50μm以上的厚度。由此，在包含厚度為50μm以上的厚碳化硅外延層12的碳化硅基板10中能有效確保器件形成區(qū)域。

根據(jù)實(shí)施方式的碳化硅基板10，在周緣端部12c1處沒有形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5。比中央?yún)^(qū)域的散熱性高的碳化硅外延層12的周緣區(qū)域c易于具有較低的溫度。因此，在周緣區(qū)域c中，易于形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5。具有不同多型的碳化硅晶體5可能造成粉粒的產(chǎn)生。根據(jù)實(shí)施方式的碳化硅基板10，在周緣端部12c1處沒有形成具有與形成碳化硅外延層12的碳化硅的多型不同多型的碳化硅晶體5，使得能抑制粉粒的產(chǎn)生。

此外，根據(jù)實(shí)施方式的碳化硅基板10，在碳化硅外延層12中存在的z1/2中心的密度可以為5×10¹¹cm^-3以下。由此，能提高載流子壽命。

此外，根據(jù)實(shí)施方式的碳化硅基板10，載流子壽命可以為1微秒以上。由此，能提高載流子壽命。因此，當(dāng)使用這種碳化硅基板10制造雙極型半導(dǎo)體裝置時，能通過電導(dǎo)調(diào)制效應(yīng)降低導(dǎo)通電阻。

此外，根據(jù)實(shí)施方式的碳化硅基板10，第三主面12a1可以具有10nm以下的均方根粗糙度。由此，當(dāng)制造mosfet或igbt時，柵氧化膜能夠具有較高的可靠性。

此外，根據(jù)實(shí)施方式的碳化硅基板10，碳化硅外延層12可以包含能夠提供p型和n型之一的雜質(zhì)。雜質(zhì)可以具有1×10¹³cm^-3以上且1×10¹⁶cm^-3以下的濃度。由此，能制造具有高擊穿電壓的碳化硅半導(dǎo)體裝置。

此外，根據(jù)實(shí)施方式的碳化硅基板10，在碳化硅外延層12中存在的基面位錯4的密度可以為10cm^-3以下。在使用這種碳化硅基板10制造的雙極型器件的使用期間，可能由于基面位錯4而出現(xiàn)堆垛層錯，造成正向電流特性的劣化。通過將在碳化硅外延層12中存在的基面位錯4的密度設(shè)定為10cm^-3以下，能抑制雙極型器件的正向電流特性的劣化。

應(yīng)該理解，在本文中公開的實(shí)施方式在各方面都是例示性的而非限制性的。本發(fā)明的范圍由權(quán)利要求項(xiàng)而不是上述說明限定，并意圖包括在所述權(quán)利要求項(xiàng)的等同范圍和含義內(nèi)的任何變更。

標(biāo)號說明

2堆垛層錯；3z1/2中心；4基面位錯；5碳化硅晶體；10碳化硅基板；11碳化硅單晶基板；11a第一主面；11b第四主面；11c1周緣端部；11c2第一周緣端部；11d2端部；12碳化硅外延層；12a1，12a2第三主面；12b第二主面；12c1周緣端部；12c2第二周緣端部；12d1邊界，端部；12d2邊界；12e表面層；a1，a2最大直徑；c周緣區(qū)域；l，w，w1，w2，w3寬度；of取向平面；t1，t2，t3厚度。