專(zhuān)利名稱(chēng)：一種列控中心通信接口設(shè)備的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及控制系統(tǒng)技術(shù)領(lǐng)域，特別是涉及一種列控中心通信接口設(shè)備。
背景技術(shù)：
在鐵路系統(tǒng)中，列控中心是CTCS (China Train Control System，中國(guó)列車(chē)控制系 統(tǒng))的核心安全設(shè)備，用于根據(jù)調(diào)度命令、進(jìn)路狀態(tài)、線(xiàn)路參數(shù)等產(chǎn)生進(jìn)路及臨時(shí)限速等相 關(guān)控車(chē)信息，通過(guò)有源應(yīng)答器及軌道電路傳送給列車(chē)。其中，列控中心系統(tǒng)平臺(tái)包括A系統(tǒng) 和B系統(tǒng)兩套子系統(tǒng)，構(gòu)成雙機(jī)熱備系統(tǒng)。其中，主處理設(shè)備(Main Processing Unit, MPU)是列控中心的核心設(shè)備，現(xiàn)有技 術(shù)中，主處理設(shè)備為串行總線(xiàn)結(jié)構(gòu)，且為集中控制板，外部接口板都為非智能控制板。所有 的邏輯運(yùn)算、時(shí)序控制等處理都由主處理設(shè)備來(lái)完成。例如，主處理設(shè)備在從外部接口板接 收到數(shù)據(jù)時(shí)，首先都需要進(jìn)行協(xié)議轉(zhuǎn)換等處理，然后再進(jìn)行數(shù)據(jù)的邏輯運(yùn)算，因此，主處理 設(shè)備的性能相對(duì)較低，處理能力富余量少。
實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型的目的在于提供一種列控中心通信接口設(shè)備，能夠完成MPU 板對(duì)外通信的協(xié)議轉(zhuǎn)換，增加了 MPU處理能力的富余量。為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了如下方案一種列控中心通信接口設(shè)備，包括至少兩個(gè)中心處理器CPU子系統(tǒng)及一個(gè)外部同 步時(shí)鐘，各CPU子系統(tǒng)具有各自的CPU、工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)ISA總線(xiàn)及CAN總線(xiàn)，各CPU之間 具有雙口隨機(jī)存取存儲(chǔ)器RAM ；其中，所述中心處理器CPU，用于對(duì)從CAN總線(xiàn)或ISA總線(xiàn)上接收到的數(shù)據(jù)進(jìn)行協(xié)議轉(zhuǎn) 換，所述雙口 RAM，用于對(duì)各CPU的協(xié)議轉(zhuǎn)換結(jié)果進(jìn)行交叉比較；所述ISA總線(xiàn)及CAN總線(xiàn)，用于當(dāng)所述比較結(jié)果一致時(shí)，將各自的協(xié)議轉(zhuǎn)換結(jié)果輸 出，并輸出生命信號(hào)；所述外部同步時(shí)鐘，用于推動(dòng)輸入輸出各CPU的數(shù)據(jù)保持同步。優(yōu)選的，所述CPU的每一路CAN通過(guò)高速光耦隔離后通過(guò)驅(qū)動(dòng)芯片連接到總線(xiàn)上， 每一路CAN單獨(dú)采用隔離電源供電。優(yōu)選的，還包括總線(xiàn)切換電路，用于接收到通道切換信號(hào)時(shí)，進(jìn)行總線(xiàn)的切換。優(yōu)選的，每個(gè)CPU都集成有兩路異步串口 UART，其中一路異步串口 UART1作為調(diào)試 接口引出到面板上；另一路異步串口 UART2作為備用通道連接到后母板上。優(yōu)選的，各CPU之間還包括同步串行接口及輸入/輸出信號(hào)接口，其中，所述同步串行接口采用雙工通信模式，用于傳輸同步握手信號(hào)及控制信號(hào)；所述輸入/輸出信號(hào)接口用于各CPU交換工作狀態(tài)。優(yōu)選的，各CPU還集成有另一同步串行接口，與對(duì)應(yīng)系通信接口設(shè)備中CPU的同步 串行接口總線(xiàn)相連，用于交換雙機(jī)的握手信號(hào)和同步數(shù)據(jù)。[0021]優(yōu)選的，還包括通用輸入/輸出GPI0信號(hào)接口，用于與主處理設(shè)備上對(duì)應(yīng)的CPU交換握手信號(hào)。優(yōu)選的，還包括電源轉(zhuǎn)換模塊，用于母板輸入的電源轉(zhuǎn)化為所述列控中心通信接口設(shè)備所需的電源。根據(jù)本實(shí)用新型提供的具體實(shí)施例，本實(shí)用新型公開(kāi)了以下技術(shù)效果本實(shí)用新型提供了一種獨(dú)立的通信接口設(shè)備，能夠進(jìn)行對(duì)MPU或其他外部接口板 的數(shù)據(jù)進(jìn)行協(xié)議轉(zhuǎn)換，同時(shí)具有至少兩套CPU子系統(tǒng)，能夠?qū)崿F(xiàn)二取二功能，保證數(shù)據(jù)的可 靠性。因此，能夠使原來(lái)集成在MPU板上的協(xié)議轉(zhuǎn)換功能獨(dú)立出來(lái)，這樣，MPU板就可以在 接收到數(shù)據(jù)后直接進(jìn)行邏輯運(yùn)算處理，而不用再進(jìn)行協(xié)議轉(zhuǎn)換等處理，因此，可以從整體上 提高系統(tǒng)的性能，增加MPU處理能力的富余量。

為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例 中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的 一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù) 這些附圖獲得其他的附圖。圖1是本實(shí)用新型提供的列控中心通信接口設(shè)備示意圖；圖2是本實(shí)用新型提供的處理器間通信示意圖；圖3是本實(shí)用新型提供的雙機(jī)數(shù)據(jù)交換通道示意圖；圖4是本實(shí)用新型提供的異步串口接口示意圖；圖5是本實(shí)用新型提供的GPI0連接示意圖；圖6是本實(shí)用新型提供的電源模塊原理示意圖。
具體實(shí)施方式
下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行 清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的 實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下 所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。首先需要說(shuō)明的是，為了保證系統(tǒng)的安全性和穩(wěn)定性，鐵路系統(tǒng)中通常采用取二 的安全冗余結(jié)構(gòu)。其中，可以是二取二的安全冗余結(jié)構(gòu)，也可以是三取二的冗余結(jié)構(gòu)，甚至 是更高層次的冗余結(jié)構(gòu)，具體可以由列控中心系統(tǒng)平臺(tái)的安全級(jí)別和可靠級(jí)別決定。例如， 目前比較廣泛應(yīng)用的二乘二取二技術(shù)，其中二乘二側(cè)重于系統(tǒng)的可用性和可靠性，二取二 側(cè)重于系統(tǒng)的安全性和穩(wěn)定性。本實(shí)用新型實(shí)施例就是在此基礎(chǔ)上對(duì)列控中心系統(tǒng)進(jìn)行的 改進(jìn)，其中，對(duì)所采用的冗余結(jié)構(gòu)的層次并不限定，可以根據(jù)具體的安全性和可靠性需求或 者結(jié)合對(duì)設(shè)備的成本和尺寸要求而采用適合層次的冗余結(jié)構(gòu)?，F(xiàn)有技術(shù)中，列控中心的主處理設(shè)備(Main Processing Unit,MPU)是一種集中控 制板，在MPU上需要完成數(shù)據(jù)協(xié)議的轉(zhuǎn)換、數(shù)據(jù)的邏輯運(yùn)算、系統(tǒng)的安全監(jiān)視、時(shí)序控制等 功能，因此使得MPU的性能相對(duì)較低，而且處理能力富余量較少，當(dāng)發(fā)生應(yīng)急事物時(shí)，可能會(huì)造成處理速度慢等問(wèn)題，影響系統(tǒng)的性能。因此，在本實(shí)用新型實(shí)施例中，提供了這樣一種列控中心通信接口設(shè)備 (Communication Interface Unit, CIU)至少兩個(gè) CPU (Central ProcessingUnit,中心處 理器)子系統(tǒng)及一個(gè)外部同步時(shí)鐘，各CPU子系統(tǒng)具有各自的CPU、ISA(InduStry Standard Architecture,工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu))總線(xiàn)及CAN總線(xiàn)，各CPU之間具有雙口 RAM (Random Access Memory,隨機(jī)存取存儲(chǔ)器)。其中，所述CIU可以通過(guò)ISA總線(xiàn)與列控中心主處理設(shè)備MPU進(jìn)行數(shù)據(jù)交互，還可 以通過(guò)CAN總線(xiàn)與其他外部接口板進(jìn)行數(shù)據(jù)交互。所述中心處理器CPU，用于通過(guò)ISA總線(xiàn) 從MPU接收數(shù)據(jù)，各CPU分別對(duì)接收到的數(shù)據(jù)進(jìn)行鏈路層協(xié)議到物理層協(xié)議的轉(zhuǎn)換，然后通 過(guò)雙口 RAM對(duì)協(xié)議轉(zhuǎn)換結(jié)果進(jìn)行交叉比較，如果一致，將各自的協(xié)議轉(zhuǎn)換結(jié)果分別送到相 應(yīng)的CAN總線(xiàn)上輸出，并輸出生命信號(hào)。所述ISA總線(xiàn)為16位體系結(jié)構(gòu)，支持16位的1/0設(shè)備，數(shù)據(jù)傳輸率大約是8MB/S。 所述生命信號(hào)用于表示CIU的安全狀態(tài)。當(dāng)有生命信號(hào)輸出時(shí)，則表明CIU輸出的數(shù)據(jù)是 可靠的。此外，所述中心處理器CPU，還用于通過(guò)CAN總線(xiàn)從其他外部接口板接收數(shù)據(jù)，然 后，各CPU分別對(duì)接收到的數(shù)據(jù)進(jìn)行物理層協(xié)議到鏈路層協(xié)議的轉(zhuǎn)換，再通過(guò)雙口 RAM對(duì)協(xié) 議轉(zhuǎn)換結(jié)果進(jìn)行交叉比較，如果交叉比較一致，則將各自的協(xié)議轉(zhuǎn)換結(jié)果分別送到相應(yīng)的 ISA總線(xiàn)上輸出，并輸出生命信號(hào)。所述CAN總線(xiàn)可以為多路；所述外部同步時(shí)鐘，用于推 動(dòng)輸入輸出各CPU的數(shù)據(jù)保持同步。任何一個(gè)CPU在檢測(cè)到危及系統(tǒng)安全的錯(cuò)誤和故障時(shí)(如交叉比較結(jié)果不一致 時(shí))，都將停止本CPU對(duì)外的數(shù)據(jù)輸出和生命信號(hào)的輸出，同時(shí)由VSU(Vital Supervision Unit，安全監(jiān)視單元)板檢測(cè)到后關(guān)閉本系的所有輸出，以保證數(shù)據(jù)的可靠性。由于通信接口設(shè)備與MPU獨(dú)立，能夠進(jìn)行對(duì)MPU或其他外部接口板的數(shù)據(jù)進(jìn)行協(xié) 議轉(zhuǎn)換，同時(shí)具有至少兩套CPU子系統(tǒng)，能夠?qū)崿F(xiàn)二取二功能，保證數(shù)據(jù)的可靠性。因此， 能夠使原來(lái)集成在MPU板上的協(xié)議轉(zhuǎn)換功能獨(dú)立出來(lái)，這樣，MPU板就可以在接收到數(shù)據(jù)后 直接進(jìn)行邏輯運(yùn)算處理，而不用再進(jìn)行協(xié)議轉(zhuǎn)換等處理，因此，可以從整體上提高系統(tǒng)的性 能，增加MPU處理能力的富余量。為了更好地理解本實(shí)用新型提供的技術(shù)方案，
以下結(jié)合附圖對(duì)本實(shí)用新型進(jìn)行詳 細(xì)地介紹。參見(jiàn)圖1，其為本實(shí)用新型提供的一種列控中心通信接口設(shè)備的結(jié)構(gòu)示意圖，在該 通信接口設(shè)備中，采用了二取二的冗余結(jié)構(gòu)，因此，具有兩個(gè)CPU子系統(tǒng)，其中包括兩個(gè)CPU子系統(tǒng)及一個(gè)外部同步時(shí)鐘，各CPU子系統(tǒng)具有各自的CPU、一條ISA總 線(xiàn)及四條CAN總線(xiàn)，兩個(gè)CPU之間具有雙口 RAM。S卩，該CIU板為雙CPU結(jié)構(gòu)，從ISA1/2總 線(xiàn)上輸入的數(shù)據(jù)經(jīng)過(guò)CPU1/2進(jìn)行協(xié)議轉(zhuǎn)換打包后，通過(guò)CPU之間的雙口 RAM交叉比較打包 數(shù)據(jù)是否一致。比較一致后在同步時(shí)鐘(SYN_CLKl/2)的推動(dòng)下，由CPU1和CPU2發(fā)送到到 相應(yīng)的CAN總線(xiàn)，對(duì)數(shù)據(jù)接收端來(lái)說(shuō)可以實(shí)現(xiàn)2取2功能。如果數(shù)據(jù)交叉比較不一致，則 CPU停止相應(yīng)的數(shù)據(jù)和生命信號(hào)(LIFE_CLKl/2)的輸出。同時(shí)，還可以將從CAN總線(xiàn)上接收到的數(shù)據(jù)經(jīng)過(guò)相應(yīng)的CPU進(jìn)行解包后，通過(guò)雙 CPU間的雙口 RAM進(jìn)行交叉比較，比較一致后由2個(gè)CPU分別傳送到ISA總線(xiàn)上，數(shù)據(jù)的傳送同樣在同步時(shí)鐘的推動(dòng)下完成。此外，在圖1所示的CIU結(jié)構(gòu)示意圖中，還包括總線(xiàn)切換電路，每個(gè)CPU都集成有 兩個(gè)異步串口 UART，各CPU之間還包括同步串行接口及輸入/輸出信號(hào)接口等，下面分別進(jìn) 行詳細(xì)地介紹。雙CPU可以采用PHILIPS的基于A(yíng)RM7TDMI-S內(nèi)核的32位微控制器內(nèi)部集成16KB 片內(nèi)SRAM和256KB片內(nèi)Flash程序存儲(chǔ)器；128位寬度接口 /加速器可實(shí)現(xiàn)高達(dá)60MHz工 作頻率；4路互連的CAN接口，帶有先進(jìn)的驗(yàn)收濾波器，另有2路異步串口 UART (Universal Asynchronous Receiver/Transmitter，通用異步接收 / 發(fā)送裝置)，高速 IIC (400Kbit/s) 及2路SPI(SerialPeripheral Interface，串行外圍設(shè)備接口)總線(xiàn)；2個(gè)32位定時(shí)器(帶 4路捕獲和4路比較通道)、PWM單元(6路輸出)、實(shí)時(shí)時(shí)鐘和看門(mén)狗；向量中斷控制器；可 配置優(yōu)先級(jí)和向量地址；112個(gè)通用輸入/輸出接口 GPI0(可承受5V電壓)，9個(gè)邊沿或電 平觸發(fā)的外部中斷引腳。這些特性適合用于實(shí)現(xiàn)CIU板的功能。CPU處理器主要完成ISA總線(xiàn)上的數(shù)據(jù)到CAN總線(xiàn)上的數(shù)據(jù)的物理協(xié)議和鏈路層 協(xié)議的轉(zhuǎn)換，因此，CIU中的CPU并不參與數(shù)據(jù)的邏輯運(yùn)算(由MPU完成)，保證數(shù)據(jù)通信的 安全性。由于CIU板為雙CPU結(jié)構(gòu)，所有經(jīng)過(guò)CIU板發(fā)送的數(shù)據(jù)都要經(jīng)過(guò)雙CPU間進(jìn)行交 叉比較一致后才能輸出，而且發(fā)送到CAN總線(xiàn)上的每個(gè)數(shù)據(jù)包都由CPU1發(fā)送一半，由CPU2 發(fā)送另一半，可以實(shí)現(xiàn)2取2功能。其中，CPU的每一路CAN通過(guò)高速光耦隔離后通過(guò)驅(qū)動(dòng)芯片連接到總線(xiàn)上，光耦的 隔離電壓大于2000V，每一路CAN單獨(dú)采用DC/DC隔離電源供電，即CAN1、2、3、4分別采用4 路單獨(dú)的電源供電，實(shí)現(xiàn)更好的電磁兼容性能。兩個(gè)CPU的4路CAN總線(xiàn)分別在CIU板上 對(duì)應(yīng)相連，并分別設(shè)有終端電阻的配置端子。需要說(shuō)明的是，圖1所示的CIU板僅是一系中的通信接口設(shè)備，由于列控中心系統(tǒng) 平臺(tái)通常包括A系統(tǒng)和B系統(tǒng)兩套子系統(tǒng)，構(gòu)成雙機(jī)熱備系統(tǒng)(二乘二結(jié)構(gòu))，因此，為了防 止在一系中的MPU板或者CIU板的故障而長(zhǎng)期占用CAN總線(xiàn)，進(jìn)而干擾總線(xiàn)，可以采用總線(xiàn) 切換電路來(lái)控制CAN總線(xiàn)的導(dǎo)通和關(guān)閉，總線(xiàn)切換電路由VSU板來(lái)控制。即，如果從VSU板 接收到通道切換信號(hào)(CHANNEL_SEL From VSU)，則進(jìn)行總線(xiàn)的切換，切斷本系的所有輸出， 轉(zhuǎn)換為備機(jī)。由于CIU在將數(shù)據(jù)進(jìn)行協(xié)議轉(zhuǎn)換后，需要傳送給MPU進(jìn)行邏輯運(yùn)算，因此，CIU板 擴(kuò)展出兩套獨(dú)立的ISA總線(xiàn)，用于CIU板和MPU板交換數(shù)據(jù)，ISA總線(xiàn)通過(guò)母板總線(xiàn)連接。由于CIU板也需要向VSU板報(bào)告安全狀態(tài)，因此，CIU板的每個(gè)CPU對(duì)VSU板提供 一路動(dòng)態(tài)生命信號(hào)(LIFE_CLKl/2)，用于報(bào)告CIU板的工作狀態(tài)，生命信號(hào)由CPU的10引 腳驅(qū)動(dòng)，并按規(guī)定時(shí)間由軟件翻轉(zhuǎn)電平，當(dāng)CIU的CPU監(jiān)測(cè)到錯(cuò)誤(如交叉比較結(jié)果不一致 等)或者死機(jī)時(shí)，則停止向VSU輸出生命信號(hào)，VSU板監(jiān)測(cè)到故障后將發(fā)出通道切換信號(hào)， 切斷本系的所有輸出，轉(zhuǎn)換為備機(jī)。由于兩個(gè)處理器CPU在處理數(shù)據(jù)時(shí)需要保持時(shí)間上的同步，因此，外部VSU板還需 要為CIU板上的兩個(gè)處理器CPU提供兩路同步時(shí)鐘信號(hào)(SYN_CLK1、SYN_CLK2)，雙CPU同 時(shí)接收這兩路同步時(shí)鐘信號(hào)，使雙CPU保持在任務(wù)級(jí)同步，兩路同步時(shí)鐘為相同頻率的時(shí) 鐘脈沖，只是在相位上有差異。同步時(shí)鐘信號(hào)接到處理器的外部中斷輸入引腳上，它上升沿 或者下降沿的到來(lái)將引發(fā)處理器的硬件中斷。同步時(shí)鐘的周期和相位差都是由硬件可調(diào)。[0055]參見(jiàn)圖2，其為處理器間通信示意圖，CIU板的雙CPU間有3種交換數(shù)據(jù)的通道，以 實(shí)現(xiàn)兩個(gè)CPU之間數(shù)據(jù)的交叉比較。其一為同步串行接口 SPI，用于傳輸少量的同步握手信 號(hào)和控制信號(hào)，該接口采用雙工通信模式；其二為PI0信號(hào)，用于雙CPU交換工作狀態(tài)，每個(gè) CPU各使用4路PI0輸出狀態(tài)，同時(shí)使用4路PI0讀入狀態(tài)，PI0信號(hào)采用交叉連接方式，以 保證雙CPU軟件的一致性；其三為雙口 RAM(DPRAM)通道，用于雙處理器交換大容量的數(shù)據(jù)。此外，每個(gè)CPU還集成有另外一路SPI串行總線(xiàn)，分別與對(duì)應(yīng)系CIU板相應(yīng)處理器 的SPI總線(xiàn)相連，用于交換雙機(jī)的握手信號(hào)和同步數(shù)據(jù)，通信方式為全雙工方式，并帶有光 耦隔離，參見(jiàn)如圖3所示，其為雙機(jī)數(shù)據(jù)交換通道示意圖。由于CIU板需要插在母板上，因此每個(gè)CPU還集成有兩路UART串口，每個(gè)CPU的 UART1都經(jīng)過(guò)隔離驅(qū)動(dòng)為RS232電平后，連接到面板的測(cè)試接口上，用于軟件調(diào)試時(shí)測(cè)試 用，由電源模塊單獨(dú)提供5V隔離電源，另一路UART2串口通過(guò)母板插座連接到母板上備用， 連接原理如圖4所示，其中，MPU板、CIU板等都需要插在所述母板上。由于CIU板需要與MPU板進(jìn)行數(shù)據(jù)交互，因此，CIU板上每個(gè)CPU還設(shè)置有 GPIO (General Purpose Input Output，通用輸入/輸出)信號(hào)引腳，用于和MPU板上對(duì)應(yīng) 的CPU交換握手信號(hào)，GPI0信號(hào)線(xiàn)分為兩條輸入信號(hào)和兩條輸出信號(hào)，連接示意圖如圖5所 示，GPI0信號(hào)通過(guò)母板連接。此外，還包括電源模塊，電源模塊利用母板輸入的5V電源，為CIU板提供穩(wěn)定的 1. 8V、3. 3V、5V和5路隔離的5V電源，電源模塊原理示意圖如圖6所示。其中5V1、5V2、5V 3、5V4、5V5電源的電流需求為100mA, 3. 3V和1. 8V電源的電流需求都為1A。以上對(duì)本實(shí)用新型所提供的一種列控中心通信接口設(shè)備，進(jìn)行了詳細(xì)介紹，本文 中應(yīng)用了具體個(gè)例對(duì)本實(shí)用新型的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用 于幫助理解本實(shí)用新型的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本實(shí) 用新型的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處。綜上所述，本說(shuō)明書(shū)內(nèi)容不 應(yīng)理解為對(duì)本實(shí)用新型的限制。
權(quán)利要求一種列控中心通信接口設(shè)備，其特征在于，包括至少兩個(gè)中心處理器CPU子系統(tǒng)及一個(gè)外部同步時(shí)鐘，各CPU子系統(tǒng)具有各自的CPU、工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)ISA總線(xiàn)及CAN總線(xiàn)，各CPU之間具有雙口隨機(jī)存取存儲(chǔ)器RAM；其中，所述中心處理器CPU，用于對(duì)從CAN總線(xiàn)或ISA總線(xiàn)上接收到的數(shù)據(jù)進(jìn)行協(xié)議轉(zhuǎn)換，所述雙口RAM，用于對(duì)各CPU的協(xié)議轉(zhuǎn)換結(jié)果進(jìn)行交叉比較；所述ISA總線(xiàn)及CAN總線(xiàn)，用于當(dāng)所述比較結(jié)果一致時(shí)，將各自的協(xié)議轉(zhuǎn)換結(jié)果輸出，并輸出生命信號(hào)；所述外部同步時(shí)鐘，用于推動(dòng)輸入輸出各CPU的數(shù)據(jù)保持同步。
2.根據(jù)權(quán)利要求1所述的列控中心通信接口設(shè)備，其特征在于，所述CPU的每一路CAN 通過(guò)高速光耦隔離后通過(guò)驅(qū)動(dòng)芯片連接到總線(xiàn)上，每一路CAN單獨(dú)采用隔離電源供電。
3.根據(jù)權(quán)利要求1所述的列控中心通信接口設(shè)備，其特征在于，還包括總線(xiàn)切換電路，用于接收到通道切換信號(hào)時(shí)，進(jìn)行總線(xiàn)的切換。
4.根據(jù)權(quán)利要求1所述的列控中心通信接口設(shè)備，其特征在于，每個(gè)CPU都集成有兩 路異步串口 UART，其中一路異步串口 UART1作為調(diào)試接口引出到面板上；另一路異步串口 UART2作為備用通道連接到后母板上。
5.根據(jù)權(quán)利要求1所述的列控中心通信接口設(shè)備，其特征在于，各CPU之間還包括同步 串行接口及輸入/輸出信號(hào)接口，其中，所述同步串行接口采用雙工通信模式，用于傳輸同步握手信號(hào)及控制信號(hào)；所述輸入/輸出信號(hào)接口用于各CPU交換工作狀態(tài)。
6.根據(jù)權(quán)利要求5所述的列控中心通信接口設(shè)備，其特征在于，各CPU還集成有另一同 步串行接口，與對(duì)應(yīng)系通信接口設(shè)備中CPU的同步串行接口總線(xiàn)相連，用于交換雙機(jī)的握 手信號(hào)和同步數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的列控中心通信接口設(shè)備，其特征在于，還包括通用輸入/輸出GPI0信號(hào)接口，用于與主處理設(shè)備上對(duì)應(yīng)的CPU交換握手信號(hào)。
8.根據(jù)權(quán)利要求1所述的列控中心通信接口設(shè)備，其特征在于，還包括電源轉(zhuǎn)換模塊，用于母板輸入的電源轉(zhuǎn)化為所述列控中心通信接口設(shè)備所需的電源。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種列控中心通信接口設(shè)備，包括至少兩個(gè)中心處理器CPU子系統(tǒng)及一個(gè)外部同步時(shí)鐘，各CPU子系統(tǒng)具有各自的CPU、工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)ISA總線(xiàn)及CAN總線(xiàn)，各CPU之間具有雙口隨機(jī)存取存儲(chǔ)器RAM；其中，所述中心處理器CPU，用于從CAN總線(xiàn)或ISA總線(xiàn)上接收數(shù)據(jù)，各CPU分別對(duì)接收到的數(shù)據(jù)進(jìn)行協(xié)議轉(zhuǎn)換，通過(guò)雙口RAM對(duì)協(xié)議轉(zhuǎn)換結(jié)果進(jìn)行交叉比較，如果一致，將各自的協(xié)議轉(zhuǎn)換結(jié)果分別送到相應(yīng)的ISA總線(xiàn)或CAN總線(xiàn)上輸出，并輸出生命信號(hào)；所述外部同步時(shí)鐘，用于推動(dòng)輸入輸出各CPU的數(shù)據(jù)保持同步。通過(guò)本實(shí)用新型，能夠使協(xié)議轉(zhuǎn)換功能獨(dú)立出來(lái)，從整體上提高系統(tǒng)性能，增加MPU處理能力富余量。
文檔編號(hào)B61L27/00GK201604665SQ20092024677
公開(kāi)日2010年10月13日 申請(qǐng)日期2009年11月2日 優(yōu)先權(quán)日2009年11月2日
發(fā)明者何剛, 余學(xué)虎, 侯石巖, 葉峰, 孫可, 孫永來(lái), 張文彬, 徐松, 楊光倫, 王一民, 譚曉光 申請(qǐng)人:北京全路通信信號(hào)研究設(shè)計(jì)院;北京新松佳和電子系統(tǒng)股份有限公司