本實(shí)用新型涉及一種空調(diào)控制系統(tǒng)，尤其涉及一種基于雙處理器模擬總線設(shè)計(jì)的空調(diào)控制系統(tǒng)。

背景技術(shù)：

現(xiàn)在的空調(diào)控制系統(tǒng)的工作穩(wěn)定性較低，當(dāng)處于工作環(huán)境惡劣或電磁干擾等場(chǎng)合時(shí)，不能保證系統(tǒng)的正確穩(wěn)定運(yùn)行。而且，其通訊接口比較單一，兼容性較差。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述技術(shù)問(wèn)題，本實(shí)用新型的目的是提供一種結(jié)構(gòu)簡(jiǎn)單，且穩(wěn)定性較高的一種基于雙處理器模擬總線設(shè)計(jì)的空調(diào)控制系統(tǒng)。

本實(shí)用新型所采取的技術(shù)方案是：

一種基于雙處理器模擬總線設(shè)計(jì)的空調(diào)控制系統(tǒng)，包括主處理器、從處理器、系統(tǒng)輸入采集子模塊、系統(tǒng)輸出控制子模塊、系統(tǒng)通道集控模塊和通訊接口模塊，所述系統(tǒng)輸入采集子模塊的輸出端與系統(tǒng)通道集控模塊的輸入端連接，所述系統(tǒng)通道集控模塊的輸出端與系統(tǒng)輸出控制子模塊的輸入端連接，所述系統(tǒng)通道集控模塊依次通過(guò)從處理器和主處理器進(jìn)而與通訊接口模塊相連接。

作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述系統(tǒng)輸入采集子模塊包括采集電路和三態(tài)總線緩沖器，所述采集電路的輸出端通過(guò)三態(tài)總線緩沖器進(jìn)而連接至系統(tǒng)通道集控模塊的輸入端。

作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述采集電路包括第一穩(wěn)壓管、第二穩(wěn)壓管、第一二極管、第一電感、第一電容、第二電容、第一電阻、第二電阻、第三電阻、第一晶體管、第二晶體管和光耦合器，所述第一穩(wěn)壓管的陰極作為采集電路的輸入端，所述第一穩(wěn)壓管的陰極與第一二極管的正極端連接，所述第一穩(wěn)壓管的陽(yáng)極與地連接，所述第一二極管的負(fù)極端通過(guò)第一電容與地連接，所述第一二極管的負(fù)極端通過(guò)第一電感與第一晶體管的發(fā)射極連接，所述第一晶體管的發(fā)射極通過(guò)第二電容與地連接，所述第一晶體管的發(fā)射極通過(guò)第一電阻與第一晶體管的集電極連接，所述第一晶體管的集電極分別與第二穩(wěn)壓管的陰極和第二晶體管的基極相連接，所述第二穩(wěn)壓管的陽(yáng)極通過(guò)第二電阻與地連接，所述第一晶體管的發(fā)射極通過(guò)第三電阻與第一晶體管的基極連接，所述第二晶體管的集電極與地連接，所述第一晶體管的基極與光耦合器的正極輸入端連接，所述第二晶體管的發(fā)射極與光耦合器的負(fù)極輸入端連接，所述光耦合器的輸出端與三態(tài)總線緩沖器的輸入端連接。

作為本實(shí)用新型的進(jìn)一步改進(jìn)，所述通訊接口模塊包括PHY模塊、以太網(wǎng)通信模塊、RS485模塊、RS232模塊和CAN模塊，所述PHY模塊、以太網(wǎng)通信模塊、RS485模塊、RS232模塊和CAN模塊均與主處理器連接。

本實(shí)用新型的有益效果是：

本實(shí)用新型一種基于雙處理器模擬總線設(shè)計(jì)的空調(diào)控制系統(tǒng)通過(guò)采用主從處理器獨(dú)立分工，使得設(shè)計(jì)平臺(tái)功能單一化，性能設(shè)計(jì)更加穩(wěn)定，令更多資源用來(lái)實(shí)現(xiàn)數(shù)據(jù)監(jiān)控與數(shù)據(jù)通信，主從通信，主從分次，有效提高模塊通用性擴(kuò)展性；而且本實(shí)用新型采用模擬總線方式，簡(jiǎn)化核心設(shè)計(jì)，便于升級(jí)擴(kuò)展。進(jìn)一步，本實(shí)用新型中通訊接口模塊采用多種外部通訊接口，大大提升了可擴(kuò)展兼容性。

附圖說(shuō)明

下面結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式作進(jìn)一步說(shuō)明：

圖1是本實(shí)用新型一種基于雙處理器模擬總線設(shè)計(jì)的空調(diào)控制系統(tǒng)的原理方框圖；

圖2是本實(shí)用新型一種基于雙處理器模擬總線設(shè)計(jì)的空調(diào)控制系統(tǒng)中采集電路的電路原理圖。

具體實(shí)施方式

參考圖1，本實(shí)用新型一種基于雙處理器模擬總線設(shè)計(jì)的空調(diào)控制系統(tǒng)，包括主處理器、從處理器、系統(tǒng)輸入采集子模塊、系統(tǒng)輸出控制子模塊、系統(tǒng)通道集控模塊和通訊接口模塊，所述系統(tǒng)輸入采集子模塊的輸出端與系統(tǒng)通道集控模塊的輸入端連接，所述系統(tǒng)通道集控模塊的輸出端與系統(tǒng)輸出控制子模塊的輸入端連接，所述系統(tǒng)通道集控模塊依次通過(guò)從處理器和主處理器進(jìn)而與通訊接口模塊相連接。

優(yōu)選的，所述主處理器和從處理器分工協(xié)同工作，主處理器負(fù)責(zé)數(shù)據(jù)通訊、從處理器負(fù)責(zé)空調(diào)機(jī)組狀態(tài)監(jiān)控，主從處理器獨(dú)立運(yùn)行，數(shù)據(jù)互通，從處理器監(jiān)控空調(diào)機(jī)組的運(yùn)行狀態(tài)，自動(dòng)對(duì)數(shù)據(jù)進(jìn)行故障及工況判定處理，同時(shí)數(shù)據(jù)上傳主處理器。且接受主處理器工況指令。主處理器負(fù)責(zé)將從處理器數(shù)據(jù)以標(biāo)準(zhǔn)通信方上傳主站或外設(shè)并接受控制數(shù)據(jù)下發(fā)給從處理器，從而控制機(jī)組運(yùn)行工況狀態(tài)。

進(jìn)一步作為優(yōu)選的實(shí)施方式，所述系統(tǒng)輸入采集子模塊包括采集電路和三態(tài)總線緩沖器，所述采集電路的輸出端通過(guò)三態(tài)總線緩沖器進(jìn)而連接至系統(tǒng)通道集控模塊的輸入端。

參考圖2，進(jìn)一步作為優(yōu)選的實(shí)施方式，所述采集電路包括第一穩(wěn)壓管DZ1、第二穩(wěn)壓管DZ2、第一二極管D1、第一電感L1、第一電容C1、第二電容C2、第一電阻R1、第二電阻R2、第三電阻R3、第一晶體管Q1、第二晶體管Q2和光耦合器U，所述第一穩(wěn)壓管DZ1的陰極作為采集電路的輸入端，所述第一穩(wěn)壓管DZ1的陰極與第一二極管D1的正極端連接，所述第一穩(wěn)壓管DZ1的陽(yáng)極與地連接，所述第一二極管D1的負(fù)極端通過(guò)第一電容C1與地連接，所述第一二極管D1的負(fù)極端通過(guò)第一電感L1與第一晶體管Q1的發(fā)射極連接，所述第一晶體管Q1的發(fā)射極通過(guò)第二電容C2與地連接，所述第一晶體管Q1的發(fā)射極通過(guò)第一電阻R1與第一晶體管Q1的集電極連接，所述第一晶體管Q1的集電極分別與第二穩(wěn)壓管DZ2的陰極和第二晶體管Q2的基極相連接，所述第二穩(wěn)壓管DZ2的陽(yáng)極通過(guò)第二電阻R2與地連接，所述第一晶體管Q1的發(fā)射極通過(guò)第三電阻R3與第一晶體管Q1的基極連接，所述第二晶體管Q2的集電極與地連接，所述第一晶體管Q1的基極與光耦合器U的正極輸入端連接，所述第二晶體管Q2的發(fā)射極與光耦合器U的負(fù)極輸入端連接，所述光耦合器U的輸出端與三態(tài)總線緩沖器的輸入端連接。

優(yōu)選的，所述輸入采集子模塊主要采集空調(diào)機(jī)組的數(shù)字量狀態(tài)反饋。所述第一晶體管Q1和第二晶體管Q2均采用PNP晶體管。其中，76～110V狀態(tài)為高電平1,0～76V認(rèn)為低電平0。為了將電平箝位在76V，所述采集電路中增加第一穩(wěn)壓管DZ1和第二穩(wěn)壓管DZ2限流電路。同時(shí)為了防止外界EMC干擾，采用LC濾波電路及光耦合器U。系統(tǒng)輸出控制子模塊主要采用控制繼電器隔離驅(qū)動(dòng)輸出IO信號(hào)，其中采用固態(tài)繼電器減小控制電流損耗，增加EMC抗干擾。

當(dāng)輸入采集子模塊針對(duì)外部模擬信號(hào)采集時(shí)，采集電路采用針對(duì)能夠輸出0～10V模擬量信號(hào)以及NTC電阻，運(yùn)放選用精密運(yùn)放LM2902D，采樣電阻采用0.1%的20PPM精密貼片電阻。AD轉(zhuǎn)換模塊采用兩片專用芯片TLV2556IDW， 12位轉(zhuǎn)換模塊。一拖二SPI與處理器通訊模式。

進(jìn)一步作為優(yōu)選的實(shí)施方式，所述通訊接口模塊包括PHY模塊、以太網(wǎng)通信模塊、RS485模塊、RS232模塊和CAN模塊，所述PHY模塊、以太網(wǎng)通信模塊、RS485模塊、RS232模塊和CAN模塊均與主處理器連接。

本實(shí)用新型實(shí)施例中，所述主處理器和從處理器均采用恩智浦LPC1788/1788微處理器，可實(shí)現(xiàn)高達(dá)120MHz工作頻率，具有片內(nèi)晶體振蕩器和片內(nèi)PLL，其是一款基于32位的ARM Cortex-M3微處理器，并支持實(shí)時(shí)仿真和跟蹤的處理器，并帶有512 KB字節(jié) Flash，96KSRAM，Ethernet， USB功能單元。

當(dāng)從處理器采集數(shù)據(jù)分析異常時(shí)通過(guò)SPI0接口的MOSI發(fā)送數(shù)據(jù)給主處理器的SPI0接口的MISO，當(dāng)主處理器接受上行工況指令時(shí)通過(guò)SIP0接口的MOSI發(fā)送給從處理器的MISO，兩者如此實(shí)現(xiàn)數(shù)據(jù)交換，把兩處理器設(shè)計(jì)成SPI0的主從通訊模式，針對(duì)LPC1778的SPI通訊接口T (CLK) = 12 X T(PCLK)，控制器外部晶振選用12MHZ?？蓪?shí)現(xiàn)最小1MHZ的即時(shí)通訊速率，更好的保證整個(gè)系統(tǒng)監(jiān)控的時(shí)效性。

系統(tǒng)輸入采集子模塊與系統(tǒng)輸出控制子模塊及系統(tǒng)通道集控模塊，其原理為從處理器配置的8個(gè)A1-A8使能命令作為地址位，利用從處理器的GPIO連續(xù)8位IO口控制，從處理器配置D1-D16通道IO作為數(shù)據(jù)位，數(shù)據(jù)位利用從處理器的GPIO連續(xù)16位IO口控制，一個(gè)使能對(duì)應(yīng)一組16路信號(hào)的輸入或輸出控制，來(lái)實(shí)現(xiàn)“地址位 x 數(shù)據(jù)位” 量的DI/DO控制。其中5個(gè)A1-A5為輸入采集子模塊使能，3個(gè)使能A6-A8輸出子集塊使能。

當(dāng)檢測(cè)DI1-DI16路輸入檢測(cè)時(shí)，A1使能，其它輸入使能A2-A5關(guān)閉，輸出使能關(guān)A6-A8關(guān)閉，輸出保持Q0’輸出。使DI1-DI16路的數(shù)據(jù)對(duì)應(yīng)傳輸?shù)紻1-D16路IO通道上，從而從處理器采集到DI1-DI16路的控制器外部空調(diào)信號(hào)。

當(dāng)檢測(cè)DI17-DI32路輸入檢測(cè)時(shí)，A2使能，其它輸入使能A1，A3-A5關(guān)閉，輸出使能關(guān)A6-A8關(guān)閉，輸出保持Q0’輸出。使DI17-DI32路的數(shù)據(jù)對(duì)應(yīng)傳輸?shù)紻1-D16路IO通道上，從而從處理器采集到DI17-DI32路的控制器外部空調(diào)信號(hào)。

當(dāng)檢測(cè)DI33-DI48路輸入檢測(cè)時(shí)，A3使能，其它輸入使能A1，A2，A4，A5關(guān)閉，輸出使能關(guān)A6-A8關(guān)閉，輸出保持Q0’輸出。使DI33-DI48路的數(shù)據(jù)對(duì)應(yīng)傳輸?shù)紻1-D16路IO通道上，從而從處理器采集到DI33-DI48路的控制器外部空調(diào)信號(hào)。

當(dāng)檢測(cè)DI49-DI64路輸入檢測(cè)時(shí)，A4使能，其它輸入使能A1-A3，A5關(guān)閉，輸出使能關(guān)A6-A8關(guān)閉，輸出保持Q0’輸出。使DI49-DI64路的數(shù)據(jù)對(duì)應(yīng)傳輸?shù)紻1-D16路IO通道上，從而從處理器采集到DI49-DI64路的控制器外部空調(diào)信號(hào)。

當(dāng)檢測(cè)DI65-DI80路輸入檢測(cè)時(shí)，A5使能，其它輸入使能A1-A4關(guān)閉，輸出使能關(guān)A6-A8關(guān)閉，輸出保持Q0’輸出。使DI65-DI80路的數(shù)據(jù)對(duì)應(yīng)傳輸?shù)紻1-D16路IO通道上，從而從處理器采集到DI65-DI80路的控制器外部空調(diào)信號(hào)。

當(dāng)控制DO1-DO16路輸出控制時(shí)，A6使能，其它輸入使能A1-A5關(guān)閉，輸出使能A7-A8關(guān)閉，輸出保持Q0’輸出。使D1-D16路的控制數(shù)據(jù)對(duì)應(yīng)傳輸?shù)紻O1-DO16路控制繼電器輸出通道上，從而從處理器實(shí)現(xiàn)DO1-DO16路的控制器信號(hào)輸出控制外部空調(diào)運(yùn)行狀態(tài)。

當(dāng)控制DO17-DO32路輸出控制時(shí)，A7使能，其它輸入使能A1-A5關(guān)閉，輸出使能A6，A8關(guān)閉，輸出保持Q0’輸出。使D1-D16路的控制數(shù)據(jù)對(duì)應(yīng)傳輸?shù)紻O17-DO32路控制繼電器輸出通道上，從而從處理器實(shí)現(xiàn)DO17-DO32路的控制器信號(hào)輸出控制外部空調(diào)運(yùn)行狀態(tài)。

當(dāng)控制DO33-DO48路輸出控制時(shí)，A8使能，其它輸入使能A1-A5關(guān)閉，輸出使能A6-A7關(guān)閉，輸出保持Q0’輸出。使D1-D16路的控制數(shù)據(jù)對(duì)應(yīng)傳輸?shù)紻O33-DO48路控制繼電器輸出通道上，從而從處理器實(shí)現(xiàn)DO33-DO48路的控制器信號(hào)輸出控制外部空調(diào)運(yùn)行狀態(tài)。

以上是對(duì)本實(shí)用新型的較佳實(shí)施進(jìn)行了具體說(shuō)明，但本實(shí)用新型創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本實(shí)用新型精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。