專利名稱：微機電元件制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微機電元件的制作方法，特別是一種與CMOS制程兼容，且 便于與后制程整合的微機電元件制作方法；所述后制程例如為面型微加工(Surface micromachining)或體型微力口工(bulkmicromachining)。
背景技術(shù)：
微機電元件有各種應(yīng)用，例如微聲壓傳感器、陀螺儀、加速度計等。目前制作微機 電元件的制程，并非完全與標(biāo)準(zhǔn)CMOS制程兼容，例如美國專利第5， 490， 220號、美國專利 第7， 190， 038號、美國專利第7， 202， 101號等之中所揭露的微機電元件制程，皆需要非標(biāo)準(zhǔn) CMOS制程的特殊材料或機臺設(shè)備，自然相應(yīng)影響成本。此外，當(dāng)微機電元件制作完畢后，為 增進(jìn)元件結(jié)構(gòu)效能，常需進(jìn)行后制程，例如面型微加工或體型微加工。雖有少數(shù)微機電元件 制程已與標(biāo)準(zhǔn)CMOS制程兼容，例如美國專利第5， 970， 315號，但此專利案中并未考慮到后 制程。因此，業(yè)界甚為需要一種與CMOS制程兼容，且便于與后制程整合的微機電元件制作 方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提出一種微機電元件制作方法， 其不但可完全與目前的CMOS制程整合，且便于與后制程整合進(jìn)行面型微加工或體型微加工。 為達(dá)上述目的，就本發(fā)明的其中一個觀點而言，提供了一種微機電元件制作方法， 包含提供一個第零層基板；在該基板上形成微機電元件區(qū)域，在此微機電元件區(qū)域中設(shè) 置有第一犧牲區(qū)域，以將微機電元件的懸浮結(jié)構(gòu)部分與微機電元件的其它部分區(qū)隔開；蝕 刻去除該第一犧牲區(qū)域；以及針對該第零層基板進(jìn)行微加工。 上述方法中，蝕刻去除該第一犧牲區(qū)域的步驟與針對該第零層基板進(jìn)行微加工的 步驟并無絕對的先后次序。 方法中，該微加工步驟可以是面型微加工或體型微加工，或兩者皆進(jìn)行。 在較佳方式中，第零層基板為硅基板，面型微加工以XeF2對該第零層基板表面進(jìn)
行等向性蝕刻。 在較佳方式中，第零層基板為硅基板，體型微加工先從背面非等向性蝕刻第零層 基板以降低其部份區(qū)域的厚度，再從正面非等向性蝕刻該第零層基板，蝕刻的方式可為感 應(yīng)電槳蝕亥'J (ICP etch， InductivelyCoupled Plasma etch)。 下面通過具體實施例詳加說明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點及其 所達(dá)成的功效。


圖1A-1D標(biāo)出本發(fā)明的一個實施例；
圖2A-2D標(biāo)出本發(fā)明的另一個實施例。 圖中符號說明 11 第零層硅基板12a接觸層12b--12f 通道層13a--13f 金屬層14a，14c，14d 犧牲區(qū)域
14b隔離區(qū)15凹入?yún)^(qū)16遮蔽層100微機電元件區(qū)域101懸浮結(jié)構(gòu)部份200電路元件區(qū)域
具體實施例方式
本發(fā)明中的附圖均屬示意，主要意在表示制程步驟以及各層之間的上下次序關(guān) 系，至于形狀、厚度與寬度則并未依照比例繪制。 首先說明本發(fā)明的第一實施例。請參閱圖IA，在本實施例中首先提供一個第零層 晶圓基板ll，此基板11例如可為硅基板，以與CMOS制程兼容。接著在基板11上以CMOS制 程制作晶體管元件等(未示出)，再依序以沉積、微影、蝕刻等制程制作內(nèi)聯(lián)機，如圖IA中 的接觸層12a，第一層金屬層13a，第一層通道層12b，第二層金屬層13b，第二層通道層12c 等。其中，接觸層與通道層例如可使用鎢來制作，金屬層則可使用鋁來制作，介電材料可使 用氧化物如二氧化硅。但當(dāng)然，使用其它導(dǎo)電與介電材料來制作內(nèi)聯(lián)機也是可行的，且金屬 層數(shù)目當(dāng)然也可以更多，圖標(biāo)僅是舉例而已。各層12a-12c與13a-13b的圖案中，包含犧牲 區(qū)域14a和隔離區(qū)14b;除區(qū)域14a、14b外，各層的細(xì)部圖案并未繪示，以求簡化圖面。區(qū)域 14a、14b的材料可以相同、亦可不同，在本實施例中兩者皆使用氧化物，例如二氧化硅。犧牲 區(qū)域14a的目的是在未來形成的微機電元件結(jié)構(gòu)中，使懸浮的微機電結(jié)構(gòu)部份與硅基板區(qū) 隔開(請參閱圖1D)。圖標(biāo)隔離區(qū)14b示意表示將微機電元件區(qū)域100與其它電路元件區(qū) 域200隔離，其剖面形狀并不絕對需要如圖所示。 請參閱圖1B，接下來在基板上方沉積通道層12d-12f與金屬層13c-13f ，以制作微 機電結(jié)構(gòu)。同上，通道層和金屬層的數(shù)目可以改變，本圖只是舉例。為了形成懸浮的微機電 結(jié)構(gòu)部份，且使該懸浮微機電結(jié)構(gòu)部份與微機電元件的其它部分區(qū)隔開，所以制程中形成 了犧牲區(qū)域14c。此外，根據(jù)微機電元件的結(jié)構(gòu)設(shè)計而定，在本實施例中，也在微機電元件中 形成了犧牲區(qū)域14d，換言之，在本實施例的微機電元件中，包含上下分開的兩個結(jié)構(gòu)部份 (參閱圖1C)。當(dāng)然，在其它結(jié)構(gòu)設(shè)計中，若懸浮的微機電結(jié)構(gòu)部份為一體，就可不需要此犧 牲區(qū)域14d。犧牲區(qū)域14c與14d可以使用氧化物，例如二氧化硅。犧牲區(qū)域14a、14c、14d 與隔離區(qū)14b可以在制作各金屬層和通道層時一并形成。 再請參閱圖1C，接下來在基板上方沉積并定義遮蔽層16后進(jìn)行蝕刻，去除犧牲區(qū) 域14a、14c、14d內(nèi)的氧化物。該遮蔽層16的作用是避免第一犧牲區(qū)域以外的其它部分受到蝕刻。蝕刻的方式例如可為氫氟酸蒸氣蝕刻(HF vapor etch)、或?qū)⒄w基板浸入酸槽內(nèi) 以緩沖氧化物蝕刻(BOE， buffered oxide etch)方式進(jìn)行濕式蝕刻。遮蔽層16例如可以 是光阻，也可以是其它單層或復(fù)合材料層，例如可利用金屬層或非晶硅層作為遮蔽層16。由 于遮蔽層16的主要目的為防護微機電元件區(qū)域100以外的其它電路元件區(qū)域200，故也可 利用電路元件區(qū)域200所經(jīng)常需要使用的防護層(passivation layer)來作為遮蔽層16。 防護層可為氮化層或氧化層加氮化層的雙層結(jié)構(gòu)。 去除犧牲區(qū)域后，如圖ID所示，可從正面蝕刻第零層硅基板，進(jìn)行后制程的面型 微加工；蝕刻硅基板例如可使用等向性蝕刻，以XeF2氣體為之。如果遮蔽層16為光阻，且 尚未耗損完畢，則在圖ID步驟之后可去除遮蔽層16。如果遮蔽層16為其它有作用的材料 層，例如為前述的防護層，則在圖ID步驟結(jié)束后即制作完成了所欲的微機電元件。
請參閱圖2A，以下說明第二個實施例。首先提供一個第零層晶圓基板ll，此基板 11例如可為硅基板，以與CMOS制程兼容。接著在基板11上以CMOS制程制作晶體管元件等 (未示出)，再依序以沉積、微影、蝕刻等制程制作圖2A中的接觸層12a、通道層12b-12f和 金屬層13a-13f。與上個實施例相同，接觸層與通道層例如可使用鎢來制作，金屬層例如可 使用鋁來制作，介電材料例如可使用氧化物如二氧化硅。本實施例因其懸浮的微機電結(jié)構(gòu) 設(shè)計與前一實施例不同，因此不需要形成犧牲區(qū)域14a，但仍宜形成隔離區(qū)14b，以將微機 電元件區(qū)域100與其它電路元件區(qū)域200隔離。此外，根據(jù)微機電結(jié)構(gòu)的設(shè)計，制程中也形 成了犧牲區(qū)域14c。犧牲區(qū)域14a和14c可為氧化物，例如二氧化硅。圖中未示出前一實施 例的犧牲區(qū)域14d，但如結(jié)構(gòu)設(shè)計上認(rèn)為必要，當(dāng)然也可設(shè)置之。 請參閱圖2B，接下來可先從基板背部進(jìn)行非等向性微影蝕刻，在基板背部形 成凹入?yún)^(qū)15，降低基板此部分的厚度，以利制作微機電結(jié)構(gòu)。蝕刻的方式例如可為 ICP(Inductively Coupled Plasma，感應(yīng)電漿)蝕刻。此步驟為"體型微加工"制程的一部 份，亦可移到圖2C步驟之后進(jìn)行。 請參閱圖2C，接著從基板上方沉積并定義遮蔽層16后進(jìn)行蝕刻，去除犧牲區(qū)域 14c內(nèi)的氧化物。該遮蔽層16的作用是避免第一犧牲區(qū)域以外的其它部分受到蝕刻。蝕刻 的方式例如可為氫氟酸蒸氣蝕刻(HFv即or etch)、或?qū)⒄w基板浸入酸槽內(nèi)以緩沖氧化物 蝕刻(B0E，buffered oxide etch)方式進(jìn)行濕式蝕刻。遮蔽層16例如可以是光阻，也可以 是其它單層或復(fù)合材料層，例如可利用金屬層或非晶硅層作為遮蔽層16，或利用電路元件 區(qū)域200所經(jīng)常需要使用的防護層(passivation layer)來作為遮蔽層16。防護層可為氮 化層或氧化層加氮化層的雙層結(jié)構(gòu)。 去除犧牲區(qū)域14c后，如圖2D所示，繼續(xù)進(jìn)行硅基板的蝕刻，例如可使用前述的 ICP蝕刻方式，如此即制作完成了所欲的微機電元件。如前一實施例，如遮蔽層16是光阻則 宜去除，如遮蔽層16是其它有作用的材料層則可保留。本實施例與前一實施例不同之處在 于，在此種微機電結(jié)構(gòu)中，懸浮結(jié)構(gòu)部份101中包含硅基板本體。 經(jīng)上述實施例說明之后，本領(lǐng)域技術(shù)人員當(dāng)會發(fā)現(xiàn)，第一實施例與第二實施例的 前段制程步驟是相同的(圖1A-1B和圖2A，甚至圖1C和圖2B)，僅是布局圖案不同。因此 在本發(fā)明中，可以在同一片晶圓上先完成基本結(jié)構(gòu)，再于不同位置處分別進(jìn)行面型微加工 和進(jìn)行體型微加工。本發(fā)明的此一整合彈性為現(xiàn)有技術(shù)所無，故較現(xiàn)有技術(shù)為優(yōu)越。
以上已針對較佳實施例來說明本發(fā)明，只是以上所述，僅為使本領(lǐng)域技術(shù)人員易于了解本發(fā)明的內(nèi)容，并非用來限定本發(fā)明的權(quán)利范圍。對于本領(lǐng)域技術(shù)人員，當(dāng)可在本發(fā) 明精神內(nèi)，立即思及各種等效變化。舉例而言，以上所述各實施例中的材料、金屬層數(shù)、蝕刻 方式皆為舉例，還其它有各種等效變化的可能。故凡依本發(fā)明的概念與精神所為之均等變 化或修飾，均應(yīng)包括于本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
一種微機電元件制作方法，其特征在于，包含提供一個第零層基板；在該基板上形成微機電元件區(qū)域，在此微機電元件區(qū)域中設(shè)置有第一犧牲區(qū)域，以將微機電元件的懸浮結(jié)構(gòu)部分與微機電元件的其它部分區(qū)隔開；側(cè)向蝕刻去除該第一犧牲區(qū)域；以及針對該第零層基板進(jìn)行面型微加工。
2. 如權(quán)利要求1所述的微機電元件制作方法，其中，該面型微加工步驟包括從正面對 該第零層基板進(jìn)行等向性蝕刻。
3. 如權(quán)利要求2所述的微機電元件制作方法，其中，該第零層基板為硅基板，且所述的 向性蝕刻使用XeF2氣體進(jìn)行。
4. 如權(quán)利要求1所述的微機電元件制作方法，其中，更包含在該微機電元件的懸浮 結(jié)構(gòu)部分內(nèi)形成第二犧牲區(qū)域，并在蝕刻去除第一犧牲區(qū)域的步驟中將此第二犧牲區(qū)域去 除。
5. 如權(quán)利要求1所述的微機電元件制作方法，其中，該蝕刻去除第一犧牲區(qū)域的步驟 包含先沉積定義一遮蔽層，再進(jìn)行蝕刻，而該遮蔽層用以避免第一犧牲區(qū)域以外的其它部 分受到蝕刻。
6. 如權(quán)利要求5所述的微機電元件制作方法，其中，該第一犧牲區(qū)域為氧化物，且該蝕刻步驟包括以下兩者之一 氫氟酸蒸氣蝕刻、或緩沖氧化物蝕刻。
7. 如權(quán)利要求5所述的微機電元件制作方法，其中，該遮蔽層材料選自以下之一 金屬 層、非晶硅層、氮化層、或氧化層加氮化層的雙層結(jié)構(gòu)。
8. 如權(quán)利要求1所述的微機電元件制作方法，其中，更包括在該微機電元件區(qū)域中形成第三犧牲區(qū)域，以將微機電元件的懸浮結(jié)構(gòu)部分與基板區(qū)隔開，并在蝕刻去除第一犧牲 區(qū)域的步驟中將此第二犧牲區(qū)域去除。
9. 一種微機電元件制作方法，其特征在于，包含提供一個第零層基板；在該基板上形成微機電元件區(qū)域，在此微機電元件區(qū)域中設(shè)置有第一犧牲區(qū)域，以將 微機電元件的懸浮結(jié)構(gòu)部分與微機電元件的其它部分區(qū)隔開； 側(cè)向蝕刻去除該第一犧牲區(qū)域；以及 針對該第零層基板進(jìn)行體型微加工，其中蝕刻去除第一犧牲區(qū)域的步驟與針對該第零層基板進(jìn)行體型微加工的步驟并無 絕對的先后次序。
10. 如權(quán)利要求9所述的微機電元件制作方法，其中，該體型微加工步驟包括先從背 面蝕刻第零層基板以降低其部份區(qū)域的厚度，再從正面蝕刻該第零層基板。
11. 如權(quán)利要求io所述的微機電元件制作方法，其中，該從背面與正面蝕刻第零層基板的步驟是對該第零層基板進(jìn)行非等向性蝕刻。
12. 如權(quán)利要求11所述的微機電元件制作方法，其中，該第零層基板為硅基板，且該非 等向性蝕刻使用感應(yīng)電漿蝕刻。
13. 如權(quán)利要求9所述的微機電元件制作方法，其中，更包含在該微機電元件的懸浮 結(jié)構(gòu)部分內(nèi)形成第二犧牲區(qū)域，并在蝕刻去除第一犧牲區(qū)域的步驟中將此第二犧牲區(qū)域去除。
14. 如權(quán)利要求9所述的微機電元件制作方法，其中，該蝕刻去除第一犧牲區(qū)域的步驟 包含先沉積定義一遮蔽層，再進(jìn)行蝕刻，而該遮蔽層用以避免第一犧牲區(qū)域以外的其它部 分受到蝕刻。
15. 如權(quán)利要求14所述的微機電元件制作方法，其中，該第一犧牲區(qū)域為氧化物，且該 蝕刻步驟包括以下兩者之一 氫氟酸蒸氣蝕刻、或緩沖氧化物蝕刻。
16. 如權(quán)利要求14所述的微機電元件制作方法，其中，該遮蔽層材料選自以下之一 金 屬層、非晶硅層、氮化層、或氧化層加氮化層的雙層結(jié)構(gòu)。
17. 如權(quán)利要求9所述的微機電元件制作方法，其中，更包括在該微機電元件區(qū)域中形 成第三犧牲區(qū)域，以將微機電元件的懸浮結(jié)構(gòu)部分與基板區(qū)隔開，并在蝕刻去除第一犧牲 區(qū)域的步驟中將此第二犧牲區(qū)域去除。
全文摘要
本發(fā)明涉及一種微機電元件制作方法，包含提供一個第零層基板；在該基板上形成微機電元件區(qū)域，在此微機電元件區(qū)域中設(shè)置有第一犧牲區(qū)域，以將微機電元件的懸浮結(jié)構(gòu)部分與微機電元件的其它部分區(qū)隔開；蝕刻去除該第一犧牲區(qū)域；以及針對該第零層基板進(jìn)行微加工。
文檔編號B81C1/00GK101723305SQ20081017385
公開日2010年6月9日 申請日期2008年10月29日 優(yōu)先權(quán)日2008年10月29日
發(fā)明者李昇達(dá), 王傳蔚 申請人:原相科技股份有限公司