專利名稱：：基板接合方法和電子部件的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及基板接合方法和電子部件。具體地說，本發(fā)明涉及將其上制作有IC元件和MEMS元件的基板集成的基板接合方法。特別是涉及用于通過將晶片基板直接縱向集成來進行晶片級封裝(WaferLevelPackaging)的基板接合方法。
背景技術(shù)：
：在MEMS(MicroElectoro-MechanicalSystem)裝置的制造工序中，一般，對其上制作有2個以上MEMS元件的晶片進行切割而制成芯片，并將分割開的一個一個的芯片(MEMS元件)安裝在封裝盒體中，用罩(cover)蓋住封裝盒體的開口。但是，在這樣的制造方法中，由于用封裝盒體和罩一個一個地封裝MEMS元件，因此不僅MEMS裝置的制造工序變得繁雜，而且在制造過程中，污物和塵埃會附著在MEMS元件上，從而成品率易降低。并且，受封裝盒體的制約，MEMS元件的小型化也受到限制。因此，將MEMS元件等以原有晶片狀態(tài)封裝的晶片級接合技術(shù)或者晶片級封裝這樣的技術(shù)受到矚目。在該方法中，將其上制作有2個以上元件的晶片(例如其上制作有2個以上CMOS等IC元件的晶片和其上制作有2個以上MEMS元件的晶片)相互縱向集成(疊合)，使晶片相互接合起來，各個成對的MEMS元件和IC元件被封入一個一個的晶片間的格子(cdl)內(nèi)。此后，如果以各格子為單位通過切割等將接合起來的晶片切開，則可以得到在原本是晶片的封裝體內(nèi)容納有MEMS元件和IC元件的MEMS裝置。利用這樣的制造方法，在MEMS元件和IC元件被封入晶片間的狀態(tài)下被單個切割下來，因此MEMS元件等不易附著污物和塵埃，并且還不會將具有可動部的MEMS元件以裸芯片狀態(tài)進行操作，其結(jié)果MEMS裝置的成品率得到提高。此外，還能夠?qū)崿F(xiàn)MEMS裝置的小型化，同時由于能夠增大每片晶片可得到的MEMS裝置數(shù)，因此在降低成本方面也有效果。但是，為了將這樣的晶片級接合技術(shù)實用化，存在如下必須解決的課題。當將在其上制作有CMOS等IC元件和MEMS元件等的晶片縱向集成來進行晶片級接合(封裝)時，需要在縱向集成后的晶片間同時實現(xiàn)絕緣和導(dǎo)通。例如，在晶片間的接合面需要絕緣，在元件的電極之間需要導(dǎo)通。因此，在晶片間的接合面上設(shè)置絕緣膜后，將2片晶片接合(專利文獻1)。此時，為了獲得晶片間的接合強度和可靠性，對成為接合面的絕緣膜要求充分的平滑性。并且，當需要確保晶片間的氣密封性時，絕緣膜也需要具有充分的平滑性。作為用于接合面的一般的絕緣膜，有SiOj莫(專利文獻1)。作為形成Si02膜的方法，包括利用熱氧化的成膜方法(專利文獻2)和利用以濺射為代表的PVD(PhysicalVaporDeposition:物理氣相沉積)的成膜方法(專利文獻3)。如果利用使Si晶片的表面發(fā)生熱氧化來形成絕緣膜(Si02膜)的熱氧化法，則形成的Si02膜具有充分的表面平滑性和膜厚均勻性。但是，熱氧化法是在氧氣氣氛中將晶片加熱到約100(TC來成膜的高溫工藝，因此會對設(shè)置在晶片上的布線圖案造成熱損害，布線圖案有斷線之虞。并且，如果利用以濺射所代表的PVD法，則能夠利用IO(TC左右的低溫工藝來形成SiOj莫，不會對布線圖案造成熱損害。但是，在PVD法中，由于形成的SiOj莫的表面平滑性和膜厚均勻性不夠，因此存在不能充分得到與晶片的接合強度和可靠性這樣的問題。在LSI等的制造中，有時通過研磨(CMP:化學機械拋光)接合面來得到平滑性，但是對MEMS元件來說，在晶片的正反面設(shè)置有結(jié)構(gòu)物和電極等，具有復(fù)雜的結(jié)構(gòu)，因此研磨有可能造成MEMS元件破損，所以不能通過研磨得到平滑性。因而，也就無法通過研磨使利用PVD法形成的sicy莫平滑。專利文獻l:日本特開專利文獻2:日本特開專利文獻3:日本特表2007-184546號公報2004-160607號公報2007-509578號公報
發(fā)明內(nèi)容本發(fā)明是鑒于這樣的技術(shù)課題而作出的，其目的在于提供一種基板接合方法，該方法能夠利用較低溫的工藝形成平滑的SiOj莫，并能夠通過平滑的Si02膜使基板彼此可靠地接合起來。本發(fā)明的基板接合方法的特征在于，其具有成膜工序和接合工序，在所述成膜工序中，通過利用以TEOS為原材料的CVD法使Si02膜沉積在第1基板和第2基板之中的至少一方基板上，形成接合用絕緣膜；在所述接合工序中，通過上述接合用絕緣膜使上述第1基板和上述第2基板接合。在本發(fā)明的基板接合方法中，通過使以TEOS為原材料生成的Si02膜沉積來形成接合用絕緣膜，這樣成膜得到的絕緣膜(TEOS-Si02膜)的表面平滑性高，并且膜厚均勻性高，因此通過使該接合用絕緣膜與配對的另一方基板進行面接觸，能夠在確保絕緣性的同時將基板彼此牢固地接合起來。并且，接合用絕緣膜的表面平滑性和膜厚均勻性較高，因此不需要如利用濺射制造的絕緣膜那樣在成膜后進行研磨，不存在因研磨導(dǎo)致元件破損的可能性，能夠簡化基板接合前的工藝，并且工藝的自由度得到提高。此外，在通過CVD法以TEOS為原材料生成SiOj莫的方法中，能夠使用較低溫的成膜裝置在約50(TC以下的溫度形成TEOS-Si02膜，因此不存在A1的布線圖案發(fā)生熔化或破損的可能性，最終制品的成品率得到提高的同時，可靠性亦獲提高。另外，作為通過接合用絕緣膜使第1基板和第2基板接合的方式，包括使設(shè)置在一方基板上的接合用絕緣膜與另一方基板的表面接合的情況，以及使設(shè)置在一方基板上的接合用絕緣膜與設(shè)置在另一方基板上的接合用絕緣膜接合的情況。6本發(fā)明的基板接合方法的一個實施方式的特征在于，在上述第1基板的電極和上述第2基板的電極之中的一方電極上設(shè)置由能塑性變形的金屬形成的接合用電極，在上述接合工序中將第1基板和第2基板重疊來接合時，使上述接合用電極與另一方基板的電極抵接后，再使上述接合用絕緣膜抵接，由此使上述接合用電極與另一方基板的電極壓接。此處所說的能塑性變形的金屬是指硬度小于基板硬度的金屬，例如Au、Al、Cu、Ag等。利用所述的實施方式，能夠在通過接合用絕緣膜將基板彼此絕緣接合的同時，通過接合用電極將兩基板的電極彼此導(dǎo)電接合起來。本發(fā)明的基板接合方法的另一實施方式的特征在于，在上述接合工序中，利用使接合表面活化的接合方法，通過上述接合用絕緣膜使上述第1基板和上述第2基板接合起來。此處所說的使接合表面活化的接合方法是指，利用離子槍或等離子體使接合表面活化后再進行接合的方法，例如有常溫接合、等離子體接合等。利用所述的實施方式，將基板彼此接合時能夠在較低溫下(特別優(yōu)選常溫下)接合，因此接合時元件的布線圖案等無損傷之虞。并且，接合后不需要冷卻制品，因此生產(chǎn)率得到提高。本發(fā)明的基板接合方法的另一實施方式的特征在于，上述第1基板為晶片基板，上述第2基板為其上制作有2個以上元件的晶片基板，將上述第1基板和上述第2基板接合后，將接合起來的基板以設(shè)置有上述元件的區(qū)域為單位進行切斷。利用所述的實施方式，在將晶片基板彼此接合起來后，以各元件為單位將晶片基板切斷，制作出制品，因此能夠一直以晶片狀態(tài)進行處理，直至制品完成的最終階段，從而制造合格率得到提高。此時，接合起來的晶片基板也可以在相鄰的接合用絕緣膜彼此的中間切斷。在這樣的切斷方法中，不易對接合用絕緣膜施加負荷。另外，接合起來的晶片基板也可以在將接合用絕緣膜分割開的位置切斷。利用這樣的切斷方法，能夠簡化接合用絕緣膜的成膜圖案。本發(fā)明的基板接合方法的再一實施方式的特征在于，將3片以上的多片基板接合。這是因為，可以通過將2片基板的接合方法應(yīng)用于各基板間，從而將3片以上的基板集成一體化。本發(fā)明的電子部件的特征在于，禾傭以TEOS為原材料生成的Si02膜，在第1基板和其上制作有元件的第2基板之中的至少一方基板上形成接合用絕緣膜，通過上述接合用絕緣膜將上述第1基板和上述第2基板接合起來，從而在兩基板間密封上述元件。在本發(fā)明的電子部件中，通過使以TEOS為原材料生成的Si02膜沉積而形成接合用絕緣膜，由于這樣成膜得到的絕緣膜(TEOS-Si02膜)的表面平滑性高，并且膜厚均勻性高，因此通過使該接合用絕緣膜與配對的另一方基板進行面接觸，能夠?qū)⒒灞舜死喂痰亟雍掀饋?。并且，接合用絕緣膜的表面平滑性和膜厚均勻性高，因此不需要如利用濺射制造的絕緣膜那樣在成膜后進行研磨，不存在因研磨導(dǎo)致元件破損的可能性，能夠簡化基板的接合工藝。并且，在以TEOS為原材料生成SiOj莫的方法中，能夠使用較低溫的成膜裝置，因此元件的布線圖案等不易受損。另外，用于解決本發(fā)明中的上述課題的方法具有適當組合以上說明的構(gòu)成要件的特征，并且在本發(fā)明中，通過所述的構(gòu)成要件的組合而能夠進行多種變形。圖1是表示本發(fā)明的一實施方式中的晶片級接合的狀態(tài)的立體圖，表示要將其上制作有MEMS元件的晶片和其上制作有IC元件的晶片接合的狀態(tài)。圖2是將圖1的晶片相互接合起來并進行切割所得到的MEMS裝置的分解立體圖。圖3(a)圖3(d)是表示直到在一方晶片上形成An突起電極的工序的示意性截面圖。圖4(a)圖4(d)是表示直到在另一方晶片上形成絕緣密封部的工序的示意性截面圖。圖5是表示將其上形成有Au突起電極的晶片和其上形成有絕緣密封部的晶片縱向集成而接合一體化的狀態(tài)的示意性截面圖。圖6是將縱向集成后的晶片切割得到的MEMS裝置的示意性截面圖。8圖7是說明用于形成TEOS-SiOj莫的CVD裝置的構(gòu)成的示意圖。圖8(a)圖8(c)是說明將晶片彼此常溫接合的工序的示意圖。圖9表示用顯微鏡觀察到的TEOS-SiOj莫的樣子。圖IO表示用顯微鏡觀察到的通過濺射形成的SiOj莫的樣子。圖11是表示形成了TEOS-Si02膜的晶片上的、Si02膜的面內(nèi)膜厚偏差的圖。圖12是表示通過濺射形成了SiOj莫的晶片上的、SiOj莫的面內(nèi)膜厚偏差的圖。圖13是表示本發(fā)明的另一實施方式中的MEMS裝置的分解立體圖。符號說明11晶片lla罩基板12IC元件13絕緣密封部14電極21曰Hr曰曰斤21a基板22MEMS元件23電極26Au突起電極31MEMS裝置41等離子體CVD裝置42腔室43原料容器44供給管45TEOS罐47噴淋頭51離子槍52Ar+離子53Si02分子54結(jié)合鍵具體實施例方式下面，參照附圖，對本發(fā)明的優(yōu)選實施方式進行說明。下面參照附圖來說明本發(fā)明的一實施方式。圖1表示將通過縱向集成而被晶片級接合的2片晶片。分別使用MEMS制造技術(shù)和半導(dǎo)體制造技術(shù)在各晶片上制作了2個以上微小元件。可以安裝任意的元件作為在2片晶片上制作的元件，例如，MEMS元件(諸如傳感器和轉(zhuǎn)換器等)與IC元件(諸如IC、LSI和ASIC等)的組合、IC元件與IC元件的組合、MEMS元件與MEMS元件的組合等。并且，一方晶片也可以是無元件的僅密封用的晶片。在下文中，對第一種組合(即在一方晶片上制作了2個以上的MEMS元件，而在另一方晶片上制作IC元件的情況)進行說明。在圖1所示的一方晶片ll(Si晶片)上每隔一定間距制作了2個以上的IC元件12，各IC元件12的周圍被由TEOS-SiOj莫形成的絕緣密封部13(接合用絕緣膜)包圍。在另一方晶片21(Si晶片)上與IC元件12對應(yīng)地每隔一定間距制作了2個以上MEMS元件22。圖2是MEMS裝置31的分解立體圖，該MEMS裝置31是通過將晶片11和晶片21縱向集成而接合一體化后，通過切割將晶片11、21切成一個一個而得到的。在由晶片21的一部分形成的基板21a上形成有MEMS元件22。在圖2中，MEMS元件22表示單軸加速度傳感器，位于基板21a的凹部34內(nèi)的重錘(重D)32被懸臂33支持著。重錘32通過感應(yīng)加速度而會上下位移，可以利用靜電電容式或壓電電阻式對該位移進行計測，并將計測信號向一部分電極23輸出。在由晶片11的一部分形成的罩基板lla上設(shè)置IC元件12，該IC元件12用于對來自MEMS元件22的計測信號進行信號處理。并且，絕緣密封部13以框狀包圍罩基板lla的內(nèi)表面外周部。在罩基板lla下表面的周邊部設(shè)有與IC元件12導(dǎo)通的2個以上電極14。在基板21a的周邊部上表面上還設(shè)有2個以上電極23。電極14和電極23是在Cr電極膜的表面上鍍覆Au而成的，兩電極14、23設(shè)置在相互對應(yīng)的位置上。各電極23通過貫通基板21a的通孔(tf了爾一》)24與下表面的凸點(V、'y:7。:)25導(dǎo)通。并且，在各電極23的上表面設(shè)置有由Au形成的突起電極26(接合用電極)，電極14和電極23通過分別與Au突起電極26壓接而被導(dǎo)通。因此，罩基板lla側(cè)的電極14還與下表面的凸點25導(dǎo)通。另外，突起電極26的材質(zhì)為硬度低于6.5GPa(即低于Si的硬度)的金屬即可，并不限于Au，還可以是A1、Cu、Ag等。這樣，對于設(shè)置在罩基板lla上的絕緣密封部13來說，在如圖l所示的晶片狀態(tài)下，通過常溫接合(DirectBonding)、等離子體接合(PlasmaBonding)等使接合表面活化的接合方法，將絕緣密封部13接合在基板21a的上表面，從而使罩基板lla和基板21a—體化。并且，在與電路基板等凸點連接的MEMS裝置31中，按照一條凸點25—通孔24—電極23—Au突起電極26—電極14的路徑對IC元件12供給電力。此外，按照一條電極23—Au突起電極26—電極14的路徑向IC元件12輸送由MEMS元件22輸出的計測信號。經(jīng)IC元件12信號處理的輸出信號按照一條電極14—Au突起電極26—電極23—通孔24—凸點25的路徑向外部輸出。接下來，通過圖3圖6，對從如圖1所示的晶片狀態(tài)到制作如圖2所示的MEMS裝置31的工序進行更詳細地說明。圖3(a)圖3(d)是表示直到在晶片21上形成Au突起電極26的工序的示意性截面圖。圖4(a)圖4(d)是表示直到在晶片11上形成絕緣密封部13的工序的示意性截面圖。圖5是表示將形成有Au突起電極26的晶片21和形成有絕緣密封部13的晶片11縱向集成而接合一體化的狀態(tài)的示意性截面圖。圖6為MEMS裝置3的示意性截面圖，該MEMS裝置31是對縱向集成后的晶片11、21進行切割而得到的。圖3(a)的晶片21是使用MEMS制造技術(shù)在Si晶片上制作2個以上的MEMS元件22并且在必要之處形成了通孔24的晶片。通過對該晶片21進行清洗后，利用CVD(chemicalvapordeposition:化學氣相沉積)法在晶片21的上表面形成TEOS-SiOj莫，從而如圖3(b)所示，在晶片21上表面形成基板絕緣膜27。此時，成為與晶片11接合的接合面的區(qū)域(各MEMS元件22的周圍)通過預(yù)先遮蓋而沒有形成基板絕緣膜27，從而使所述區(qū)域的晶片21的表面露出。接著，如圖3(c)所示，在基板絕緣膜27上的預(yù)定位置形成由下層Cr/上層Au構(gòu)成的二層結(jié)構(gòu)的電極23，進而如圖3(d)所示，在各電極23之上設(shè)置Au突起電極26。圖4(a)的晶片11是通過半導(dǎo)體制造工藝在Si晶片上制作了2個以上IC元件12的晶片。對該晶片11進行清洗后，利用CVD法在晶片11的上表面形成TEOS-SiOj莫，從而如圖4(b)所示，在晶片ll整個上表面形成下層絕緣膜15。接著，如圖4(c)所示，在下層絕緣膜15之上的預(yù)定位置形成由下層Cr/上層Au構(gòu)成的二層結(jié)構(gòu)的電極14。進而如圖4(d)所示，通過利用CVD法在下層絕緣膜15之上形成TEOS-SK)2膜，來形成上層絕緣膜16，再利用CVD法由TEOS-Si02膜在成為與晶片21接合的接合面的區(qū)域形成絕緣密封部13，絕緣密封部13包圍IC元件12的周圍。此時使電極14從上層絕緣膜16中露出。絕緣密封部13的厚度充分厚于上層絕緣膜16，基板絕緣膜27、電極23和Au突起電極26的厚度之和H大于從電極14的表面起測量的到絕緣密封部13的上表面的高度h。這樣，做好將IC元件晶片11和MEMS元件晶片21接合的準備后，利用有機溶劑或酸清洗晶片11、21后，如圖5所示，將晶片11上下翻轉(zhuǎn)，并疊放在晶片21之上，使晶片11的絕緣密封部13與晶片21的接合面相對，同時使晶片21的Au突起電極26與晶片11的電極14相對。由于基板絕緣膜27、電極23和Au突起電極26的厚度之和H大于從電極14的表面起測量的到絕緣密封部13的上表面的高度h，因此重疊晶片11、21后，Au突起電極26與晶片11的電極14接觸。由于Au突起電極26柔軟，所以如果將晶片11壓在晶片21上，直到絕緣密封部13與晶片21的表面接觸，則Au突起電極26被壓扁而與電極14壓接，從而電極14與電極23電導(dǎo)通。接著，通過常溫接合或者等離子體接合，使由TEOS-Si02膜形成的絕緣密封部13與晶片21的表面接合，從而將晶片11和晶片21—體化。由此，能夠在確保電導(dǎo)通的同時，通過用絕緣密封部13完全密封來完全隔絕外部氣氛。接著，在晶片21的背面設(shè)置凸點25后，若利用劃片刀等在跨過相鄰的絕緣密封部13間的位置(圖5的c-c線)切斷縱向集成后的晶片11、21，則如圖6所示，制成了在由基板21a和罩基板lla構(gòu)成的封裝體內(nèi)密封有MEMS元件22和IC元件12的MEMS裝置31。需要說明的是，在圖5中，在相鄰的絕緣密封部13之間進行了切斷，然而也可以預(yù)先使絕緣密封部13的寬度充分大于劃片刀的厚度，在將絕緣密封部13分割開的位置切斷晶片ll、21。在上述制造工藝中描述的TEOS-Si02膜是指以TEOS(即"四乙氧基硅烷"(Tetraethoxysilane)Si(OC2H5)4)為原材料并將以TEOS為原材料生成的Si02沉積在成膜面上而得到的膜。此處，利用CVD法以TEOS為原材料生成了Si02。用于形成TEOS-SiOj莫的等離子體CVD裝置41示于圖7。在該等離子體CVD裝置41中，由供給管44將成膜用的腔室42和原料容器43連接。在原料容器43內(nèi)儲存著由TEOS罐45供給的液態(tài)TEOS。原料容器43保持在5(TC左右的溫度，在原料容器43內(nèi)氣化的TEOS的蒸氣通過供給管44送至腔室42。腔室42內(nèi)保持在1Torr10Torr的低壓，晶片11或21被保持在臺46上。利用加熱器等對臺46上的晶片11或21進行加熱，并保持基板溫度在200。C500。C(優(yōu)選300。C左右)。由供給管44供給的氣化TEOS由腔室42內(nèi)的噴淋頭47噴出。由噴淋頭47噴出的TEOS被等離子體放電的能量分解(切斷除Si-O鍵以外的鍵)，生成Si02分子。通過將該Si02分子沉積在晶片11或21上，在晶片11或21上形成TEOS-SiOj莫。需要說明的是，上述成膜條件和其他成膜條件匯總?cè)缦?。原料室溫?(TC左右成膜壓力1Torr10Torr成膜溫度200°C500°C等離子體功率400W左右承載盤(寸七7。夕)距離5mm20mm在上述制造工藝中，通過常溫接合等將形成有TE0S-Si02膜的晶片彼此接合，該常溫接合這樣的接合方法是以如圖8所示的原理進行接合的方法。將要接合的晶片11、21放入接合裝置的腔室內(nèi)。腔室內(nèi)為常溫，真空度(活化前真空度)被保持在1.0xl(^Pa左右的高真空。如圖8(a)所示，當由離子槍51對設(shè)置在腔室內(nèi)的晶片照射Ar+離子52時，Ar+離子52噴射于Si02分子53，使Si02分子53被沖擊吹掉。照射l10分鐘Ar+離子52后，如圖8(b)所示，在整個接合面上Si02分子53被吹掉，使結(jié)合鍵54露出，從而將晶片11、21的表面(接合面)活化。如后所述，TEOS-Si02膜的表面平滑性高，因此這樣活化晶片表面時，能夠均勻一致地活化。如果將這樣活化的接合面相互疊合而使它們接合起來，則如圖8(c)所示，能夠在常溫下且不使用粘接樹脂等來進行牢固的接合。需要說明的是，在圖8的原理說明中，對將形成有TEOS-Si02膜的接合面彼此常溫接合的情況進行了說明，然而如圖5的制造工藝那樣，也可以將形成在一方晶片的接合面上的TEOS-Si02膜(絕緣密封部13)和在另一方晶片的接合面露出的Si晶片面常溫接合(僅將一方的接合面活化的情況)。并且，當一方晶片為未形成元件的僅密封用的晶片時，可以在密封用的晶片的接合面上利用熱氧化形成SiOj莫，或者也可以通過研磨(CMP)來將利用濺射形成的SiOj莫平滑化。以上，對本發(fā)明的一實施方式的接合方法進行了說明，利用該方法，能夠得到具有充分的表面平滑性和膜厚均勻性的接合用絕緣膜。即，利用以CVD法形成TEOS-SiOj莫的方法，通過較低溫的成膜工藝能夠得到具有充分的表面平滑性和膜厚均勻性的SiOj莫。此處所說的較低溫是指不對制作在晶片上的IC元件等元件和布線圖案造成損害這種程度的溫度，例如對于Cu布線的情況而言，為50(TC以下，對于A1布線的情況而言，為40(TC以下。對利用cvd法形成的TEos-sicy莫、利用熱氧化法形成的sicy莫和利用濺射法形成的Si02膜的表面平滑性、膜厚均勻性、成膜工藝的溫度進行比較，在下表l中列出了比較結(jié)果。表1<table>tableseeoriginaldocumentpage15</column></row><table>此外，圖9為利用CVD法形成的TEOS-SiCy莫的放大的顯微鏡照片。圖10是利用濺射法形成的Si02膜的放大的顯微鏡照片。在濺射法的情況中，如由圖10可以看到的那樣，表面粗糙度非常大，平均表面粗糙度Ra:3.7nm、最大高低差Rmax=34.3mn。為了通過常溫接合使晶片彼此接合起來，要求平均表面粗糙度為lnm以下、最大高低差為10nm以下，因此對于利用濺射法制造的Si02膜，必須通過研磨將表面平滑化。但是，由于MEMS元件等結(jié)構(gòu)物存在，因此不能研磨晶片，導(dǎo)致濺射法無法使用。因而，對于表1的表面平滑性，濺射法評價為"X(差)"。相對于此，在TEOS-SiOj莫的CVD法的情況中，如由圖9可以看到的那樣，表面粗糙度非常小，平均表面粗糙度Ra=0.2nm，最大高低差Rmax-5.7nm。這些值滿足平均表面粗糙度為lnm以下、最大高低差為10nm以下這樣的要求。因而，對于表l的表面平滑性，TEOS-Si02膜的CVD法與熱氧化法同樣評價為"(優(yōu))"。接下來，圖11是表示利用CVD法形成了TEOS-Si02膜的直徑8英寸的晶片上的、Si02膜的面內(nèi)膜厚偏差的圖。圖12是表示利用濺射法形成了Si02膜的直徑8英寸的晶片上的、SiOj莫的面內(nèi)膜厚偏差的圖。將各膜厚以最大膜厚為1.000進行了歸一化。在濺射法的情況中，如圖12所示，面內(nèi)膜厚偏差為5%以上。因而，對于表1的膜厚均勻性，濺射法評價為"X(差)"。相對于此，在TEOS-Si02膜的CVD法的情況中，如圖11所示，對于面內(nèi)膜厚偏差來說，除端部的一小部分以外，得到了相當良好的膜厚均勻性，面內(nèi)膜厚偏差為1%以下。因而，對于表1的表面平滑性，TEOS-Si02膜的CVD法與熱氧化法同樣地評價為"(優(yōu))"。并且，在濺射法的情況中，成膜工藝中的基板溫度非常低，約為IO(TC，因此布線圖案等出現(xiàn)損傷的可能性非常小。因而，對于表l的工藝溫度，濺射法評價為"優(yōu)"。另一方面，在熱氧化法的情況中，基板溫度約為IOO(TC，因此布線圖案等出現(xiàn)損傷的可能性較高。因而，對于表1的工藝溫度，熱氧化法評價為"不可行"。相對于此，在TEOS-Si02膜的CVD法的情況中，基板溫度為200'C500°C、優(yōu)選為30(TC左右，因此雖然比濺射法的溫度高，但在這樣的溫度下，布線圖案等無損傷之虞，因此對于表1的工藝溫度，TEOS-Si02膜的CVD法評價為"良"。如上所述，利用本實施方式的晶片級接合方法，通過低溫工藝能夠形成表面平滑性和膜厚均勻性優(yōu)異的接合用絕緣膜。由于能夠使成膜工藝為50(TC以下的低溫工藝，因此通過與常溫接合等組合，能夠使MEMS裝置31的制造工序本身成為低溫工藝，從而不易對Al等的布線圖案和MEMS結(jié)構(gòu)物造成損傷。并且，通過使用常溫接合等，不需要對MEMS裝置31進行冷卻，因此制造效率得到提高。并且，通過使用以CVD法形成的TEOS-SiCy莫作為接合用絕緣膜，能夠得到高的表面平滑性和膜厚均勻性，因此，借助該接合用絕緣膜，能夠使晶片彼此在保持絕緣狀態(tài)下接合起來，由此能夠得到高接合強度，同時接合處的可靠性也得到提高。并且，通過將晶片彼此接合，還能夠得到高密封性和高氣密性。此外，不需要如濺射等的PVD法的情況那樣來研磨接合用絕緣膜，能夠使用保持著成膜后狀態(tài)的(asdeposition)接合用絕緣膜，因此MEMS裝置31的制造工藝的自由度也得到提高。需要說明的是，在圖8中，對常溫接合的情況進行了說明，利用本接合方法能夠得到具有充分的平滑性和膜厚均勻性的Si02膜，并且由于低溫工藝是可行的，因此不限于常溫接合，還能夠使用等離子體接合。并且，在上述實施方式中，對接合2片晶片的情況進行了說明，但也可以是接合3片以上的多片晶片的情況。例如，在圖13所示的MEMS裝置61中，在設(shè)置于基板21a中的上下貫通的貫通孔64內(nèi)配置重錘62，由兩方向的懸臂63支持著重錘62。g卩，在基板21a內(nèi)設(shè)置了雙軸型的加速度傳感器作為MEMS元件22。在這樣的MEMS裝置61中，貫通孔64也在下表面開口，因此為了密封MEMS元件22，用罩基板lla僅覆蓋上表面是不夠的，還需要密封下表面。因此，下表面也要用罩基板71a覆蓋。罩基板71a也具有與罩基板lla同樣的結(jié)構(gòu)，罩基板71a具備IC元件72、電極74，并且在周邊部具有由TEOS-Si02膜形成的基板密封部73(接合用絕緣膜)。需要說明的是，在基板21a的下表面與電極74相對地設(shè)置有電極65和Au突起電極。對于這樣的3層結(jié)構(gòu)的MEMS裝置61的情況，也與2層的情況同樣地制造。即，通過絕緣密封部13將晶片11(其上制作有2個以上IC元件12)和晶片21(其上制作有2個以上MEMS元件22)常溫接合，并且通過基板密封部73將其上制作有2個以上IC元件72的晶片(罩基板71a的母基板)和晶片21常溫接合，得到3層結(jié)構(gòu)的晶片，通過對該3層結(jié)構(gòu)的晶片進行切割，制作MEMS裝置61。需要說明的是，在上述實施方式中，對將基板以晶片狀態(tài)接合并將接合起來的晶片切斷的晶片級接合(晶片級封裝)進行了說明，然而本發(fā)明也能夠適用于芯片級的接合。例如，可以切斷晶片11，制作芯片狀的基板lla，并且切斷晶片21，制作芯片狀的基板21a后，通過TEOS-Si02膜和常溫接合等將該芯片狀態(tài)下的基板lla、21a相互接合起來。權(quán)利要求1.一種基板接合方法，該方法具有成膜工序和接合工序，在所述成膜工序中，通過利用以TEOS為原材料的CVD法使SiO2膜沉積在第1基板和第2基板之中的至少一方基板上，形成接合用絕緣膜；在所述接合工序中，通過所述接合用絕緣膜使所述第1基板和所述第2基板接合。2.如權(quán)利要求1所述的基板接合方法，其特征在于，在所述第l基板的電極和所述第2基板的電極之中的一方電極上設(shè)置由能塑性變形的金屬形成的接合用電極，當在所述接合工序中將第1基板和第2基板重疊來接合時，使所述接合用電極與另一方基板的電極抵接后，再使所述接合用絕緣膜抵接，由此使所述接合用電極與另一方基板的電極壓接。3.如權(quán)利要求1所述的基板接合方法，其特征在于，在所述接合工序中，利用使接合表面活化的接合方法，通過所述接合用絕緣膜使所述第1基板和所述第2基板接合。4.如權(quán)利要求1所述的基板接合方法，其特征在于，所述第1基板為晶片基板，所述第2基板為其上制作有2個以上元件的晶片基板，將所述第1基板和所述第2基板接合后，以設(shè)置有所述元件的區(qū)域為單位切斷接合起來的基板。5.如權(quán)利要求4所述的基板接合方法，其特征在于，在相鄰的接合用絕緣膜彼此的中間切斷接合起來的基板。6.如權(quán)利要求4所述的基板接合方法，其特征在于，在將接合用絕緣膜分割開的位置切斷接合起來的基板。7.如權(quán)利要求1所述的基板接合方法，其特征在于，將3片以上的多片基板接合。8.—種電子部件，其特征在于，利用以TEOS為原材料生成的Si02膜，在第1基板和其上制作有元件的第2基板之中的至少一方基板上形成接合用絕緣膜，并通過所述接合用絕緣膜使所述第1基板和所述第2基板接合，從而在兩基板間密封所述元件。全文摘要本發(fā)明涉及基板接合方法和電子部件。本發(fā)明提供一種晶片級接合方法，該方法能夠利用較低溫的工藝形成平滑的SiO₂膜，并能夠通過平滑的SiO₂膜使晶片之間可靠地接合起來。利用以TEOS為原材料的等離子體CVD法，在晶片(11)的接合面上形成絕緣密封部(13)。在晶片(21)的電極(23)上設(shè)置Au突起電極(26)。將晶片(11)、(21)縱向集成，使晶片(21)的Au突起電極(26)與晶片(11)的電極(14)壓接以使電極(23)、(14)之間電連接，同時將絕緣密封部(13)常溫接合在晶片(21)的接合面上，從而形成一體。文檔編號B81C3/00GK101628705SQ20091015981公開日2010年1月20日申請日期2009年7月10日優(yōu)先權(quán)日2008年7月14日發(fā)明者塩崎真良,森口誠申請人:歐姆龍株式會社