專利名稱：微加工組件結(jié)構(gòu)強(qiáng)化及靈敏度提升的方法
微加工組件結(jié)構(gòu)強(qiáng)化及靈敏度提升的方法
技術(shù)領(lǐng)域：
本發(fā)明系ー種有關(guān)微加工組件的通用封裝方式，其目的系在發(fā)展一晶圓級(jí)低成本新型微加工組件封裝技木；可用于加速度計(jì)、陀螺儀、壓カ計(jì)、麥克風(fēng)、紅外線等微感測(cè)組件，以及微型開關(guān)等微致動(dòng)組件上。
背景技木在本說明書中有關(guān)的名詞先行定義如下微加工組件與微機(jī)電組件為同義辭；密封墻(Seal Wall)與圍繞型導(dǎo)柱凸塊為同義辭； 目前在微機(jī)電組件的封裝方式可分成兩部分第一部分為零級(jí)封裝(0-levelpackaging)，通常是利用不具有功能的封蓋，例如空白的硅、玻璃、陶瓷等芯片，將微機(jī)電組件加以密封。該封蓋其底部與微機(jī)電組件周圍的接合處常使用高分子材料，如有機(jī)高分子材料-苯并環(huán)丁烯(Benzocyclobutane,BCB)、或金、玻璃熔塊(glass frit)等，因?yàn)樗褂玫酿ぶ鴮雍穸榷喟朐谌剿奈⒚滓韵?，所以無法提供足夠空間給微機(jī)電組件運(yùn)動(dòng)之用。最常見的解決方式，是使用蝕刻技術(shù)將封蓋挖出凹穴，使凹穴成為封裝后提供給微機(jī)電組件運(yùn)動(dòng)之用的主要空間。利用苯并環(huán)丁烯(Benzocyclobutane,BCB)來完成封裝工作,乃藉由
高溫(<2う090的加熱方式，將含藏于內(nèi)的溶劑揮發(fā)，并逐漸產(chǎn)生塑形硬化，接著封蓋與微機(jī)電組件芯片即能因此緊密連結(jié)，甚至可形成保護(hù)空腔(Cavity)。此種封裝方式的優(yōu)點(diǎn)在于，技術(shù)人員可以利用光罩定義的技術(shù)，先將尚未產(chǎn)生塑形硬化的BCB予以刻版蝕刻，因此在區(qū)域選擇上較為簡(jiǎn)易，另外在的高溫環(huán)境下，一般集成電路的鋁金屬特性并不會(huì)遭受破壞，這對(duì)整體制程而言，亦具有良好的兼容性，而BCB本身因?yàn)榫哂辛己玫慕雍蠌?qiáng)度、極低的介電損耗(Dielectric Loss),以及較佳的高阻值特性,故目前該項(xiàng)封裝技術(shù)已應(yīng)用于微機(jī)電領(lǐng)域之中。其缺點(diǎn)是密封性無法相當(dāng)可靠，并且在填膠過程中容易發(fā)生崩塌現(xiàn)象，而影響到傳感器組件以及封裝后真空度。此外在塑化過程中會(huì)有揮發(fā)性氣體產(chǎn)生，對(duì)感測(cè)組件本身后續(xù)的量測(cè)結(jié)果會(huì)有影響。另外因?yàn)轲ぶ鴦┍旧聿粚?dǎo)電，僅適合連接無電路功能的封蓋，因其不能提供電氣連接功能。其它的封裝方式包含(a)共晶接合。(b)玻璃熔塊接合。這兩種接合都必須透過高溫及高壓的制程來進(jìn)行，因此對(duì)結(jié)構(gòu)較脆弱微加工組件容易造成結(jié)構(gòu)損傷，降低整體良率。此外通常此設(shè)備皆價(jià)格昂貴，因此在量產(chǎn)上會(huì)有一定的困難度。另外因?yàn)橹瞥痰奶匦裕瑑H適合連接無電路功能的封蓋，因其不能提供電氣連接功能。第二部分微機(jī)電組件與電路的結(jié)合，也稱一級(jí)封裝(1-level packaging),可以是利用打線與另一訊號(hào)處理電路IC結(jié)合在一電路板上，或是利用覆晶與另ー訊號(hào)處理電路IC結(jié)合之后，再用打線與其它組件結(jié)合于電路板上，或是進(jìn)ー步對(duì)訊號(hào)處理電路IC進(jìn)行娃貫穿制程(TSV, through silicon via),利用其底部的錫球直接與電路板結(jié)合,而省去打線的需要。一般而言，為求縮小最終產(chǎn)品的面積與體積，利用覆晶的封裝方式為長(zhǎng)期的趨勢(shì)。另外，也有CM0S-MEMS的制作方式，乃是將微機(jī)電組件與CMOS訊號(hào)處理電路以SOC的方式作在一起，為了使封裝的可靠度增加，可以使用另一封蓋，將電路與封好蓋的微機(jī)電組件加以完整封裝，這樣的二次封裝不但成本高，而且不易使用晶圓級(jí)方式進(jìn)行封裝，也就是不能使用一次封裝方式直接完成。本發(fā)明方法系利用一創(chuàng)新的方法，一次直接完成上述的零級(jí)與ー級(jí)封裝，以雙層銅導(dǎo)柱(copper pillar)達(dá)成足夠的強(qiáng)度，不易隨著使用溫度或回焊溫度而使得封蓋崩塌，銅導(dǎo)柱的寬度可使用五十微米以下，高度則在50-100微米之間，其上方則電鍍含錫的合金。銅導(dǎo)柱凸塊比傳統(tǒng)錫鉛凸塊制程提供如較高互連導(dǎo)線密度、較高的可靠度、改善的電性和散熱特性，以及降低鉛或無鉛…等優(yōu)點(diǎn)。錫鉛凸塊制程在錫鉛加熱回焊(reflow)過程中會(huì)崩毀(collapse)，而銅導(dǎo)柱凸塊則會(huì)保持在x，y和z軸三方面的形狀。因此本發(fā)明具有下列的優(yōu)點(diǎn)I.藉由圍繞型銅導(dǎo)柱凸塊不但提供封裝用途，也可提供微機(jī)電組件所需的工作空間或腔體之功能。2.在封裝的過程中，因銅柱凸塊的機(jī)械強(qiáng)度高，因此可避免崩毀(collapse)，不會(huì)造成組件的損傷。 3.當(dāng)感測(cè)組件越做越小，對(duì)于封裝體積、氣密度的需求越來越嚴(yán)苛。在過程中配合焊錫與銅導(dǎo)柱可以有效解決因共面度不均所造成的氣密度不佳。4.銅導(dǎo)柱具有良好的導(dǎo)電能力與導(dǎo)熱性，因此在未來結(jié)合微控制器，除可以當(dāng)作訊號(hào)聯(lián)結(jié)用，并且能夠有效解決散熱，避免過熱破壞感測(cè)組件。

發(fā)明內(nèi)容基于解決以上所述習(xí)知技藝的缺失，本發(fā)明系提出ー種新型微機(jī)電組件封裝方式。其主要利用在各種微加工組件的封裝上；在以CMOS制程制作感測(cè)組件吋，同時(shí)制作出因應(yīng)封裝需求密封環(huán)(Seal Ring)及訊號(hào)焊墊(Pad);然后利用微電鑄與研磨制程在基板上制作密封用的密封墻(Seal Wall)及連接傳感器訊號(hào)及電カ聯(lián)結(jié)所需銅導(dǎo)柱凸塊。下ー步透過覆晶接合技術(shù)將兩者結(jié)合在一起；最后再以表面黏著技術(shù)(Surface MountTechnology)完成最后傳感器組件封裝。實(shí)施方式本發(fā)明目的系在發(fā)展ー以Flip Chip-on-Board為目的的低成本新型傳感器封裝技木。在這里我們因應(yīng)封裝需求，在加傳感器芯片四周開出ー環(huán)繞的密封環(huán)(Seal Ring)及訊號(hào)焊墊(Pad);然后在基板上制作出連接傳感器訊號(hào)及電カ聯(lián)結(jié)所需的銅導(dǎo)柱凸塊，并制作出作為芯片密封用的密封墻或稱圍繞型導(dǎo)柱凸塊。下一歩透過覆晶接合技術(shù)將兩者結(jié)合在一起；最后再以表面黏著技術(shù)(Surface Mount Technology)完成最后傳感器組件封裝。導(dǎo)柱凸塊及圍繞型導(dǎo)柱凸塊制造流程，主要包含UBM的濺鍍、第一層厚膜光阻的涂布、第一層曝光與顯影、電鑄第一層銅導(dǎo)柱、第一層銅導(dǎo)柱研磨、第二層厚膜光阻的涂布、第二層曝光與顯影、電鍍第二層焊錫(Solder)凸塊、第二層焊錫(Solder)凸塊研磨、光阻去除、UBM去除等步驟。焊錫可為有鉛與無鉛的錫合金。為進(jìn)一歩對(duì)本發(fā)明有更深入的說明，乃藉由實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明，冀能對(duì)貴審查委員于審查工作有所幫助。
圖I :不與環(huán)境接觸式傳感器封裝流程2 :需與環(huán)境接觸式傳感器封裝流程3 :硅貫孔技術(shù)傳感器封裝流程圖主要組件符號(hào)說明I CMOS-MEMS Chip2密封環(huán)3訊號(hào)焊墊4 載臺(tái)5 基板6測(cè)試電路7銅導(dǎo)柱凸塊8密封墻9打線用的焊墊10中介層11訊號(hào)線12錫球數(shù)組13 塑料14密封環(huán)15密封墻16通氣孔17硅貫孔技術(shù)18錫球或凸塊
具體實(shí)施方式實(shí)施例一茲配合下列之圖式說明本發(fā)明之詳細(xì)結(jié)構(gòu)，及其連結(jié)關(guān)系，以利于貴審委做一了解。請(qǐng)參閱圖I所示，其為ー不與環(huán)境接觸式微機(jī)電組件封裝流程示意圖；本發(fā)明將可依此方法用以封裝加速度計(jì)、陀螺儀、絕對(duì)壓カ計(jì)、高度計(jì)等感測(cè)組件，或需要真空密封的致動(dòng)器如微型開關(guān)等；整個(gè)制程詳細(xì)說明如下此處需要注意，下列說明雖然以芯片為主，但事實(shí)上是可以晶圓級(jí)方式進(jìn)行。步驟ー微機(jī)電組件設(shè)計(jì)與制作透過半導(dǎo)體標(biāo)準(zhǔn)制程，例如臺(tái)積電TSMC 0. 35制程，配合微機(jī)電后制程制作CMOS微機(jī)電芯片(CMOS-MEMS Chip) 1，簡(jiǎn)稱第一芯片，并在芯片設(shè)計(jì)上加上必需密封環(huán)(SealRing) 2及訊號(hào)焊墊(Pad) 3 ;如圖1(a)所示。密封環(huán)(Seal Ring) 2是利用蝕刻技術(shù)在微機(jī)電組件四周制作圍繞型溝渠，此溝渠的底部為金屬層，因此可容納與接合覆晶封裝所需的焊錫。對(duì)于需要將微機(jī)電組件所需的輸出入訊號(hào)或電カ接點(diǎn)外引線跨過密封環(huán)2連接至焊墊(Pad) 3的應(yīng)用，則使用最底層金屬M(fèi)l作為外引線，而其上層金屬M(fèi)2或M3則作為溝渠底、層。對(duì)于微機(jī)電組件所需的輸出入訊號(hào)或電カ接點(diǎn)若設(shè)置于密封環(huán)2，則無需外引線，金屬M(fèi)l或M2或M3皆可作為溝渠底層，較佳為金屬M(fèi)l。利用CMOS-MEMS制程技術(shù)，也可以同時(shí)將微機(jī)電組件所需的感測(cè)訊號(hào)前置放大器電路或驅(qū)動(dòng)功率放大器電路設(shè)置于微機(jī)電組件之旁，特別是在密封環(huán)2的外部。電路與微機(jī)電組件則利用外引線相連。電路的輸出入則以焊墊(Pad) 3為之。步驟ニ載臺(tái)芯片(Carrier) 4設(shè)計(jì)與制作載臺(tái)芯片(Carrier)4，簡(jiǎn)稱第二芯片，乃是于基板5上設(shè)計(jì)第一芯片I所需的電力或是微控制器系統(tǒng)或是射頻電路與測(cè)試電路6，然后透過微影制程、電鑄技術(shù)及研磨技木，制作訊號(hào)聯(lián)結(jié)用銅導(dǎo)柱凸塊(Copper Pillar Bumps) 7及密封用的密封墻8 (或稱圍繞型導(dǎo)柱凸塊)；如圖1(b)所示。銅導(dǎo)柱凸塊7與第一芯片I的焊墊(Pad) 3對(duì)應(yīng)設(shè)置，密封墻8則與第一芯片I的密封環(huán)2對(duì)應(yīng)設(shè)置。獨(dú)立凸塊7的直徑與高度可在20-100微米，密封墻8的寬度與高度可在20-100微米，形成密封腔體之較佳的密封墻8的寬度為20-30微米，而高度為80-100微米。獨(dú)立凸塊7與密封墻8的高度，因?yàn)槭峭瑫r(shí)制造的，所以都是ー樣 的。在某些應(yīng)用中，第二芯片也可以不設(shè)置電カ或是微控制器系統(tǒng)或是射頻電路與測(cè)試電路，純粹是硅基板、陶瓷基板等。在某些應(yīng)用中，第二芯片也可以同時(shí)設(shè)置微機(jī)電組件所需的感測(cè)訊號(hào)前置放大器電路或驅(qū)動(dòng)功率放大器電路。步驟三覆晶接合(Flip-ChipAssembly)在具有可控真空度或可填入特定氣體如惰性氣體的腔體內(nèi)，透過標(biāo)準(zhǔn)的覆晶接合機(jī)臺(tái)或紅外線穿透芯片的功能將上下結(jié)構(gòu)對(duì)準(zhǔn)，并利用回焊技術(shù)將兩結(jié)構(gòu)結(jié)合在一起，使得微型可動(dòng)組件密封在適宜的真空度或特定氣體(例如惰性氣體)的密封室之內(nèi)，得以隔絕外界的干擾，提升其可靠度；如圖1(c)所示。因?yàn)榛睾笧闃I(yè)界穩(wěn)定可靠之技術(shù)，其操作在250度左右，不會(huì)對(duì)微組件產(chǎn)生影響，同時(shí)也不會(huì)釋放氣體于密封室內(nèi)。進(jìn)ー步可在步驟ニ之后增加ー步驟將吸氣劑(getter)置于密封的腔體內(nèi)。該吸氣劑，例如SAES Getters公司提供的薄膜式吸氣材料，可以加以沈積并圖案化于特定區(qū)域，因此于本發(fā)明中可以施作于載臺(tái)之上。兩芯片密封后，加熱300度C至少15分鐘，即可使腔體的真空度達(dá)0.1 or0.01 Torr,甚至更低。步驟四切割成晶粒與表面黏著接合將結(jié)合好的晶圓進(jìn)行切割晶粒，可以切除第一芯片圍繞型凸塊結(jié)合處之外的部分，以顯露出第二芯片可以打線的焊墊。利用表面黏著技術(shù)將晶粒黏著于中介層(Interp0Ser)9上，再以打線接合方式將訊號(hào)線10接出，背面再以錫球數(shù)組11作為對(duì)外接腳，中介層(Interposer)9—般為具有連接線之電路板；如圖1(d)所示。步驟五填膠最后填充塑料12，將組件進(jìn)行完整密封保護(hù)；如圖I (e)所示。本技術(shù)特點(diǎn)⑴可于CMOS-MEMS制程制作面加工微機(jī)電組件的同時(shí)達(dá)成環(huán)繞的密封環(huán)的制作，無須增加制作成本；(2)因密封用密封墻的環(huán)繞，增加密封可靠度與制程的良率；(3)對(duì)于需要完全密封的加速度計(jì)與陀螺儀或微型開關(guān)等，本發(fā)明的封裝法既簡(jiǎn)單又可靠；(4)對(duì)于需要數(shù)字調(diào)校或智能功能或無線傳輸功能的傳感器可利用含有射頻/微控制器/電池(RF/Micron/Battery)等功能區(qū)塊的芯片作為載臺(tái)，以減少封裝成本與材料。
(5)而這些含有測(cè)試電路的功能區(qū)塊系統(tǒng)電路載臺(tái)基板，則可進(jìn)ー步提供聯(lián)結(jié)CMOS-MEMS芯片組件所需之訊號(hào)或電カ的銅導(dǎo)柱凸塊及密封用的密封墻。實(shí)施例ニ若所需封裝傳感器組件需與環(huán)境接觸，如麥克風(fēng)、表壓カ計(jì)、濕度計(jì)、氣體傳感器等傳感器，貝1J可在密封環(huán)(Seal Ring) 13與密封墻14預(yù)留通氣孔(Vent hole) 15,以利后續(xù)操作，例如麥克風(fēng)的通氣孔。其封裝方式，步驟一與步驟ニ，分別如圖2(a)與圖2(b)所示。步驟三與步驟四則與實(shí)施例一相同，如圖2 (c)與圖2(d)所示；然因其感測(cè)組件須與大氣接觸，故省略填膠之步驟。實(shí)施例三
上述兩個(gè)實(shí)施例，其中之步驟ニ 可在第二芯片其外圍原本作為打線用的焊墊17，直接以硅穿孔技術(shù)(Through Silicon Via, TSV)，連接至其基材底面，并于其底端制作錫球或凸塊18，即可直接成為ー完整封裝的傳感器，省去中介層9所占的面積與體積，縮小微機(jī)電組件封裝的體積與成本；如圖3所示。硅穿孔(TSV)技術(shù)為已知可行的技藝，在此提出其可行的方法之一加以說明作為參考，TSV為晶粒間的電氣連結(jié)，構(gòu)建TSV的一般方法包含穿過晶粒，蝕刻出一細(xì)長(zhǎng)孔(ー個(gè)貫孔-via)，并填滿銅。在此制程中包含許多步驟；蝕刻貫孔的技術(shù)包括雷射鉆孔，深層反應(yīng)離子蝕刻(DRIE)及深層貫孔使用的「Bosch」深層反應(yīng)離子蝕刻。再以電鍍方式將貫孔填滿銅，此為長(zhǎng)久所知的制程，亦即是將電流通過浸泡在含銅離子之電浴槽內(nèi)的基板。然而，在蝕刻與填入銅的步驟間，為確保已充填貫孔的功能可正確運(yùn)作，必須沈積三層材質(zhì)。第一層為隔離層，用來將晶粒中的硅本體與TSV中的銅以電氣分離。第二層為障壁層(barrierlayer)，防止銅擴(kuò)散到硅中。這兩個(gè)層體皆為組件可正確運(yùn)作的基本要素。在這些層體之上是ー銅薄層稱為「銅晶種層」(copper seed layer)，其是否連續(xù)對(duì)后續(xù)的電鍍制程相當(dāng)重要，若不連續(xù)，則在填充銅中將會(huì)生成空隙，破壞貫孔。目前這三層層體的沈積工作皆利用干式沉積制程，例如PVD及CVD。上述三個(gè)實(shí)施例或本發(fā)明的實(shí)施方法雖然都以芯片為標(biāo)的，事實(shí)上整個(gè)發(fā)明的實(shí)施是以晶圓級(jí)的方式來進(jìn)行，也就是說在本發(fā)明方法中零級(jí)封裝與一級(jí)封裝可以同時(shí)以晶圓級(jí)的方式完成。其實(shí)施的方式有兩種第一種可讓零級(jí)封裝在外圍，而ー級(jí)封裝在內(nèi)部；第二種則是零級(jí)封裝在內(nèi)部,而ー級(jí)封裝在外圍。這樣的晶圓級(jí)封裝(Wafer-levelpackaging, WLP)是幫微加工組件提供保護(hù)外殼，該制程在晶圓狀態(tài)時(shí)就封裝晶粒，再進(jìn)行后段組裝制程。然后，晶圓再進(jìn)行切割，成為獨(dú)立封裝晶粒。綜上所述，本發(fā)明之結(jié)構(gòu)特征及實(shí)施例皆已詳細(xì)掲示；此法，以低成本達(dá)到傳統(tǒng)傳感器封裝方式無法達(dá)到之制程簡(jiǎn)單及加工容易...等種種優(yōu)點(diǎn)。故可充分顯示出本發(fā)明案在目的及功效上均深富實(shí)施之進(jìn)步性，極具產(chǎn)業(yè)之利用價(jià)值，且為目前市面上前所未見之運(yùn)用，依專利法之精神所述，本發(fā)明案完全符合發(fā)明專利之要件，故提出專利案之申請(qǐng)以獲求專利權(quán)之保護(hù)。唯以上所述者，僅為本發(fā)明之較佳實(shí)施例而已，當(dāng)不能以之限定本發(fā)明所實(shí)施之范圍，即大凡依本發(fā)明申請(qǐng)專利范圍所作之均等變化與修飾，皆應(yīng)仍屬于本發(fā)明專利涵蓋之范圍內(nèi)，謹(jǐn)請(qǐng)貴審查委員明鑒，并祈惠準(zhǔn)，是所至禱。
權(quán)利要求
1.一種對(duì)微機(jī)電制程或與半導(dǎo)體制程完成的微加工組件進(jìn)行封裝的方法，主要是 在具有微加工組件的芯片，簡(jiǎn)稱第一芯片，利用蝕刻技術(shù)在微加工組件四周制作圍繞型溝渠，此溝渠底部為金屬層，因此可接合并容納覆晶封裝所需的焊錫，同時(shí)也制作數(shù)個(gè)連接微加工組件的焊墊，俾便訊號(hào)或電カ的輸出入，該焊墊可設(shè)于圍繞型溝渠之內(nèi)或之外； 在具有載臺(tái)功能的芯片，簡(jiǎn)稱第二芯片，制作對(duì)應(yīng)于第一芯片的圍繞型導(dǎo)柱凸塊，同時(shí)也制作連接第一芯片所需訊號(hào)或電カ之焊墊的數(shù)個(gè)到數(shù)十個(gè)導(dǎo)柱凸塊； 將第一芯片的圍繞型溝渠與第二芯片的圍繞型導(dǎo)柱凸塊互相對(duì)準(zhǔn)，以覆晶封裝方式進(jìn)行加熱接合，形成一中空的封閉空間，以容許第一芯片的微加工組件有活動(dòng)的空間。
2.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，其中的導(dǎo)柱凸塊至少為雙層結(jié)構(gòu)，底層為銅導(dǎo)柱，上層為覆晶封裝所需的焊錫。
3.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，其中的第一芯片與第二芯片至少其中之一，進(jìn)ー步包含驅(qū)動(dòng)微加工組件結(jié)構(gòu)所需的功率放大電路。
4.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，其中的第一芯片與第二芯片至少其中之一，進(jìn)一歩包含感測(cè)微加工組件所需的訊號(hào)放大電路。
5.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，其中的圍繞型導(dǎo)柱，其結(jié)構(gòu)可依設(shè)計(jì)者需求制作所需樣式制作，如方形、圓形、六角形、八角形等。
6.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，其中的圍繞型導(dǎo)柱為無缺ロ的密封墻或有缺ロ的不密封墻結(jié)構(gòu)。
7.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，其中的第二芯片含有數(shù)字電路或微控制器。
8.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，其中的第二芯片含有數(shù)字電路與射頻電路。
9.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，其中進(jìn)ー步在兩芯片做覆晶結(jié)合時(shí)，使其周圍的壓カ達(dá)到設(shè)定的真空度，或通入惰性氣體于兩芯片密封的腔體內(nèi)。
10.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，進(jìn)ー步増加一步驟將吸氣劑(getter)置于密封的腔體內(nèi)。
11.如申請(qǐng)專利范圍第I項(xiàng)之方法，其中的制程是以晶圓級(jí)(waferlevel)方式進(jìn)行。
12.如申請(qǐng)專利范圍第11項(xiàng)所述之方法，進(jìn)ー步増加一步驟如下將結(jié)合好的晶圓進(jìn)行切割晶粒，可以切除第一芯片圍繞型凸塊結(jié)合處之外的部分，以顯露出第二芯片可以打線的焊墊；利用表面黏著技術(shù)將晶粒黏著于中介層(Interp0ser)上，再以打線接合方式將訊號(hào)線接出到中界層，最后以球柵數(shù)組(BGA)或四周平底無鉛(Quad Flat No leads,QFN)完成封裝。
13.如申請(qǐng)專利范圍第I項(xiàng)所述之方法，其中的銅導(dǎo)柱凸塊及封裝墻之直徑與寬度在20微米到100微米之間。
14.依據(jù)申請(qǐng)專利范圍第I項(xiàng)之方法，其中的載臺(tái)(Carrier)可在其外圍原本作為打線用的焊墊，直接以硅貫孔技術(shù)(Through Silicon Via, TSV)，連接至其基材底面，并于其底端制作錫球或凸塊，即可直接成為ー完整封裝的傳感器或致動(dòng)器。
全文摘要
一種對(duì)微機(jī)電制程或與半導(dǎo)體制程完成的微加工組件進(jìn)行封裝的方法，主要是利用蝕刻技術(shù)在微結(jié)構(gòu)傳感器芯片，簡(jiǎn)稱第一芯片，其微加工組件四周制作圍繞型溝渠，此溝渠的底部為金屬層，因此可容納與接合覆晶封裝所需的焊錫。利用系統(tǒng)電路載臺(tái)的芯片，簡(jiǎn)稱第二芯片，制作對(duì)應(yīng)于第一芯片的圍繞型導(dǎo)柱凸塊，將第一芯片的圍繞型溝渠與第二芯片的圍繞型導(dǎo)柱凸塊互相對(duì)準(zhǔn)，加熱接合，形成一中空的封閉空間，以容許第一芯片的微加工組件有活動(dòng)的空間。另對(duì)于含有功能區(qū)塊的第二芯片，則可進(jìn)一步提供連接兩芯片之間訊號(hào)或電力所需的導(dǎo)柱凸塊。
文檔編號(hào)B81C1/00GK102649536SQ201110046929
公開日2012年8月29日 申請(qǐng)日期2011年2月25日 優(yōu)先權(quán)日2011年2月25日
發(fā)明者張鴻銘, 林銘哲, 許后竣, 黃榮堂 申請(qǐng)人:永春至善體育用品有限公司