專利名稱：單片集成傳感器裝置及形成方法和形成其腔體結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及微機(jī)電系統(tǒng)(MEMS)裝置，更特別地，涉及單個(gè)晶片上的MEMS裝置和電子器件(electrical device)。
背景技術(shù)：
MEMS裝置(例如傳感器)以及相關(guān)電子器件(例如專用集成電路(ASIC)) —般都設(shè)置在單獨(dú)的芯片上，因?yàn)閮烧叩闹圃旃に嚤舜瞬患嫒?。例如，在現(xiàn)代CMOS技術(shù)中，關(guān)鍵的是要避免高溫以保護(hù)摻雜分布，而在電子器件的制造過程中，可能需要高溫步驟。雙芯片解決方案存在許多缺點(diǎn)，例如，包裝更復(fù)雜和昂貴的封裝，以及無法實(shí)施要求對非常小的信號進(jìn)行處理的應(yīng)用。

近來開發(fā)了所謂的“MEMS first”的工藝，用于將MEMS與電子器件集成在單個(gè)芯片上。但是，這種工藝仍然存在缺陷和不足，仍有改進(jìn)余地。因此，需要能夠使MEMS和電子器件設(shè)置在單個(gè)晶片上的改進(jìn)系統(tǒng)和方法。

發(fā)明內(nèi)容
實(shí)施例涉及單片集成MEMS傳感器裝置和電子器件以及相關(guān)的方法。在一個(gè)實(shí)施例中，方法包括通過以下步驟在襯底上形成微機(jī)電系統(tǒng)(MEMS)裝置在襯底上形成犧牲層，在犧牲層上沉積第一硅層，所述第一硅層具有至少一個(gè)釋放孔，通過所述至少一個(gè)釋放孔在犧牲層內(nèi)形成腔體，并且通過沉積第二硅層而密封腔體；以及在襯底上形成電子器件。在一個(gè)實(shí)施例中，單片集成傳感器裝置包括形成于襯底上的微機(jī)電系統(tǒng)(MEMS)傳感器，所述MEMS傳感器包括通過至少一個(gè)釋放孔形成于犧牲層內(nèi)并由硅層密封的腔體；以及形成于襯底上的電子器件。在一個(gè)實(shí)施例中，方法包括獲得娃襯底；在娃襯底上形成植入層；在植入層上圖案化一單晶犧牲層；在犧牲層上沉積第一硅層，所述第一硅層具有至少一個(gè)釋放孔；通過釋放孔蝕刻犧牲層，以形成腔體；以及通過在第一硅層上沉積第二硅層而密封腔體。


根據(jù)下文結(jié)合附圖對本發(fā)明各個(gè)實(shí)施例的詳細(xì)說明，可更完整地理解本發(fā)明，附圖中圖IA至圖IE示出根據(jù)一個(gè)實(shí)施例的集成有電子器件的電容式MEMS裝置的制造步驟。圖2A至圖2D示出根據(jù)一個(gè)實(shí)施例的集成有電子器件的電容式MEMS裝置的制造步驟。圖3示出根據(jù)一個(gè)實(shí)施例的集成有電子器件的壓阻式MEMS裝置。圖4A至圖4G示出根據(jù)一個(gè)實(shí)施例的集成有電子器件的電容式MEMS裝置的制造步驟。圖5示出根據(jù)一個(gè)實(shí)施例的集成有電子器件的壓阻式MEMS裝置?？蓪Ρ景l(fā)明進(jìn)行各種修改且本發(fā)明可具有替代形式，但其特定實(shí)施例在附圖中以示例的形式示出并將詳細(xì)說明。但是，應(yīng)理解的是，其目的并不是將本發(fā)明限制于所述的特定實(shí)施例。相反，本發(fā)明旨在覆蓋落在由所附權(quán)利要求定義的本發(fā)明的精神和范圍內(nèi)的所有修改、等同形式和替代形式。
具體實(shí)施例方式實(shí)施例涉及MEMS裝置，特別涉及在單個(gè)晶片上集成有相關(guān)電子器件的MEMS裝置。實(shí)施例利用模塊化工藝流程概念作為MEMS-first方法的一部分，能夠利用新穎的腔體密封工藝。因此減少或消除了由于MEMS加工對電子器件的影響和潛在有害作用。同時(shí)，提供 了高度靈活的解決方案，能夠?qū)嵤└鞣N測量原理，包括電容式和壓阻式。因此，各種傳感器應(yīng)用可具有改進(jìn)的性能和質(zhì)量，同時(shí)保持成本高效。圖I示出具有局部犧牲層(例如氧化物)的電容式MEMS裝置100的制造步驟。圖IA示出具有植入層104的硅襯底102。在一個(gè)實(shí)施例中，襯底102為p型襯底，并且層104為η型植入層，從而形成pn結(jié)。層104上形成有圖案化的犧牲層106。在一個(gè)實(shí)施例中，犧牲層106包括氧化物。在圖IB中，沉積硅層108，例如，通過一個(gè)實(shí)施例中的外延生長進(jìn)行沉積。硅層108包括釋放孔110，穿過所述釋放孔通過犧牲層蝕刻而形成腔體112。在實(shí)施例中，腔體112為約50納米(nm)至約IOOnm高(相對于頁面上附圖的方向)。沉積并蝕刻可選的腔體鈍化層114，例如氧化硅或氮化硅，以有助于隨后的腔體密封。在圖IC中，通過外延生長而沉積的硅層116來密封腔體112。如果在實(shí)施例中設(shè)置有可選的腔體鈍化層114，可有助于防止硅在一定工藝條件下在腔體112中生長。如圖IC所示，結(jié)果是，多晶硅密封膜116位于腔體112的頂部上，其余的犧牲層108和單晶硅118位于襯底102的表面的其他區(qū)域上。在圖ID中，由于鄰近膜結(jié)構(gòu)116而形成的單晶硅，所以可在普通的CMOS或BICMOS工藝中在同一晶片102上加工電子器件，例如MOS晶體管120?？赏ㄟ^隔離槽122實(shí)現(xiàn)橫向電隔離，并且可通過接觸結(jié)構(gòu)124實(shí)現(xiàn)與頂部和底部電極的電接觸。在圖IE中，可用金屬間氧化物126、電觸點(diǎn)128和金屬噴鍍層(metallization) 130進(jìn)行普通晶片精加工工藝。在傳感器釋放132和鈍化134之后，在同一晶片102上形成鄰近電子器件(例如晶體管120)的電容式傳感器裝置136，例如一個(gè)實(shí)施例中的壓力傳感器。在其他實(shí)施例中，傳感器裝置136可包括另一種傳感器技術(shù)，例如壓阻式傳感器，并且晶體管120可包括某些其他電子器件。雖然圖I為單片集成傳感器技術(shù)的一個(gè)示例，但該概念也具有靈活性，在特定應(yīng)用中，如果需要或要求，可制造沒有電子器件的離散傳感器裝置。圖2示出具有局部單晶犧牲層(例如實(shí)施例中的硅鍺(SiGe)或摻雜硅)的電容式MEMS裝置200的制造步驟。在圖2A中，硅襯底202具有植入層204。在一個(gè)實(shí)施例中，襯底202為P型襯底，并且層204為η型，從而形成垂直的pn結(jié)。在層204上圖案化形成單晶犧牲層206。犧牲層206可包括摻雜類型或摻雜濃度不同于層206界面處的娃材料204的SiGe或摻雜硅。
參照圖2B，犧牲層206的單晶特性允許鄰近犧牲層206且在其頂部上通過外延生長形成單晶層208。一部分犧牲層206通過釋放孔210去除，以形成腔體212。該工藝程序的實(shí)施例在DE 19700290中進(jìn)行了說明，其整體結(jié)合于此作為參考。在實(shí)施例中，腔體212為約50nm至約IOOnm高(相對于頁面上附圖的方向)。參照圖2C，對腔體212和釋放孔210填充用于隔離的填充材料214，例如氧化物，并從晶片表面上去除。通過形成于其余犧牲層206上的釋放孔216，通過另一次犧牲層蝕刻而形成腔體218。在晶片表面上沉積并蝕刻可選的腔體鈍化層220，例如氧化硅或氮化硅，以有助于隨后的腔體密封。參照圖2D，通過外延生長而沉積的硅層222來密封腔體218。腔體鈍化層220可有助于避免硅在一定工藝條件下在腔體218內(nèi)生長。結(jié)果是，單晶硅密封膜224位于腔體218的頂部上，單晶硅226位于晶片表面的其他區(qū)域上。由于設(shè)置了所述單晶硅226，所以可在普通CMOS或BICMOS工藝中在同一晶片202 上形成電子器件，例如MOS晶體管228?？赏ㄟ^隔離槽230提供橫向電隔離，通過接觸結(jié)構(gòu)232提供與電容式傳感器裝置的底部和頂部電極的電接觸?？捎媒饘匍g氧化物234、電觸點(diǎn)236和金屬噴鍍層238進(jìn)行普通晶片精加工工藝。在傳感器釋放240和鈍化242之后，在同一晶片202上形成電容式傳感器裝置244 (例如壓力傳感器)與電子器件(例如晶體管228)。在其他實(shí)施例中，傳感器裝置244可包括另一種傳感器技術(shù)，并且晶體管228可包括某些其他電子器件。如同圖1，雖然圖2為單片集成傳感器技術(shù)的一個(gè)示例，但該概念也具有靈活性，在特定應(yīng)用中，如果需要或要求，可制造沒有電子器件的離散傳感器裝置。圖3示出具有單晶犧牲層(例如實(shí)施例中的硅鍺(SiGe)或摻雜硅)的壓阻式MEMS裝置300。在圖3的實(shí)施例中，與圖I和圖2的前述電容式傳感實(shí)施例不同，單晶犧牲層不需要圖案化，因?yàn)樵谠搲鹤枋絺鞲袑?shí)施例中不需要進(jìn)行隔離。裝置300包括具有植入層304的硅襯底302。在一個(gè)實(shí)施例中，襯底302為p型襯底，并且層304為η型植入層。單晶犧牲層306形成于層304上。犧牲層306可包括例如摻雜類型和/或摻雜濃度不同于層304和306的界面處的硅材料的SiGe或摻雜硅。單晶犧牲層306使得能夠在層306上通過外延生長形成單晶層308?？纱┻^釋放孔310通過犧牲蝕刻而形成腔體312，如DE19700290中所描述，其整體結(jié)合于此作為參考。在實(shí)施例中，腔體312為約50nm至約IOOnm高(相對于頁面上附圖的方向)。在晶片表面上沉積并蝕刻可選的腔體鈍化層314，例如氧化硅、氮化硅或某些其他適當(dāng)?shù)牟牧?，以有助于隨后的腔體密封。通過外延生長而沉積的硅層316來密封腔體312，如果存在腔體鈍化層314，則有助于防止硅在一定工藝條件下在腔體312內(nèi)生長。迄今得到位于腔體312頂部上的單晶硅密封膜316，單晶硅還位于晶片表面的所有其他區(qū)域上。單晶膜316上的壓電電阻器318的植入提供了壓阻式傳感器裝置320。單晶硅316使得能夠通過普通CMOS或BICMOS加工概念在同一晶片302上加工電子器件，例如MOS晶體管322。可用金屬間氧化物334、電觸點(diǎn)336和金屬噴鍍層338進(jìn)行普通晶片精加工工藝。在傳感器釋放330和鈍化332之后，在同一晶片302上形成鄰近電子器件(例如晶體管322)的壓阻式傳感器裝置334，例如壓力傳感器。在其他實(shí)施例中，傳感器裝置334可包括另一種傳感器技術(shù)，并且晶體管322可包括某些其他電子器件。如同圖I和圖2，雖然圖3為單片集成傳感器技術(shù)的一個(gè)示例，單該概念也具有靈活性，在特定應(yīng)用中，如果需要或要求，可在同一晶片上制造沒有電子器件的離散傳感器裝置，和/或制造電容式和壓阻式傳感器裝置兩者。圖4示出在絕緣體上硅(SOI)襯底上形成電容式MEMS裝置400的制造步驟。雖然SOI可能比其他技術(shù)更昂貴，但在實(shí)施例中可提供簡化的工藝流程。參照圖4A，SOI襯底包括硅襯底402、隱埋(box)氧化物層404和薄硅裝置層406。在實(shí)施例中，層406為約IOOnm至約400nm厚。在圖4B中，在隱埋氧化物層404下方通過高能植入形成摻雜層408。因此，層408可形成用于MEMS裝置的底部電極。在圖4C中，通過外延生長形成單晶硅層410。

在圖4D中，穿過釋放孔414通過犧牲層蝕刻而形成腔體412。在實(shí)施例中，腔體412為約50nm至約IOOnm高(相對于頁面上附圖的方向)。在晶片表面上沉積并蝕刻可選的腔體鈍化層416，例如氧化硅、氮化硅或某些其他適當(dāng)?shù)牟牧?，這隨后會有助于腔體密封。在圖4E中，硅層418通過外延生長而沉積并密封腔體412。腔體鈍化層416可有助于防止硅在一定工藝條件下在腔體412內(nèi)生長。結(jié)果是，單晶硅密封膜418位于腔體412的頂部上，單晶硅418還位于晶片表面的所有其他區(qū)域上。在圖4F中，由于單晶硅418，能夠在同一晶片402上通過普通CMOS或BICMOS工藝形成MOS晶體管420或另一電子器件?？赏ㄟ^隔離槽422在MEMS裝置與晶體管420之間實(shí)現(xiàn)橫向電隔離?？赏ㄟ^接觸結(jié)構(gòu)424實(shí)現(xiàn)與傳感器裝置的頂部和底部電極的電接觸。在圖4G中，可用金屬間氧化物426、電觸點(diǎn)428和金屬噴鍍層430進(jìn)行普通晶片精加工工藝。在傳感器釋放432和鈍化434之后，在同一晶片上于電子器件(例如晶體管420)的旁邊形成電容式傳感器裝置436，例如壓力傳感器。在其他實(shí)施例中，傳感器裝置436可包括另一種傳感器技術(shù)，并且晶體管420可包括某些其他電子器件。如同圖I至圖3，雖然圖4為單片集成傳感器技術(shù)的一個(gè)示例，但該概念也具有靈活性，在特定應(yīng)用中，如果需要或要求，可在同一晶片上制造沒有電子器件的離散傳感器裝置。圖5示出形成于SOI襯底上的壓阻式MEMS裝置500的步驟。雖然SOI可能比其他技術(shù)更昂貴，但在實(shí)施例中可提供簡化的工藝流程。SOI襯底502具有形成于其上的隱埋氧化物層504和硅裝置層506。在實(shí)施例中，層506為約IOOnm至約400nm厚。在層504上通過外延生長形成單晶硅層508。穿過釋放孔510通過犧牲層蝕刻而形成腔體512。在實(shí)施例中，腔體512為約50nm至約IOOnm高(相對于頁面上附圖的方向)。在晶片表面上沉積并蝕刻可選的腔體鈍化層514，例如氧化硅、氮化硅或某些其他適當(dāng)?shù)牟牧希杂兄陔S后的腔體密封。隨后，硅層516通過外延生長而沉積并密封腔體512。腔體鈍化層514可有助于防止硅在一定工藝條件下在腔體512內(nèi)生長。結(jié)果是，單晶硅密封膜516位于腔體512上，單晶硅位于晶片表面的所有其他區(qū)域上。單晶膜516上的壓電電阻器518的植入形成壓阻式傳感器裝置520。單晶層516使得能夠通過普通CMOS或BICMOS在同一晶片502上加工電子器件，例如MOS晶體管522?？捎媒饘匍g氧化物524、電觸點(diǎn)526和金屬噴鍍層528進(jìn)行普通晶片精加工工藝。在傳感器釋放530和鈍化532之后，在同一晶片502上于電子器件(例如晶體管522或某些其他裝置)是旁邊形成壓阻式傳感器裝置520，例如壓力傳感器。在其他實(shí)施例中，傳感器裝置520可包括另一種傳感器技術(shù)，并且晶體管522可包括某些其他電子器件。如同圖I至圖4，雖然圖5為單片集成傳感器技術(shù)的一個(gè)示例，但該概念也具有靈活性，在特定應(yīng)用中，如果需要或要求，可在同一晶片上制造沒有電子器件的離散傳感器裝置，和/或制造電容式和壓阻式傳感器裝置兩者。因此，實(shí)施例為現(xiàn)代CMOS和BICMOS技術(shù)中的MEMS結(jié)構(gòu)的單片集成提供了成本高效、靈活的解決方案。通過利用新穎的腔體密封工藝，至少部分地避免了 MEMS與電氣加工步驟之間的負(fù)面相互作用?？稍趯?shí)施例中實(shí)施的較小的腔體尺寸還提高了裝置的堅(jiān)固性(robustness),降低了過應(yīng)力的風(fēng)險(xiǎn)。進(jìn)一步地，通過利用外加電壓替代物理壓力或加速負(fù)荷，實(shí)施例中還在制造測試階段提供了優(yōu)點(diǎn)，因此降低了測試復(fù)雜性和嘗試。至少部分原因是因?yàn)楦那惑w?；谕?MEMS技術(shù)平臺，對于各種傳感原理(例如電容式和壓阻式)提供了高度靈活性。本文對系統(tǒng)、裝置和方法的各個(gè)實(shí)施例進(jìn)行了說明。這些實(shí)施例僅通過示例來給 出，并非用于限制本發(fā)明的范圍。另外，應(yīng)理解的是，所述實(shí)施例的各個(gè)特征可以各種形式組合，以生產(chǎn)多種附加實(shí)施例。另外，與所公開的實(shí)施例一起使用還說明了各種材料、尺寸、形狀、配置和位置等，但是，只要不超出本發(fā)明的范圍，也可利用公開之外的材料、尺寸、形狀、配置和位置等。相關(guān)領(lǐng)域的普通技術(shù)人員應(yīng)理解的是,本發(fā)明可包括比上述任何單個(gè)實(shí)施例中示出的特征更少的特征。本文所述的實(shí)施例并不意味著對本發(fā)明的各個(gè)特征進(jìn)行組合的方法的窮舉示例。因此，所述實(shí)施例并非互相排除這些特征的組合；相反，本發(fā)明可包括選自不同單個(gè)實(shí)施例的不同單個(gè)特征的組合，如本領(lǐng)域的普通技術(shù)人員應(yīng)理解的。上文中作為參考而納入本文的文件限制為，與本文的明確公開相反的主題名稱不應(yīng)納入本文。上文中作為參考而納入本文的文件進(jìn)一步限制為，這些文件中所包括的權(quán)利要求不納入本文作為參考。上文中作為參考而納入本文的文件進(jìn)一步限制為，這些文件中提供的任何定義不納入本文作為參考，除非明確包含在本文中。為了理解本發(fā)明的權(quán)利要求，明顯地，不應(yīng)實(shí)施35U. S. C.第112節(jié)第六段的條款，除非權(quán)利要求中包含特定術(shù)語“的方法”或“的步驟”。
權(quán)利要求
1.一種形成單片集成傳感器裝置的方法，包括 通過以下步驟在襯底上形成微機(jī)電系統(tǒng)裝置在所述襯底上形成犧牲層；在所述犧牲層上沉積第一硅層，所述第一硅層包括至少一個(gè)釋放孔；通過所述至少一個(gè)釋放孔在所述犧牲層內(nèi)形成腔體；并且通過沉積第二硅層而密封所述腔體；以及在所述襯底上形成電子器件。
2.根據(jù)權(quán)利要求I所述的方法，進(jìn)一步包括在所述腔體中沉積腔體鈍化層。
3.根據(jù)權(quán)利要求I所述的方法，其中，形成所述犧牲層的步驟包括圖案化所述犧牲層。
4.根據(jù)權(quán)利要求I所述的方法，其中，形成所述犧牲層的步驟包括形成單晶犧牲層。
5.根據(jù)權(quán)利要求I所述的方法，其中，形成所述電子器件的步驟進(jìn)一步包括利用所述單晶犧牲層。
6.根據(jù)權(quán)利要求I所述的方法，其中，密封所述腔體的步驟進(jìn)一步包括沉積包括單晶硅的第二硅層。
7.根據(jù)權(quán)利要求I所述的方法，其中，形成微機(jī)電系統(tǒng)裝置的步驟包括形成傳感器裝置。
8.根據(jù)權(quán)利要求7所述的方法，其中，形成傳感器裝置的步驟包括形成電容式傳感器裝置或壓阻式傳感器裝置的至少其中之一。
9.根據(jù)權(quán)利要求I所述的方法，其中，形成電子器件的步驟包括形成至少一個(gè)晶體管。
10.根據(jù)權(quán)利要求I所述的方法，其中，形成電子器件的步驟包括利用CMOS或BICMOS工藝的其中之一。
11.根據(jù)權(quán)利要求I所述的方法，其中，形成微機(jī)電系統(tǒng)裝置的步驟進(jìn)一步包括通過至少一個(gè)釋放孔填充所述腔體的一部分。
12.根據(jù)權(quán)利要求I所述的方法，進(jìn)一步包括在所述微機(jī)電系統(tǒng)裝置與所述電子器件之間形成隔離槽。
13.一種單片集成傳感器裝置，包括 形成于襯底上的微機(jī)電系統(tǒng)傳感器，所述微機(jī)電系統(tǒng)傳感器包括通過至少一個(gè)釋放孔形成于犧牲層中并由硅層密封的腔體；以及形成于所述襯底上的電子器件。
14.根據(jù)權(quán)利要求13所述的裝置，其中，所述硅層包括單晶硅層。
15.根據(jù)權(quán)利要求14所述的裝置，其中，所述單晶硅層形成所述電子器件的一部分。
16.根據(jù)權(quán)利要求13所述的裝置，進(jìn)一步包括形成于所述微機(jī)電系統(tǒng)傳感器與所述電子器件之間的隔離槽。
17.根據(jù)權(quán)利要求13所述的裝置，其中，所述微機(jī)電系統(tǒng)傳感器是電容式傳感器或壓阻式傳感器的其中之一。
18.根據(jù)權(quán)利要求13所述的裝置，其中，所述電子器件包括晶體管。
19.根據(jù)權(quán)利要求13所述的裝置，進(jìn)一步包括所述腔體內(nèi)的腔體鈍化層。
20.根據(jù)權(quán)利要求13所述的裝置，其特征在于，所述硅層包括膜。
21.—種形成單片集成傳感器的腔體結(jié)構(gòu)的方法，包括獲得娃襯底； 在所述硅襯底上形成植入層； 在所述植入層上圖案化一單晶犧牲層； 在所述犧牲層上沉積第一硅層，所述第一硅層具有至少一個(gè)釋放孔； 通過所述釋放孔蝕刻所述犧牲層，以形成腔體；以及 通過在所述第一硅層上沉積第二硅層而密封所述腔體。
22.根據(jù)權(quán)利要求21所述的方法，進(jìn)一步包括通過執(zhí)行所述獲得、形成、圖案化、沉積、蝕刻和密封步驟而形成微機(jī)電系統(tǒng)傳感器。
23.根據(jù)權(quán)利要求22所述的方法，進(jìn)一步包括通過在所述襯底上形成電子器件而形成單片集成傳感器裝置。
24.根據(jù)權(quán)利要求23所述的方法，其中，形成電子器件的步驟進(jìn)一步包括利用所述第二硅層。
25.根據(jù)權(quán)利要求23所述的方法，其中，形成微機(jī)電系統(tǒng)傳感器的步驟進(jìn)一步包括形成電容式微機(jī)電系統(tǒng)傳感器或壓阻式微機(jī)電系統(tǒng)傳感器的至少其中之一，并且其中，形成電子器件的步驟進(jìn)一步包括形成晶體管。
全文摘要
本發(fā)明公開了單片集成傳感器裝置及形成方法和形成其腔體結(jié)構(gòu)的方法。實(shí)施例涉及MEMS裝置，具體涉及單個(gè)晶片上的集成有相關(guān)電子器件的MEMS裝置。實(shí)施例利用模塊化工藝流程概念作為MEMS-first方法的一部分，從而能夠利用新穎的腔體密封工藝。因此減少或消除了由于MEMS加工對電子器件的影響和潛在有害作用。同時(shí)，提供了高度靈活的解決方案，能夠?qū)嵤└鞣N測量原理，包括電容式和壓阻式。因此，各種傳感器應(yīng)用可具有改進(jìn)的性能和質(zhì)量，同時(shí)保持成本高效。
文檔編號B81C1/00GK102674237SQ201210038129
公開日2012年9月19日 申請日期2012年2月17日 優(yōu)先權(quán)日2011年2月22日
發(fā)明者伯恩哈德·溫克勒, 克萊門斯·普魯格爾, 安德烈亞斯·?？藸? 斯特凡·科爾貝 申請人:英飛凌科技股份有限公司