專利名稱：兼容BioFET的CMOS的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及BioFET器件及其制造方法。
背景技術(shù)：
生物傳感器是用于感測(cè)和檢測(cè)生物分子的器件并且基于電子、電化學(xué)、光學(xué)和機(jī)械檢測(cè)原理運(yùn)轉(zhuǎn)。包括晶體管的生物傳感器是電感測(cè)電荷、光子和生物實(shí)體(bio-entities)或者生物分子的機(jī)械性質(zhì)的傳感器?？梢酝ㄟ^(guò)檢測(cè)生物實(shí)體或者生物分子本身或者通過(guò)在指定的反應(yīng)物與生物實(shí)體/生物分子之間的相互作用和反應(yīng)來(lái)實(shí)施檢測(cè)。這種生物傳感器可以使用半導(dǎo)體工藝來(lái)制造、可以快速轉(zhuǎn)換電信號(hào)并且可以容易應(yīng)用于集成電路(IC)和MEMS。BioFET(生物敏感場(chǎng)效應(yīng)晶體管或者生物有機(jī)場(chǎng)效應(yīng)晶體管)是包括用于電感測(cè)生物分子或者生物實(shí)體的生物傳感器類型。盡管BioFET在許多方面是有利，但是例如由于在半導(dǎo)體制造工藝、生物應(yīng)用之間的兼容問(wèn)題、對(duì)半導(dǎo)體制造工藝的約束和/或限制、電信號(hào)與生物應(yīng)用的集成而出現(xiàn)了在它們的制造和/或操作方面的挑戰(zhàn)和/或由于實(shí)施大規(guī)模集成電路(LSI)工藝而帶來(lái)的其它挑戰(zhàn)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種BioFET器件，包括:襯底；柵極結(jié)構(gòu)，設(shè)置于所述襯底的第一表面上；隔離層，設(shè)置于所述襯底的第二表面上，所述第二表面與所述第一表面相對(duì)，其中，所述隔離層包括開口 ；以及界面層，形成于所述開口中的所述襯底的所述第二表面上。在該BioFET器件中，所述界面層包括用于生物分子結(jié)合的材料。在該BioFET 器件中，所述界面材料選自由 Si02、Si3N4、Al203、Ti02、Hf02、Ta205、TiN、SnO、SnO2, Pt、Cr、Au、Al、W、Cu以及它們的組合所組成的組。該BioFET器件還包括:流體溝道，設(shè)置于所述隔離層上。該BioFET器件還包括:多層互連件(MLI)，設(shè)置于所述襯底的所述第一表面上。在該BioFET器件中，所述MLI包括層間介電(ILD)層。在該BioFET器件中，承載襯底接合至設(shè)置于所述ILD層上的鈍化層。該BioFET器件還包括:至少一個(gè)受體，設(shè)置于所述界面層上。根據(jù)本發(fā)明的另一方面，提供了一種提供BioFET器件的方法，包括:在半導(dǎo)體襯底上形成FET器件，其中，所述FET器件包括形成于所述半導(dǎo)體襯底的第一表面上的柵極結(jié)構(gòu)并且包括溝道區(qū)域；在設(shè)置于所述半導(dǎo)體襯底的第二表面上的隔離層中提供開口，所述第二表面與所述第一表面平行并且相對(duì)，其中，所述開口暴露所述FET器件的所述溝道區(qū)域，所述溝道區(qū)域包括所述半導(dǎo)體襯底的所述第二表面的部分；以及在所述開口中的所述半導(dǎo)體襯底的所述第二表面的所述溝道區(qū)域上形成界面材料。該方法還包括:在所述半導(dǎo)體襯底中與所述柵極結(jié)構(gòu)相鄰地形成源極區(qū)域和漏極區(qū)域，其中，所述溝道區(qū)域介于所述源極區(qū)域與所述漏極區(qū)域之間。在該方法中，在所述半導(dǎo)體襯底的所述第一表面上形成多層互連件(MLI)。在該方法中，所述半導(dǎo)體襯底是絕緣體上硅(SOI)襯底。在該方法中，所述SOI襯底包括所述絕緣體層介于其間的第一半導(dǎo)體層和第二半導(dǎo)體層，所述方法還包括:薄化所述SOI襯底，使得所述第一半導(dǎo)體層被去除；并且此后，在所述隔離層中提供所述開口以暴露所述半導(dǎo)體襯底的所述第二表面，其中，所述第二表面設(shè)置于所述第二半導(dǎo)體層上。在該方法中，所述SOI襯底包括掩埋絕緣層介于其間的第一半導(dǎo)體層和第二半導(dǎo)體層，所述方法還包括:薄化所述半導(dǎo)體襯底以提供所述半導(dǎo)體襯底的所述第二表面，其中，所述薄化去除了所述第一半導(dǎo)體層和所述掩埋絕緣層；并且在所述薄化之后，在所述襯底的所述第二表面上形成所述隔離層。該方法還包括:在所述界面層上形成受體，其中，所述受體選自由酶、抗體、配位體、受體、縮氨酸、核苷酸、器官細(xì)胞、有機(jī)體和組織片段所組成的組。該方法還包括:使用所述受體以檢測(cè)設(shè)置于流體溝道中的流體中的目標(biāo)生物分
子。`根據(jù)本發(fā)明的又一方面，提供了一種器件，還包括:第一 BioFET器件，包括:柵極結(jié)構(gòu)，形成于襯底上；源極區(qū)域和漏極區(qū)域，形成在與所述柵極結(jié)構(gòu)相鄰的所述襯底中 ’溝道區(qū)域，介于所述源極區(qū)域與所述漏極區(qū)域之間并且位于所述柵極結(jié)構(gòu)下方；以及界面層，設(shè)置于所述溝道區(qū)域上，其中，所述界面層設(shè)置于所述溝道區(qū)域的第一表面上而所述柵極結(jié)構(gòu)設(shè)置于所述溝道區(qū)域的相對(duì)第二表面上，所述界面層用于提供用于生物實(shí)體的結(jié)合界面；以及讀出放大器，耦合至所述第一 BioFET器件。在該器件中，輸入/輸出焊盤設(shè)置在所述柵極結(jié)構(gòu)設(shè)置于其上的所述襯底上。該器件還包括:第二 BioFET，通過(guò)第一線路連接至所述第一 BioFET ；以及第三BioFET和第四BioFET，連接至第二線路，其中，所述第一 BioFET、所述第二 BioFET、所述第三BioFET和所述第四BioFET設(shè)置于陣列結(jié)構(gòu)中。在該器件中，當(dāng)所述第一 BioFET、所述第二 BioFET、所述第三BioFET和所述第四BioFET檢測(cè)到目標(biāo)生物分子和生物實(shí)體中的至少一個(gè)時(shí)，所述第一線路和所述第二線路可用于傳輸電流。


當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，通過(guò)以下具體描述最好地理解本發(fā)明的各個(gè)方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有按比例繪制。事實(shí)上，為了討論清楚，可以任意增加或者減少各種部件的尺度。圖1是根據(jù)本發(fā)明的一個(gè)或者多個(gè)方面的制作BioFET器件的方法的一個(gè)實(shí)施例的流程圖。
圖2是根據(jù)本發(fā)明的一個(gè)或者多個(gè)方面的BioFET器件的一個(gè)實(shí)施例的橫截面圖。圖3是根據(jù)本發(fā)明的一個(gè)或者多個(gè)方面的在陣列布置中配置的多個(gè)BioFET器件的一個(gè)實(shí)施例的電路圖。圖4是根據(jù)本發(fā)明的一個(gè)或者多個(gè)方面形成的包括多個(gè)BioFET器件的器件的一個(gè)實(shí)施例的俯視圖。圖5是使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)兼容工藝來(lái)制造BioFET器件的方法的流程圖。圖6至圖17是根據(jù)圖5的方法的一個(gè)或者多個(gè)步驟構(gòu)造的BioFET器件的一個(gè)實(shí)施例的橫截面圖。圖18是使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)兼容工藝來(lái)制造BioFET器件的另一種方法的流程圖。圖19至26是根據(jù)圖18的方法的一個(gè)或者多個(gè)步驟構(gòu)造的BioFET器件的橫截面圖。
具體實(shí)施例方式應(yīng)該理解以下公開內(nèi)容提供用于實(shí)施本發(fā)明的不同部件的多個(gè)不同實(shí)施例或者實(shí)例。下文描述部件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅為實(shí)例而并非旨在進(jìn)行限定。另外，在以下描述中的在第二部件上方或者上形成第一部件可以包括其中以直接接觸的形式形成第一部件和第二部件的實(shí)施例并且也可以包括其中可以形成介于第一部件與第二部件之間的附加部件使得第一部件和第二部件可以不直接接觸的實(shí)施例。另外，對(duì)相對(duì)空間相對(duì)位置的術(shù)語(yǔ)(諸如“頂部”、“前”、“底部”和“后”)的引用用來(lái)提供在元件之間的空間相對(duì)位置的關(guān)系而并非旨在于暗示任何絕對(duì)方向。為了簡(jiǎn)化和清楚，可以按照不同比例任意繪制各種部件。在BioFET中，將MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的柵極(該柵極控制半導(dǎo)體在它的源極接觸件和漏極接觸件之間的導(dǎo)電性)替換為用作表面受體(receptor)的固定探測(cè)分子的生物或者生物化學(xué)兼容層或者生物功能化層。實(shí)質(zhì)上，BioFET是具有半導(dǎo)體換能器的場(chǎng)效應(yīng)生物傳感器。BioFET的確定優(yōu)點(diǎn)是無(wú)標(biāo)簽操作前景。具體地，BioFET能夠避免高成本和耗時(shí)的標(biāo)記操作(諸如用例如熒光或者放射探測(cè)器標(biāo)記分析物)。用于BioFET的典型檢測(cè)機(jī)制是由于將目標(biāo)生物分子或者生物實(shí)體接合至BioFET的柵極或者在柵極上固定的受體分子所導(dǎo)致的換能器的導(dǎo)電性調(diào)節(jié)(conductancemodulation)。當(dāng)目標(biāo)生物分子或者生物實(shí)體接合至柵極或者固定受體時(shí)，通過(guò)柵極電勢(shì)改變BioFET的漏極電流?？梢詼y(cè)量漏極電流的這種改變并且可以識(shí)別受體和目標(biāo)生物分子或者生物實(shí)體的結(jié)合。大量多種生物分子和生物實(shí)體可以用來(lái)功能化BioFET的柵極(諸如離子、酶、抗體、配位體、受體、縮氨酸、核苷酸、器官細(xì)胞、有機(jī)體和組織片段)。例如，為了檢測(cè)ssDNA(單鏈脫氧核糖核酸)，可以用固定互補(bǔ)ssDNA鏈功能化BioFET的柵極。此外，為了檢測(cè)各種蛋白質(zhì)(諸如腫瘤標(biāo)記)，可以用單克隆抗體功能化BioFET的柵極。典型生物傳感器的一個(gè)實(shí)例是離子敏感場(chǎng)效應(yīng)晶體管(ISFET)器件。盡管適合于一些目的，但是ISFET具有缺點(diǎn)。它的構(gòu)造要求從晶體管去除導(dǎo)電柵極材料，因此使柵極介電層暴露于其中可能發(fā)生分子調(diào)節(jié)表面反應(yīng)的周圍環(huán)境中。
可以形成的另一器件襯底包括通過(guò)金屬互連線和通孔的疊層(或者多層互連件(MLI))來(lái)連接?xùn)艠O結(jié)構(gòu)與周圍環(huán)境。在這種實(shí)施例中，電勢(shì)調(diào)節(jié)反應(yīng)發(fā)生于最終(頂部)金屬層的外表面或者在MLI頂面上形成的電介質(zhì)表面。然而，該實(shí)施例不利之處在于器件的靈敏度可以由于存在與MLI關(guān)聯(lián)的寄生電容而減少。在圖1中示出了制造生物有機(jī)場(chǎng)效應(yīng)晶體管(BioFET)的方法100的一個(gè)實(shí)施例。方法100可以包括使用與互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝兼容的或者CMOS工藝特有的一個(gè)或者多個(gè)工藝步驟來(lái)形成BioFET。應(yīng)該理解，針對(duì)該方法的附加實(shí)施例，可以在方法100之前、期間和之后提供附加步驟并且可以替換或者去除下文描述的步驟中的一些步驟。另外，應(yīng)該理解，方法100包括具有典型CMOS技術(shù)工藝流程的特征的步驟，因此這里僅進(jìn)行簡(jiǎn)單描述。此外，應(yīng)該注意，圖5和圖18提供方法100的更多實(shí)施例，這些實(shí)施例可以提供適用于方法100的附加細(xì)節(jié)。方法100從框102開始，其中，提供襯底。襯底可以是半導(dǎo)體襯底(例如晶圓)。半導(dǎo)體襯底可以是硅襯底?？蛇x地，襯底可以包括:另一種元素半導(dǎo)體，諸如鍺；化合物半導(dǎo)體，包括碳化硅、砷化鍺、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導(dǎo)體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP ;或者它們的組合。在一個(gè)實(shí)施例中，襯底是絕緣體上半導(dǎo)體(SOI)襯底。SOI襯底可以包括通過(guò)諸如注氧隔離(SMOX)的工藝和/或其它適當(dāng)工藝形成的掩埋氧化物(BOX)層。襯底可以包括摻雜區(qū)域(諸如P-阱和η-講)。然后，方法100繼續(xù)框104，其中，在襯底上形成場(chǎng)效應(yīng)晶體管(FET) JET可以包括柵極結(jié)構(gòu)、源極區(qū)域、漏極區(qū)域以及介于源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域。源極區(qū)域、漏極區(qū)域和/或溝道區(qū)域可以形成于半導(dǎo)體襯底的有源區(qū)域上。FET可以是η型FET (nFET)或者P型FET(pFET)。例如源極區(qū)域/漏極區(qū)域根據(jù)FET結(jié)構(gòu)可以包括η型摻雜劑或者P型摻雜劑。柵極結(jié)構(gòu)可以包括柵極介電層、柵電極層和/或其它適當(dāng)層。在一個(gè)實(shí)施例中，柵電極是多晶硅。其它示例性柵電極包括金屬柵電極，這些金屬柵電極包括諸如Cu、W、T1、Ta、Cr、Pt、Ag、Au的材料；諸如TiN, TaN, NiSi, CoSi的適當(dāng)金屬化合物；它們的組合；和/或其它適當(dāng)導(dǎo)電材料。在一個(gè)實(shí)施例中，柵極介電層是氧化硅。其它示例性柵極介電層包括氮化硅、氮氧化硅、具有高介電常數(shù)(高k)的電介質(zhì)和/或它們的組合。高k材料的實(shí)例包括硅酸鉿、氧化鉿、氧化鋯、氧化鋁、五氧化二鉭、二氧化鉿-氧化鋁(HfO2-Al2O3)合金或者它們的組合。可以使用典型CMOS工藝，諸如光刻；離子注入；擴(kuò)散；沉積，包括物理汽相沉積(PVD)、金屬蒸發(fā)或者濺射、化學(xué)汽相沉積(CVD)、等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)、常壓化學(xué)汽相沉積(APCVD)、低壓CVD (LPCVD)、高密度等離子體CVD (HDPCVD)、原子層CVD (ALCVD)、旋涂);蝕刻，包括濕蝕刻、干蝕刻和等離子體蝕刻；和/或其它適當(dāng)CMOS工藝來(lái)形成FET。然后，方法100繼續(xù)框106，其中，在襯底的背面上形成開口。開口可以包括在襯底的包括FET器件的背面上設(shè)置的一層或者多層中形成的溝槽。開口可以暴露位于柵極和體結(jié)構(gòu)下面(例如與FET的溝道相鄰)的區(qū)域。在一個(gè)實(shí)施例中，開口暴露位于FET器件的柵極和有源區(qū)域/溝道區(qū)域下方的有源區(qū)域(例如硅有源區(qū)域)?？梢允褂眠m當(dāng)光刻工藝以在襯底上提供圖案和蝕刻工藝以從背面去除材料直至暴露FET器件的體結(jié)構(gòu)來(lái)形成開口。蝕刻工藝包括干蝕刻、干蝕刻、等離子體蝕刻和/或其它適當(dāng)工藝。
然后，方法100繼續(xù)框108，其中，在開口中形成界面層。界面層可以形成于位于FET的柵極結(jié)構(gòu)下面的暴露有源區(qū)域上。界面層可以對(duì)于生物分子或者生物實(shí)體結(jié)合而言兼容(例如友好)。例如界面層可以提供用于生物分子或者生物實(shí)體的結(jié)合界面。界面層可以包括用于保持受體的介電材料、導(dǎo)電材料和/或其它適當(dāng)材料。示例性界面材料包括高k電介質(zhì)膜、金屬、金屬氧化物、電介質(zhì)和/或其它適當(dāng)材料。作為又一個(gè)實(shí)例，示例性界面材料包括:Hf02、Ta2O5' Pt、Au、W、T1、Al、Cu、這種金屬的氧化物、Si02、Si3N4' Al2O3' Ti02、TiN,SnO、SnO2 ;和/或其它適當(dāng)材料。可以使用CMOS工藝，諸如物理汽相沉積(PVD)(濺射)、化學(xué)汽相沉積(CVD)、等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)、常壓化學(xué)汽相沉積(APCVD)JS壓CVD (LPCVD)、高密度等離子體CVD (HDPCVD)或者原子層CVD (ALCVD))來(lái)形成界面層。在實(shí)施例中，界面層包括多層。然后，方法100繼續(xù)框110，其中，在界面層上放置受體，諸如酶、抗體、配位體、縮氨酸、核苷酸、器官細(xì)胞、有機(jī)體和組織片段，以用于檢測(cè)目標(biāo)生物分子?，F(xiàn)在參考圖2，示出了半導(dǎo)體器件200。半導(dǎo)體器件200可以是BioFET器件。可以使用上文參考圖1描述的方法100的一個(gè)或者多個(gè)方面來(lái)形成半導(dǎo)體器件200。半導(dǎo)體器件200包括形成于襯底214上的柵極結(jié)構(gòu)202。襯底214還包括源極區(qū)域204、漏極區(qū)域206以及介于源極區(qū)域204和漏極區(qū)域206之間的有源區(qū)域208 (包括溝道區(qū)域)?？梢允褂眠m當(dāng)CMOS工藝技術(shù)來(lái)形成柵極結(jié)構(gòu)202、源極區(qū)域204、漏極區(qū)域206和有源區(qū)域208。柵極結(jié)構(gòu)202、源極區(qū)域204、漏極區(qū)域206和有源區(qū)域208形成FET。與柵極結(jié)構(gòu)202相比較，隔離層210設(shè)置在襯底214的相對(duì)面(即，襯底的背面)上。在隔離層210中提供開口 212。開口 212與柵極結(jié)構(gòu)202基本上對(duì)準(zhǔn)。如上文參考圖1的方法100的框108所述的，界面層可以設(shè)置于開口 212中的有源區(qū)域208的表面上。界面層可以用于提供如下界面，該界面用于定位用于檢測(cè)生物分子或者生物實(shí)體的一個(gè)或者多個(gè)受體。半導(dǎo)體器件200包括與源極區(qū)域206的電接觸件(Vd216)、與漏極區(qū)域的電接觸件(Vs218)、與柵極結(jié)構(gòu)202的電接觸件(后柵極(BG) 220)和/或與有源區(qū)域208的電接觸件(例如前柵極(FG) 222)。因此，盡管傳統(tǒng)FET使用柵極接觸件以控制半導(dǎo)體在源極與漏極之間(例如溝道)的導(dǎo)電性，但是半導(dǎo)體器件200允許形成于FET器件的相對(duì)面上的受體控制導(dǎo)電性，而柵極結(jié)構(gòu)202 (例如多晶硅)提供后柵極(例如在傳統(tǒng)FET中為源極襯底或者體節(jié)點(diǎn))。柵極結(jié)構(gòu)202提供可以控制溝道電子分布而無(wú)塊狀襯底效應(yīng)的后柵極。因此，如果受體附接至在開口 212中的界面層上提供的分子，則更改有源區(qū)域208中的場(chǎng)效應(yīng)晶體管溝道的電阻。因此，半導(dǎo)體器件200可以用來(lái)檢測(cè)開口 212周圍和/或開口中的環(huán)境中的一個(gè)或者多個(gè)特定生物分子或者生物實(shí)體。 半導(dǎo)體器件200可以包括附加無(wú)源部件，諸如電阻器、電容器、電感器和/或熔絲；以及其它有源部件，包括P溝道場(chǎng)效應(yīng)晶體管(PFET)、N溝道場(chǎng)效應(yīng)晶體管(NFET)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、高壓晶體管和/或高頻晶體管；其它適當(dāng)部件；和/或它們的組合。還應(yīng)該理解，針對(duì)半導(dǎo)體器件200的附加實(shí)施例，可以在半導(dǎo)體器件200中添加附加部件并且可以替換或者去除下文所述部件中的一些部件。
現(xiàn)在參考圖3，示出了連接到位線306和字線308的多個(gè)半導(dǎo)體器件302和304的布局300的示意圖。(應(yīng)該注意，術(shù)語(yǔ)位線和字線本文中用于指示與存儲(chǔ)器件中的陣列構(gòu)造的相似性，然而并未暗示必然在陣列中包括存儲(chǔ)器件或者存儲(chǔ)陣列。然而，布局300可以具有與諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)陣列的其它半導(dǎo)體器件中運(yùn)用的布局的相似性。例如上文參考圖2描述的半導(dǎo)體器件200的BioFET可以形成于將在傳統(tǒng)DRAM陣列中發(fā)現(xiàn)電容器的位置處。)示意圖300僅為示例性的，并且本領(lǐng)域技術(shù)人員應(yīng)該認(rèn)識(shí)到其它結(jié)構(gòu)是可能的。半導(dǎo)體器件304包括BioFET器件。半導(dǎo)體器件304可以與上文參考圖2描述的半導(dǎo)體器件200基本上相似。半導(dǎo)體器件302可以包括晶體管(例如控制晶體管或者切換元件)，這些晶體管可用于提供與半導(dǎo)體器件304 (例如BioFET)的連接件。半導(dǎo)體器件304可以包括由在FET的正面上形成的受體材料提供的前柵極和由例如多晶硅的柵極結(jié)構(gòu)提供的后柵極。示意圖300包括可以有利于檢測(cè)通過(guò)引導(dǎo)至半導(dǎo)體器件304的最少生物分子或者分子實(shí)體所提供的小信號(hào)改變的陣列形成。另外，這可以通過(guò)使用數(shù)目減少的輸入/輸出焊盤來(lái)實(shí)現(xiàn)。示意圖300包括讀出放大器310。讀出放大器310可以提高信號(hào)質(zhì)量和放大率以改進(jìn)具有布局300的器件的檢測(cè)能力。在一個(gè)實(shí)施例中，當(dāng)特定線路306和線路308接通時(shí)，對(duì)應(yīng)半導(dǎo)體器件302將接通，因此允許對(duì)應(yīng)半導(dǎo)體器件302用作ON-狀態(tài)。當(dāng)通過(guò)生物分子存在來(lái)觸發(fā)相關(guān)聯(lián)的半導(dǎo)體器件304的柵極(例如，半導(dǎo)體器件200的柵極結(jié)構(gòu)222的前柵極)時(shí)，半導(dǎo)體器件304將傳送電子并且導(dǎo)致器件的場(chǎng)效應(yīng)充電，從而調(diào)節(jié)電流(例如Ids)。電流(例如Ids)或者閾值電壓(Vt)的改變可以用于指示相關(guān)生物分子或者生物實(shí)體的檢測(cè)。因此，具有示意圖300的器件可以實(shí)現(xiàn)生物傳感器應(yīng)用，其包括為了增強(qiáng)靈敏度而利用差動(dòng)感測(cè)的應(yīng)用。現(xiàn)在參考圖4，示出了用于生物感測(cè)應(yīng)用的半導(dǎo)體器件400的俯視圖。半導(dǎo)體器件400包括設(shè)置于襯底404上的多個(gè)BioFET。在一個(gè)實(shí)施例中，半導(dǎo)體器件400可以包括與上文參考圖3描述的布局300基本上類似的布局。襯底404可以是諸如上文參考圖1和/或參照下文具體描述所討論的半導(dǎo)體襯底和/或承載襯底(carrier substrate)。BioFET可以基本上類似于上文參考圖2所述的半導(dǎo)體器件200、下文參考圖17所述的BioFET1704和/或下文參考圖26所述的BioFET2606。在諸如上文參考半導(dǎo)體器件200的開口 212所討論的BioFET器件中提供開口 ；可以將該開口示出為元件402。開口也可以稱為前柵極開口阱 402。流體溝道406設(shè)置于襯底404上。流體溝道406可以提供可用于保持和/或引導(dǎo)流體的溝道或者容器(例如貯存器)。在一個(gè)實(shí)施例中，流體溝道406包括聚二甲基硅氧烷(PDMS)彈性體。然而，其它實(shí)施例是可能的。通常，除CMOS工藝以外，可以制造流體溝道406和/或?qū)⒃摿黧w溝道連接至或者接合至器件400，例如可以使用并非標(biāo)準(zhǔn)CMOS制造特有的工藝來(lái)制造流體溝道406和/或?qū)⒃摿黧w溝道連接至器件400)。在一個(gè)實(shí)施例中，與制造晶體管的實(shí)體分離的第二實(shí)體可以將流體溝道連接至襯底404。被利用的流體可以是化學(xué)溶液。該流體可以包含目標(biāo)生物分子或者生物實(shí)體。外圍電路區(qū)域410包圍BioFET。外圍電路區(qū)域410可以包括驅(qū)動(dòng)和/或感測(cè)BioFET器件中的變化的電路，例如，包括前柵極開口阱402。外圍電路可以包括附加無(wú)源部件，諸如電阻器、電容器、電感器和/或熔絲；以及其它有源部件，包括P溝道場(chǎng)效應(yīng)晶體管(PFET)、N溝道場(chǎng)效應(yīng)晶體管(NFET)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體晶體管(CMOS)、高壓晶體管和/或其它適當(dāng)器件。多個(gè)接合焊盤408設(shè)置于襯底404上。接合焊盤408可以包括導(dǎo)電焊盤，這些焊盤可用于提供用于引線接合、焊球接合或者凸塊接合和/或其它接合技術(shù)的區(qū)域。接合焊盤408可用于提供與其它半導(dǎo)體器件和/或儀器的電連接件。接合焊盤408可以包括任何適當(dāng)結(jié)構(gòu)材料，包括銅、鋁、鈦、鎢、它們的合金、它們的復(fù)合物、它們的組合和/或其它適當(dāng)材料。接合焊盤408可以與下文參考圖12所述的暴露導(dǎo)電焊盤的開口 1204和/或下文參考圖20所述的I/O焊盤2014基本上類似。現(xiàn)在參考圖5，示出了使用互補(bǔ)生物氧化物半導(dǎo)體(CMOS)兼容工藝來(lái)制造BioFET器件的方法500。圖6至圖17是在方法500的各種制造階段期間根據(jù)一個(gè)實(shí)施例的半導(dǎo)體器件600的橫截面圖。應(yīng)該理解，針對(duì)方法500的附加實(shí)施例，可以在該方法之前、期間和之后提供附加步驟并且可以替換或者去除下文描述的步驟中的一些步驟。還應(yīng)該理解，針對(duì)半導(dǎo)體器件600的附加實(shí)施例，可以在半導(dǎo)體器件600中添加附加部件并且可以替換或者去除下文描述的部件中的一些部件。方法500是上文參考圖1所述的方法100的一個(gè)實(shí)施例。另外，方法500可以整體或者部分用來(lái)制造半導(dǎo)體器件，諸如上文參考圖2所述的半導(dǎo)體器件200、具有上文參考圖3所述的布局300的半導(dǎo)體器件和/或上文參考圖4所述的器件400。方法500從框502開始，其中，提供器件襯底。框502可以與上文參考圖1所述的方法100的框102基本上類似。器件襯底可以是半導(dǎo)體襯底(例如晶圓)。器件襯底可以是硅襯底?？蛇x地，襯底可以包括另一種元素半導(dǎo)體，諸如鍺；化合物半導(dǎo)體，包括碳化硅、砷化鍺、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導(dǎo)體，包括SiGe、GaAsP, AlInAs,AlGaAs、GaInAs、GaInP和/或GaInAsP ;或者它們的組合。在一個(gè)實(shí)施例中，器件襯底是絕緣體上半導(dǎo)體(SOI)襯底。SOI襯底可以包括通過(guò)諸如注氧隔離(SMOX)工藝和/或其它適當(dāng)工藝形成的掩埋氧化物(BOX)層。器件襯底可以包括摻雜區(qū)域，諸如P阱和η阱。參考圖6的實(shí)例，提供襯底602。襯底602是包括體硅層604、氧化物層606和有源層608的SOI襯底。氧化物層606可以是掩埋氧化物(BOX)層。在一個(gè)實(shí)施例中，BOX層是二氧化硅(SiO2)。有源層608可以包括硅。有源層608可以適當(dāng)摻雜有η型和/或P型摻雜劑。然后，方法500繼續(xù)框504，其中，在器件襯底上形成晶體管元件。晶體管元件可以是場(chǎng)效應(yīng)晶體管(FET)?？?04可以基本上類似于上文參考圖1所述的方法100的框104。晶體管元件可以包括柵極結(jié)構(gòu)、源極區(qū)域和漏極區(qū)域。柵極結(jié)構(gòu)包括柵電極和下面的柵極介電層。然而，其它結(jié)構(gòu)是可能的。在一個(gè)實(shí)施例中，柵電極包括多晶娃。柵電極的其它示例組成包括適當(dāng)金屬，諸如Cu、W、T1、Ta、Cr、Pt、Ag、Au ;適當(dāng)金屬化合物,諸如TiN、TaN、NiS1、CoSi ;和/或它們的組合?？梢酝ㄟ^(guò)物理汽相沉積(PVD)、金屬蒸發(fā)或者濺射、化學(xué)汽相沉積(CVD)、等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)、常壓化學(xué)汽相沉積(APCVD)JSSCVD (LPCVD)、高密度等離子體CVD (HDPCVD)或者原子層CVD (ALCVD)來(lái)沉積柵電極材料。在沉積之后，可以進(jìn)行圖案化沉積材料以形成一個(gè)或者多個(gè)柵極結(jié)構(gòu)的光刻工藝。柵極介電層可以包括介電材料，諸如氧化硅、氮化硅、氮氧化硅、具有高介電常數(shù)(高k)的電介質(zhì)和/或它們的組合。高k材料的實(shí)例包括硅酸鉿、氧化鉿、氧化鋯、氧化鋁、五氧化二鉭、二氧化鉿-氧化鋁(HfO2-Al2O3)合金或者它們的組合?？梢允褂脗鹘y(tǒng)工藝,諸如光刻、氧化、沉積工藝(包括上文討論的沉積工藝)、蝕刻和/或本領(lǐng)域已知的多種其它工藝來(lái)形成柵極介電層。可以通過(guò)適當(dāng)工藝諸如使用光刻以限定用于離子注入、擴(kuò)散和/或其它適當(dāng)工藝的區(qū)域來(lái)形成源極區(qū)域和/或漏極區(qū)域。參考圖6的實(shí)例，晶體管元件610設(shè)置于襯底602上。晶體管元件610包括設(shè)置于阱619中的柵極介電層612、柵電極614和源極區(qū)域/漏極區(qū)域616。源極區(qū)域/漏極區(qū)域616和講619可以包括相反類型(η型、P型)的摻雜劑。在一個(gè)實(shí)施例中，柵電極614是多晶硅柵極。在一個(gè)實(shí)施例中，柵極介電層612是柵極氧化物層(例如Si02、HfO2)。然后，方法500繼續(xù)框506，其中，在襯底上形成多層互連(MLI)結(jié)構(gòu)。MLI結(jié)構(gòu)可以包括導(dǎo)電線路、導(dǎo)電通孔和/或其間的介電層(例如層間介電層(ILD))。MLI結(jié)構(gòu)可以提供與上文參照框504所述的晶體管的物理和電連接件。導(dǎo)電線路可以包括銅、鋁、鎢、鉭、鈦、鎳、鈷、金屬硅化物、金屬氮化物、多晶硅、它們的組合和/或其它材料(可能包括一層或者多層或者襯里)。其間或者層間介電層(例如ILD層)可以包括二氧化硅、摻氟硅玻璃(FGS)、SILK (Down Chemical of Michigan 的產(chǎn)品)、BLACK DIAMOND (Applied Materialsof Santa Clara, California的產(chǎn)品)和/或其它絕緣材料?？梢酝ㄟ^(guò)CMOS制造中特有的適當(dāng)工藝，諸如CVD、PVD、ALD、電鍍、旋涂和/或其它工藝來(lái)形成MIL。參考圖6的實(shí)例，MLI結(jié)構(gòu)618設(shè)置于襯底602上。MLI結(jié)構(gòu)618包括由導(dǎo)電通孔或者插塞622連接的多個(gè)導(dǎo)電線路620。在一個(gè)實(shí)施例中，導(dǎo)電線路620包括鋁和/或銅。在一個(gè)實(shí)施例中，通孔622包括鎢。在另一實(shí)施例中，通孔622包括銅。包括介于其間的MIL結(jié)構(gòu)618的導(dǎo)電部件的介電層624設(shè)置于襯底602上。介電層624可以是ILD層和/或由多個(gè)ILD子層組成。在一個(gè)實(shí)施例中，介電層624包括氧化硅。MLI結(jié)構(gòu)618可以提供與柵極614和/或源極/漏極616的電連接件。然后，方法500繼續(xù)框508，其中，承載襯底附接(例如，接合)至器件襯底。承載襯底可以附接至器件襯底的正面。例如，在一個(gè)實(shí)施例中，承載襯底可以接合至ILD層。在一個(gè)實(shí)施例中，承載襯底接合至在襯底的MLI和/或ILD層上形成的鈍化層。承載襯底可以使用熔融接合、擴(kuò)散接合、共晶接合和/或其它適當(dāng)接合方法來(lái)附接至器件襯底。用于承載襯底的示例組成包括硅、玻璃和石英。然而，此外，諸多其它組成是可能的并且在本發(fā)明的范圍內(nèi)。參考圖7的實(shí)例，承載襯底702附接至器件襯底602。在其它實(shí)施例中，承載襯底702可以包括其它功能，諸如互連部件、晶圓接合部位、限定的空腔和/或其它適當(dāng)部件?？梢栽诤罄m(xù)工藝期間(例如，在薄化之后)去除承載襯底。然后，方法500繼續(xù)框510，其中，薄化器件襯底?？梢栽诒』胺D(zhuǎn)器件襯底。翻轉(zhuǎn)的襯底可以提供位于上文參考框504描述的晶體管的柵極結(jié)構(gòu)上面的源極區(qū)域/漏極區(qū)域。可以使用濕蝕刻工藝、干蝕刻工藝、等離子體蝕刻工藝、化學(xué)機(jī)械拋光(CMP)工藝和/或用于去除半導(dǎo)體襯底的部分的其它適當(dāng)工藝來(lái)薄化器件襯底。適合于薄化襯底的示例性蝕刻劑包括HNA (氫氟酸、硝酸和乙酸)、四甲基氫氧化銨(TMAH)、Κ0Η、緩沖氧化物蝕刻劑(BOE)和/或與CMOS工藝技術(shù)兼容的其它適當(dāng)蝕刻劑。在一個(gè)實(shí)施例中，薄化器件襯底使得去除體硅層和掩埋絕緣層?？梢栽诙鄠€(gè)工藝步驟中薄化器件襯底，例如首先去除SOI晶圓的體硅層，繼而去除SOI晶圓的掩埋絕緣層。在一個(gè)實(shí)施例中，第一薄化工藝包括例如使用在掩埋氧化物層處停止的CMP、HNA和/或TMAH蝕刻來(lái)去除體硅。在第一薄化工藝之后，可以進(jìn)行去除掩埋氧化物并且在硅有源層處停止的第二薄化工藝，諸如BOE濕蝕刻。薄化工藝可以暴露襯底的有源區(qū)域。在一個(gè)實(shí)施例中，暴露溝道區(qū)域，例如介于源極區(qū)域/漏極區(qū)域之間并且位于柵極結(jié)構(gòu)下面的有源區(qū)域。襯底可以在薄化工藝之后具有大約500埃(A)至I 500 A的厚度。例如，在一個(gè)實(shí)施例中，SOI襯底的有源區(qū)域具有在大約500 A與1500 A之間的厚度。在一個(gè)實(shí)施例中，薄化器件襯底使得去除體硅層并且掩埋絕緣層保留于襯底上。例如，可以使用在掩埋絕緣層處停止的CMP、HNA和/或TMAH蝕刻來(lái)實(shí)施體硅的去除。襯底可以在薄化工藝之后具有大約500埃(A)至I 500 A的厚度。例如，在一個(gè)實(shí)施例中，SOI襯底的有源區(qū)域具有在大約500 A和1500 A之間的厚度。掩埋絕緣層(現(xiàn)在，提供襯底的表面)可以起諸如下文參照框514描述的隔離層的作用。因此，附加隔離層無(wú)需沉積。參考圖8的實(shí)例，已經(jīng)薄化襯底601從而去除上文參考圖6描述的體硅層604和掩埋氧化物層606。薄化工藝可以包括使用掩埋氧化物層606或者有源層608中的至少一層作為蝕刻停止層。薄化暴露晶體管元件610的溝道區(qū)域802 (形成于有源層608中)。在一個(gè)實(shí)施例中，可以去除體硅層604，并且例如除了下文描述的絕緣層1002之外或者取而代之，掩埋氧化物層606還可以保留和工作。然后，方法500繼續(xù)框512，其中，在襯底上形成溝槽以暴露MLI結(jié)構(gòu)的導(dǎo)線中的一條或多條導(dǎo)線并且提供與這些導(dǎo)線中的一條或者多條導(dǎo)線的接觸件。可以通過(guò)用于圖案化溝槽開口的光刻工藝，隨后通過(guò)適當(dāng)濕蝕亥IJ、干蝕刻或者等離子體蝕刻工藝來(lái)形成溝槽。在一個(gè)實(shí)施例中，溝槽暴露MLI的金屬一(金屬I)層(例如在形成柵極結(jié)構(gòu)之后形成于MLI結(jié)構(gòu)中的第一金屬層)的部分。參考圖9的實(shí)例，在襯底602中蝕刻溝槽902，具體地，穿過(guò)有源層608以暴露MLI結(jié)構(gòu)618的導(dǎo)電線路620上的接合區(qū)域?？蛇x地，可以通過(guò)隔離區(qū)域(例如氧化物)蝕刻溝槽。然后，方法500繼續(xù)框514，其中，在襯底上形成隔離層。隔離層可以包括介電材料，諸如氧化物或者氮化物。在一個(gè)實(shí)施例中，隔離層是氧化硅。參考圖10的實(shí)例，隔離層1002設(shè)置于有源層608上。在一個(gè)實(shí)施例中，隔離層1002是二氧化硅。如上所述，在一個(gè)實(shí)施例中，未形成隔離層，因?yàn)镾OI襯底的絕緣層保留于襯底上并且用于替換(整體或者部分)對(duì)單獨(dú)隔離層的需要。然后，方法500繼續(xù)框516，其中，在上文參考框514描述的隔離層上形成互連層。互連層可以提供與上文參考框506描述的MLI結(jié)構(gòu)的連接件(例如，I/O連接件)?；ミB層可以提供與晶體管610的連接件(例如I/O連接件)。互連層可以包括導(dǎo)電材料，諸如銅、鋁、它們的組合和/或其它適當(dāng)導(dǎo)電材料?；ミB層可以提供作為再分布層(RDL)的功能。參考圖11的實(shí)例，互連層1102設(shè)置于絕緣層1002上。互連層1102可以向晶體管610提供信號(hào)輸入/輸出。在一個(gè)實(shí)施例中，互連層1102包括鋁銅合金。然后，方法500繼續(xù)框518，其中，在器件襯底上形成鈍化層。鈍化層可以覆蓋上文參考框516描述的互連層的部分。鈍化層可以包括其中可以形成接合(例如I/O)的開口。在一個(gè)實(shí)施例中，鈍化層包括二氧化硅，然而其它組成是可能的。鈍化層可以適合于提供例如互連層的器件保護(hù)，包括阻止?jié)駳?。參考圖12的實(shí)例，鈍化層1202形成于襯底上，包括互連層1102上。鈍化層1202包括開口 1204，其中，接合(例如引線接合、凸塊)可以提供與器件600的連接件(例如I/O連接件)。換言之，開口 1204可以暴露導(dǎo)電I/O焊盤。然后，方法500繼續(xù)框520，其中，在襯底的背面上形成開口?？梢孕纬砷_口使得暴露襯底的位于晶體管結(jié)構(gòu)下面的有源區(qū)域(例如溝道區(qū)域)的部分。開口可以與晶體管的柵極結(jié)構(gòu)基本上對(duì)準(zhǔn)?？梢酝ㄟ^(guò)適當(dāng)光刻工藝，隨后的諸如干蝕刻、濕蝕刻、等離子體蝕刻和/或它們的組合的蝕刻工藝來(lái)形成開口。在一個(gè)實(shí)施例中，在上文參考框514描述的隔離層中形成開口。在一個(gè)實(shí)施例中，在(SOI襯底的)掩埋絕緣體層中形成開口。參考圖13，提供開口 1302。開口 1302暴露有源層608的部分。具體地，可以暴露有源層608的溝道區(qū)域802。然后，方法500繼續(xù)框522，其中，在由開口提供的暴露有源區(qū)域中的襯底上形成界面層。框522可以與上文參考圖1描述的方法100的框108相似。界面層可以包括用于任何指定生物分子結(jié)合的材料。在一個(gè)實(shí)施例中，界面層包括高k介電材料(諸如HfO2)。在一個(gè)實(shí)施例中，界面層包括金屬層，諸如Pt、Au、Al、W、Cu和/或其它適當(dāng)金屬。其它示例性界面材料包括高k電介質(zhì)膜、金屬、金屬氧化物、電介質(zhì)和/或其它適當(dāng)材料。作為又一個(gè)實(shí)例，示例性界面材料包括Hf02、Ta2O5, Pt、Au、W、T1、Al、Cu、這些金屬的氧化物、SiO2,Si3N4, A1203、TiO2, TiN、SnO、SnO2 ;和/或其它適當(dāng)材料。界面層可以包括多個(gè)材料層?？梢允褂冒–VD、0VD, ALD和/或其它適當(dāng)沉積方法的適當(dāng)CMOS工藝來(lái)形成界面層。參考圖14的實(shí)例，界面層1402設(shè)置于有源層608上。界面層1402可以被圖案化成與柵極結(jié)構(gòu)對(duì)準(zhǔn)(例如，被設(shè)置和圖案化成僅保留于開口 1302中)。然后，方法500繼續(xù)框524，其中，在器件襯底上設(shè)置流體溝道。流體溝道可以限定位于界面層上方的區(qū)域使得溶劑可以維持于界面層上?？梢酝ㄟ^(guò)利用聚二甲基硅氧烷(PDMS)的軟光刻、晶圓接合方法和/或其它適當(dāng)方法形成流體溝道。流體溝道可以基本上類似于上文參考圖4描述的流體溝道406。參考圖15的實(shí)例，流體溝道1502設(shè)置于襯底上。流體溝道1502提供位于界面層1402上方的空腔1504。如下文更具體地描述的，溶劑可以設(shè)置于空腔1504中。然后，方法500繼續(xù)框526，其中，在界面層上設(shè)置受體。受體可以包括酶、抗體、配位體、受體、縮氨酸、核苷酸、器官細(xì)胞、有機(jī)體和組織片段。參考圖16的實(shí)例，多個(gè)受體1602設(shè)置于界面層1042上。然后，方法500繼續(xù)框528，其中，在流體溝道中提供包含目標(biāo)分子的溶液。參考圖17的實(shí)例，溶液1702設(shè)置于流體溝道1502中。溶液1702與受體1602接觸。在方法500的實(shí)施例中，可以省略框524、526和/或528、由不同實(shí)體實(shí)施和/或除了 CMOS工藝以外實(shí)施這些框。因此，修改FET610以提供BioFET1704。BioFET1704允許受體1602控制BioFET1704的導(dǎo)電性，而柵極結(jié)構(gòu)614(例如多晶硅)提供后柵極。柵極結(jié)構(gòu)614提供可以控制溝道電子分布而無(wú)體襯底效應(yīng)的后柵極。如果受體1602附接至在界面層1402上提供的分子，則改變?cè)谠礃O/漏極616之間的有源層608中的場(chǎng)效應(yīng)晶體管溝道802的電阻。因此，BioFET1704可以用來(lái)檢測(cè)位于開口 1302周圍和/或中的環(huán)境中的一個(gè)或者多個(gè)特定分子(包括生物分子或者生物實(shí)體)。BioFET1704可以布置成諸如上文參考圖3和/或圖4描述的陣列型圖案?；ミB件1102可以向BioFET1704(包括例如向前柵極或者受體1602/界面層1402的柵極)提供偏壓。現(xiàn)在參考圖18，示出了使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝來(lái)制造BioFET器件的方法1800。圖19至圖26是在方法1800的各種制造階段期間根據(jù)一個(gè)實(shí)施例的半導(dǎo)體器件1900的橫截面圖。應(yīng)該理解，針對(duì)方法1800的附加實(shí)施例，可以在方法之前、期間和之后提供附加步驟并且可以替換或者去除下文描述的步驟中的一些步驟。還應(yīng)該理解，針對(duì)半導(dǎo)體器件1900的附加實(shí)施例，可以在半導(dǎo)體器件1900中添加附加部件并且可以替換或者去除下文描述的部件中的一些部件。方法1800是上文參考圖1描述的方法100的一個(gè)實(shí)施例。另外，方法1900可以用來(lái)制造半導(dǎo)體器件，諸如上文參考圖2描述的半導(dǎo)體器件200、具有上文參考圖3描述的布局300的半導(dǎo)體器件和/或上文參考圖4描述的器件400。方法1800從框1802開始，其中，提供器件襯底?？?802可以基本上類似于上文參考圖1描述的方法100的框102和/或上文參考圖5的方法500描述的框502。參考圖19的實(shí)例，提供襯底1902。襯底1902是包括體硅層1904、氧化物層1906和有源層1908的SOI襯底。氧化物層1906可以是掩埋氧化物(BOX)層。在一個(gè)實(shí)施例中，BOX層是二氧化硅(SiO2)。有源層1908可以包括在各種區(qū)域中適當(dāng)摻雜的硅。然后，方法1800繼續(xù)框1804，其中，在器件襯底上形成晶體管元件。晶體管元件可以是場(chǎng)效應(yīng)晶體管(FET)?？?804可以基本上類似于上文參考圖1描述的方法100的框104和/或可以基本上類似于上文參考圖5描述的方法500的框504。參考圖19的實(shí)例，晶體管元件1910設(shè)置于襯底1902上。晶體管元件1910包括設(shè)置于阱1919中的柵極介電層1912、柵電極1914和源極區(qū)域/漏極區(qū)域1916。源極區(qū)域/漏極區(qū)域1916和阱1919可以是包括相反類型(例如η-型、P-型)的摻雜劑的區(qū)域。在一個(gè)實(shí)施例中，柵電極1914是多晶娃柵極。其它不例性柵電極1914包括金屬。在一個(gè)實(shí)施例中，柵極介電層1912是柵極氧化物層。其它示例性柵極介電層1912的組成包括高k電介質(zhì)、氮化物、氮氧化物和/或其它適當(dāng)介電材料。然后，方法1800繼續(xù)框1806，其中，在襯底上形成MLI結(jié)構(gòu)。MLI結(jié)構(gòu)可以包括導(dǎo)電線路、導(dǎo)電通孔和/或所介于的介電層(例如ILD層)。MLI結(jié)構(gòu)可以提供與參考框1804描述的晶體管的物理和電連接件。框1806可以基本上類似于上文參考圖5描述的方法500的框506。參考圖19的實(shí)例，MLI結(jié)構(gòu)1918設(shè)置于襯底1902上。MLI結(jié)構(gòu)1918包括由導(dǎo)電通孔或者插塞1922連接的多個(gè)導(dǎo)電線路1920。在一個(gè)實(shí)施例中，導(dǎo)電線路1920包括鋁和/或銅。在一個(gè)實(shí)施例中，通孔1922包括鎢。然而，用于導(dǎo)電線路1920和/或通孔1922的其他導(dǎo)電組成是可能的。介電層1924設(shè)置于襯底1902上，該介電層包括介于其間的MIL結(jié)構(gòu)1918的導(dǎo)電部件之間。介電層1924可以是ILD層或者由多個(gè)ILD子層組成。在一個(gè)實(shí)施例中，介電層1924包括氧化硅。然而，此外，其它實(shí)施例是可能的。MLI結(jié)構(gòu)1918可以提供與包括柵極1914和/或源極/漏極1916的晶體管1910的電連接件。然后，方法1800繼續(xù)框1908，其中，承載(或者處理)襯底附接(例如接合)至器件襯底。承載襯底可以附接至器件襯底的正面。例如，在一個(gè)實(shí)施例中，承載襯底接合至ILD層。在一個(gè)實(shí)施例中，承載襯底接合至設(shè)置于MLI和/或ILD層上的鈍化層。承載襯底可以使用熔融接合、擴(kuò)散接合、共晶接合和/或其它適當(dāng)接合方法附接至器件襯底。用于承載襯底的示例性組成包括硅、玻璃和石英。然而，諸多其它組成是可能的并且在本發(fā)明的范圍內(nèi)。在一個(gè)實(shí)施例中，在承載襯底上提供一個(gè)或者多個(gè)導(dǎo)電層。導(dǎo)電層可以連接(例如物理和/或電連接)至襯底1902上的一個(gè)或者多個(gè)器件。在一個(gè)實(shí)施例中，承載襯底包括接合焊盤。參考圖20的實(shí)例，承載襯底2002附接至器件襯底1902。在一個(gè)實(shí)施例中，承載襯底2002是硅。承載襯底2002包括互連方案2004，該方案包括導(dǎo)線2006和通孔2008，然而，其它互連方案可以是可能的(包括提供不同布線的互連方案、包括多個(gè)導(dǎo)線層的互連方案和/或其它適當(dāng)互連方法。互連方案2004設(shè)置于絕緣層2010中。在一個(gè)實(shí)施例中，絕緣層是氧化硅。互連方案2004包括連接(例如物理和/或電連接)至器件襯底1902 (例如連接至MLI結(jié)構(gòu)1918)的接合元件2012。接合元件2012可以包括共晶接合或者金屬間擴(kuò)散接合。在一個(gè)實(shí)施例中，接合元件2012是在Ge-AlCu合金之間的共晶接合。許多其它共晶接合組成是可能的?；ミB方案2004還包括I/O焊盤2014。I/O焊盤2014可以適合用于引線接合、凸塊接合、焊球接合和/或其它接合裝置的連接件，以提供從器件1900至其它器件和/或儀器的連接件。然后，方法1800繼續(xù)框1810，其中，薄化器件襯底?？?810可以基本上類似于上文參考圖5描述的方法500的框510?？梢允褂脻裎g刻工藝、干蝕刻工藝、等離子體蝕刻工藝、化學(xué)機(jī)械拋光(CMP)工藝和/或用于去除半導(dǎo)體襯底的部分的其它適當(dāng)工藝來(lái)薄化器件襯底。示例性蝕刻劑包括ΗΝΑ、ΤΜΑΗ、Κ0Η、Β0Ε和/或與CMOS工藝技術(shù)兼容的其它適當(dāng)蝕刻劑。在一個(gè)實(shí)施例中，薄化SOI襯底使得掩埋絕緣體(例如氧化物BOX)保留于襯底上，而去除體硅。參考圖21的實(shí)例，已經(jīng)薄化襯底1902，以去除上文參考圖19描述的體硅層1904。薄化工藝可以包括使用氧化物層1906作為蝕刻停止層。在其它實(shí)施例中，可以去除掩埋氧化物層1906。然后，方法1800繼續(xù)框1812，其中，在襯底上形成隔離層。隔離層可以包括介電材料(諸如氧化物或者氮化物)。在一個(gè)實(shí)施例中，隔離層是氮化硅。隔離材料可以提供保護(hù)勢(shì)壘(例如濕氣勢(shì)壘)。參考圖22的實(shí)例，隔離層2202設(shè)置于掩埋氧化物層1906和有源層1908上。在一個(gè)實(shí)施例中，隔離層2202是氮化硅。然后，方法1800繼續(xù)框1814，其中，在襯底的背面上形成開口?？梢孕纬砷_口使得暴露襯底位于晶體管結(jié)構(gòu)下方的有源區(qū)域(例如，溝道區(qū)域)的部分。開口可以與晶體管的柵極結(jié)構(gòu)基本上對(duì)準(zhǔn)。可以通過(guò)適當(dāng)光刻工藝，隨后的蝕刻工藝(諸如干蝕刻、等離子體蝕刻、濕蝕刻和/或它們的組合)來(lái)形成開口。在一個(gè)實(shí)施例中，開口形成于上文參考框1812描述的隔離層中和SOI襯底的掩埋氧化物層中。參考圖23的實(shí)例，提供開口 2302。開口 2302暴露有源區(qū)域1908的部分。具體地，可以暴露有源區(qū)域1908的溝道區(qū)域。然后，方法1800繼續(xù)框1816，其中，界面層形成于開口中的襯底上例如形成于暴露的有源區(qū)域上?？?816可以基本上類似于上文參考圖1描述的方法100的框108和/或可以基本上類似于上文參考圖5描述的方法500的框522。參考圖24的實(shí)例，界面層2402設(shè)置于有源區(qū)域1908上。界面層2402與柵極結(jié)構(gòu)對(duì)準(zhǔn)(例如，設(shè)置于柵極結(jié)構(gòu)1914上方)。界面層2402包括第一層和第二層。在一個(gè)實(shí)施例中，第一層是高k介電材料(例如HfO2)。在一個(gè)實(shí)施例中，第二層是金屬(例如Au)。
然后，方法1800繼續(xù)框1818，其中，暴露在承載襯底上提供的I/O接合焊盤。在一個(gè)實(shí)施例中，切割和/或蝕刻器件襯底使得導(dǎo)電焊盤暴露于承載襯底上。導(dǎo)電焊盤或者接合焊盤可以提供與器件1900的連接件(例如I/O連接件)?？梢赃\(yùn)用諸多連接方法以經(jīng)由接合焊盤提供器件的連接件(包括引線接合、凸塊、導(dǎo)電焊球連接件和/或其它適當(dāng)I/O連接件)。參考圖25的實(shí)例，切割和/或蝕刻器件襯底1902以去除襯底1902位于包括I/O焊盤2014的承載襯底2002上方的部分。然后，方法1800繼續(xù)框1820，其中，在器件襯底上設(shè)置流體溝道。流體溝道可以限定位于界面層上方的區(qū)域使得溶液可以維持于界面層上。可以通過(guò)PDMS方法、晶圓接合方法和/或其它適當(dāng)方法形成流體溝道。流體溝道可以基本上類似于上文參考圖4描述的流體溝道406。框1820可以基本上類似于上文參考圖5描述的方法500的框524。在一個(gè)實(shí)施例中，在方法1800的框1818之前提供框1820。參考圖26的實(shí)例，流體溝道2602設(shè)置于襯底上。流體溝道2602提供位于界面層2402上方的空腔2604。溶液可以設(shè)置于空腔2604 中。然后，方法1800繼續(xù)框1822，其中，在界面層上設(shè)置受體?？?822可以基本上類似于上文參考圖5描述的方法500的框526。然后，方法1800繼續(xù)框1824，其中，在流體溝道中提供離子溶液。框1824可以基本上類似于上文參考圖5描述的方法500的框528。在方法1800的實(shí)施例中，框1820、1822和/或1824可以被省略、由不同實(shí)體實(shí)施和/除了CMOS工藝以外實(shí)施這些框。因此，F(xiàn)ET1910被修改成形成 BioFET2606。BioFET2606 允許受體控制 BioFET2606的導(dǎo)電性，而柵極結(jié)構(gòu)1914(例如多晶硅)提供后柵極。柵極結(jié)構(gòu)1914提供可以控制溝道電子分布而無(wú)體襯底效應(yīng)的后柵極。如果受體附接至分子，則改變?cè)谠礃O/漏極1916之間的有源區(qū)域1908中的場(chǎng)效應(yīng)晶體管溝道的電阻。因此，BioFET2606可以用來(lái)檢測(cè)開口 2302周圍和/或中的環(huán)境中的一個(gè)或者多個(gè)特定分子(包括生物分子或者生物實(shí)體)。BioFET2606可以布置于諸如上文參考圖3和/或圖4描述的陣列型圖案中?；ミB件2014可以向BioFET2606(例如，包括向前柵極或者受體/界面層)提供偏壓。在一個(gè)實(shí)施例中，CMOS制造設(shè)備(例如鑄造廠)可以處理方法500和/或關(guān)聯(lián)器件直至流體溝道形成。在一個(gè)實(shí)施例中，后續(xù)用戶可以提供表面處理技術(shù)、離子溶液、受體等。例如鑄造廠可以向用戶(例如，消費(fèi)者)提供諸如上文參考圖14和/或圖25描述的器件?？傊?，本文所公開的方法和器件提供一種使用CMOS和/或CMOS兼容工藝來(lái)制造的BioFET。可以在生物和/或醫(yī)療應(yīng)用(包括涉及到液體、生物實(shí)體和/或試劑的應(yīng)用)中使用公開的BioFET的一些實(shí)施例。這里描述的一些實(shí)施例的一種檢測(cè)機(jī)制包括由于將目標(biāo)生物分子或者生物實(shí)體與至器件的柵極結(jié)構(gòu)或者在柵極結(jié)構(gòu)上設(shè)置(例如，固定)的受體分子結(jié)合所產(chǎn)生的BioFET的FET的導(dǎo)電性調(diào)節(jié)。這里描述的BioFET的一些實(shí)施例包括一種可以至少部分使用傳統(tǒng)工藝來(lái)制造的反型FET。具體而言，CMOS FET的背面具有開口(例如在阱柵極處)。生物兼容界面材料和受體材料放置于該開口中，使得可以通過(guò)電阻器的性能(例如電流)改變來(lái)檢測(cè)存在生物實(shí)體結(jié)合。因此，在一些實(shí)施例中，晶體管包括源極/漏極區(qū)域(例如形成為傳統(tǒng)FET)和流體柵極結(jié)構(gòu)，該流體柵極結(jié)構(gòu)包括用于生物感測(cè)的電介質(zhì)膜和/或位于電介質(zhì)膜的頂部的金屬疊層。鈍化層可以保護(hù)新形成的“晶體管”免受周圍液體損壞。在一些實(shí)施例中，該器件包括導(dǎo)電(金屬)層和布線以及位于源極/漏極區(qū)域下方的層間或者金屬間電介質(zhì)電路和I/o連接件。以陣列形式布置BioFET的一些實(shí)施例。它們可以包括用于后柵極偏置以提高響應(yīng)時(shí)間和/或增強(qiáng)靈敏度的后柵極。柵極結(jié)構(gòu)可以構(gòu)建于絕緣體上硅(SOI)襯底上。這可以以更高速度和/或更少功耗的操作的一些實(shí)施例中提供優(yōu)點(diǎn)。在SOI襯底上提供的反型晶體管可以實(shí)現(xiàn)改進(jìn)的制造均勻性、具有改進(jìn)的工藝控制等。例如由于形成在SOI襯底上，一些實(shí)施例可以提供改進(jìn)的短溝道效應(yīng)。在描述這些實(shí)施例中的一個(gè)或者多個(gè)實(shí)施例中，本發(fā)明可以提供優(yōu)于現(xiàn)有技術(shù)的器件的若干優(yōu)點(diǎn)。在優(yōu)點(diǎn)或者益處的以下討論中，應(yīng)該注意，這些益處和/或結(jié)果可以存在于一些實(shí)施例中、但是并非必需。本發(fā)明的一些實(shí)施例的優(yōu)點(diǎn)包括提供客戶可定制的產(chǎn)品的能力。例如，可以通過(guò)消費(fèi)者來(lái)實(shí)施流體溝道形成、受體引入等。實(shí)施例的其它實(shí)例包括提供生物友好界面材料。作為這里描述的一個(gè)或者更多實(shí)施例的優(yōu)點(diǎn)的又一個(gè)實(shí)例，在傳統(tǒng)器件中，通常需要高縱橫比工藝以形成生物兼容界面(例如，需要從襯底的前表面蝕刻到柵極結(jié)構(gòu))。由于本方法提供在薄化的晶圓的背面上的處理，所以可以降低縱橫比。所生成的器件的優(yōu)點(diǎn)在于背面柵極可以容易控制溝道電極分布并且減少體襯底效應(yīng)，因?yàn)樗怯蓶艠O結(jié)構(gòu)(例如多晶硅電極)而不是襯底提供的。一些實(shí)施例的更多示例性優(yōu)點(diǎn)包括但不限于,分離的電元件和流體元件，這些元件可以被獨(dú)立優(yōu)化而無(wú)交叉干擾。分離的電元件和流體元件也可以或者可選地最小化以由于(例如金屬層的)寄生電容所導(dǎo)致的信號(hào)衰減影響。一些實(shí)施例的更多示例性優(yōu)點(diǎn)包括用于基于所需設(shè)計(jì)目標(biāo)來(lái)選擇用于流體柵極的適當(dāng)材料的能力(諸如基于設(shè)計(jì)者對(duì)流體柵極材料(電介質(zhì)和/或金屬)的選擇來(lái)提高關(guān)聯(lián)和離解能力以及結(jié)合能力)；由于選擇具有較大導(dǎo)帶偏移的流體柵極材料(例如電介質(zhì))而使漏電流最??；由于設(shè)計(jì)者選擇具有更高介電常數(shù)和/或金屬導(dǎo)電率的流體柵極材料而增強(qiáng)靈敏度；由于設(shè)計(jì)者選擇流體柵極材料而提聞液體電阻；和/或其它優(yōu)點(diǎn)。此外，應(yīng)該理解，任何上述優(yōu)點(diǎn)可以存在于本發(fā)明的一些實(shí)施例中、但是并非任何具體實(shí)施例都需要具備的。另外，應(yīng)該理解，這里公開的不同實(shí)施例提供了不同公開內(nèi)容并且它們可以這里進(jìn)行各種改變、替換和變更而未脫離本發(fā)明的主旨和范圍。因此，應(yīng)該理解，在一個(gè)實(shí)施例中描述一種BioFET器件，該器件包括襯底和在襯底的第一表面上設(shè)置的柵極結(jié)構(gòu)。該器件還包括在襯底的第二(和相對(duì))表面上設(shè)置的隔離層。隔離層包括開口，該開口具有在開口中的襯底的第二表面上形成的界面層。在另一實(shí)施例中，提供一種包括BioFET器件陣列的半導(dǎo)體器件。陣列連接至至少一個(gè)讀出放大器。BioFET器件陣列可以包括BioFET器件，該器件具有作為后柵極的柵極結(jié)構(gòu)和形成于BioFET器件的溝道區(qū)域上的可用作前柵極的界面層。作為另一實(shí)例，提供一種包括BioFET器件和耦合到BioFET器件的讀出放大器的器件。BioFET器件包括形成于襯底上的柵極結(jié)構(gòu)、與柵極結(jié)構(gòu)相鄰地形成于襯底中的源極區(qū)域和漏極區(qū)域以及介于源極區(qū)域與漏極區(qū)域之間并且位于柵極結(jié)構(gòu)下方的溝道區(qū)域。界面層設(shè)置于溝道區(qū)域上。界面層設(shè)置于溝道區(qū)域的第一表面上，并且柵極結(jié)構(gòu)設(shè)置于溝道區(qū)域的相對(duì)第二表面上。界面層可用于為生物分子和生物實(shí)體中的至少一個(gè)提供結(jié)合界面。輸入/輸出焊盤可以設(shè)置于具有柵極結(jié)構(gòu)的襯底上。可選地，輸入/輸出焊盤可以設(shè)置于連接至襯底的承載襯底上。另外，多條線路(例如位線)可以耦合到BioFET器件以用于在BioFET器件檢測(cè)到目標(biāo)生物分子或者生物實(shí)體時(shí)傳輸電流。在又一個(gè)實(shí)施例中，一種制造BioFET器件的方法包括提供器件襯底，該器件襯底具有設(shè)置于器件襯底上的FET器件。然后，多層互連件(MLI)形成于器件襯底的第一表面上。承載襯底附接至MLI。承載襯底可以附接至形成于MLI上的鈍化層。薄化器件襯底以暴露FET器件的溝道區(qū)域。隔離層形成于薄化的器件襯底的第二表面上，在隔離層中的開口暴露溝道區(qū)域。界面層可以形成于暴露的溝道區(qū)域上。在又一個(gè)實(shí)施例中，一種制造BioFET器件的方法包括:提供器件襯底，該器件襯底具有設(shè)置于器件襯底上的FET器件；并且在器件襯底的第一表面上形成多層互連件(MLI)。承載襯底附接至MLI。承載襯底包括至少一條導(dǎo)電線路和接合焊盤或者接合層。然后，薄化器件襯底以暴露FET器件的溝道區(qū)域。隔離層形成于薄化的器件襯底的第二表面上，隔離層包括用于暴露溝道區(qū)域的開口。去除器件襯底的部分以暴露承載襯底上的接合焊盤或者接合層。
權(quán)利要求
1.一種BioFET器件，包括: 襯底； 柵極結(jié)構(gòu)，設(shè)置于所述襯底的第一表面上； 隔離層，設(shè)置于所述襯底的第二表面上，所述第二表面與所述第一表面相對(duì)，其中，所述隔離層包括開口 ；以及 界面層，形成于所述開口中的所述襯底的所述第二表面上。
2.根據(jù)權(quán)利要求1所述的BioFET器件，其中，所述界面層包括用于生物分子結(jié)合的材料。
3.根據(jù)權(quán)利要求2所述的BioFET器件，其中，所述界面材料選自由Si02、Si3N4、Al203、TiO2, HfO2, Ta2O5, TiN, SnO、SnO2, Pt、Cr、Au、Al、W、Cu 以及它們的組合所組成的組。
4.根據(jù)權(quán)利要求1所述的BioFET器件，還包括: 流體溝道，設(shè)置于所述隔離層上。
5.根據(jù)權(quán)利要求1所述的BioFET器件，還包括: 多層互連件(MLI)，設(shè)置于所述襯底的所述第一表面上。
6.根據(jù)權(quán)利要求5所述的BioFET器件，其中，所述MLI包括層間介電(ILD)層。
7.根據(jù)權(quán)利要求6所述的BioFET器件，其中，承載襯底接合至設(shè)置于所述ILD層上的鈍化層。
8.根據(jù)權(quán)利要求1所述的BioFET器件，還包括: 至少一個(gè)受體，設(shè)置于所述界面層上。
9.一種提供BioFET器件的方法，包括: 在半導(dǎo)體襯底上形成FET器件，其中，所述FET器件包括形成于所述半導(dǎo)體襯底的第一表面上的柵極結(jié)構(gòu)并且包括溝道區(qū)域； 在設(shè)置于所述半導(dǎo)體襯底的第二表面上的隔離層中提供開口，所述第二表面與所述第一表面平行并且相對(duì)，其中，所述開口暴露所述FET器件的所述溝道區(qū)域，所述溝道區(qū)域包括所述半導(dǎo)體襯底的所述第二表面的部分；以及 在所述開口中的所述半導(dǎo)體襯底的所述第二表面的所述溝道區(qū)域上形成界面材料。
10.一種器件，還包括: 第一 BioFET器件，包括: 柵極結(jié)構(gòu)，形成于襯底上； 源極區(qū)域和漏極區(qū)域，形成在與所述柵極結(jié)構(gòu)相鄰的所述襯底中； 溝道區(qū)域，介于所述源極區(qū)域與所述漏極區(qū)域之間并且位于所述柵極結(jié)構(gòu)下方；以及界面層，設(shè)置于所述溝道區(qū)域上，其中，所述界面層設(shè)置于所述溝道區(qū)域的第一表面上而所述柵極結(jié)構(gòu)設(shè)置于所述溝道區(qū)域的相對(duì)第二表面上，所述界面層用于提供用于生物實(shí)體的結(jié)合界面；以及 讀出放大器，耦合至所述第一 BioFET器件。
全文摘要
本發(fā)明提供一種生物場(chǎng)效應(yīng)晶體管(BioFET)和一種制作BioFET器件的方法。該方法包括使用與互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝兼容或者CMOS工藝特有的一個(gè)或者多個(gè)工藝步驟來(lái)形成BioFET。BioFET器件可以包括襯底；柵極結(jié)構(gòu)，設(shè)置于襯底的第一表面上；以及界面層，形成于襯底的第二表面上。界面層可以允許受體放置于界面層上以檢測(cè)存在的生物分子或者生物實(shí)體。本發(fā)明還提供了兼容BioFET的CMOS。
文檔編號(hào)B81C1/00GK103091368SQ20121038250
公開日2013年5月8日 申請(qǐng)日期2012年10月10日 優(yōu)先權(quán)日2011年10月31日
發(fā)明者亞歷克斯·卡爾尼茨基, 劉怡劭, 梁凱智, 朱家驊, 鄭創(chuàng)仁, 鄭鈞文 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司