專利名稱：用于制造襯底中的電覆鍍通孔的方法以及具有電覆鍍通孔的襯底的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于制造襯底中的電覆鍍通孔的方法以及一種具有電覆鍍通孔的襯底。
背景技術(shù)：
襯底中或襯底的部分區(qū)域(例如晶片)中的電覆鍍通孔具有不同的實(shí)施方式。在此，目標(biāo)始終是在低接觸電阻(Durchgangswiderstand)的情況下實(shí)現(xiàn)盡可能小的覆鍍通孔(Durchkontaktierung)。為了實(shí)現(xiàn)這些,通常在相關(guān)的襯底中產(chǎn)生具有幾乎垂直的壁的窄的通孔，將所述壁電隔離以及隨后以金屬或金屬合金完全地或部分地填充通孔，以便實(shí)現(xiàn)所期望的低接觸電阻。根據(jù)應(yīng)用，這些已知的方案受到限制。一方面存在金屬的存在是干擾性的應(yīng)用。在此，微機(jī)械壓力傳感器是多個MEMS應(yīng)用的示例。圖3示出用于借助具有電覆鍍通孔和壓力傳感器的示例性襯底來闡述本發(fā)明所基于的問題的示意性橫截面圖。在圖3中，附圖標(biāo)記10表示硅半導(dǎo)體襯底。在硅半導(dǎo)體襯底2中設(shè)有具有電覆鍍通孔6a的第一區(qū)域I和具有壓力傳感器形式的微機(jī)械部件的第二區(qū)域11。覆鍍通孔6a通過襯底10的前側(cè)V上的印制導(dǎo)線15a與壓力傳感器11的第一電接觸端子DKl連接。壓力傳感器11具有膜片3，其設(shè)置在空腔3a上方。壓阻電阻4以及位于其下方的隔離槽4a擴(kuò)散到了所述膜片3中。第一電接觸端子DKl以及第二電接觸端子DK2如此接觸壓阻電阻4，使得在它們之間可檢測壓阻。電金屬印制導(dǎo)線15a與襯底10的前側(cè)V之間設(shè)有第一隔離層11。背側(cè)的電金屬印制導(dǎo)線15b與襯底2的背側(cè)2之間設(shè)有第二隔離層12。隔離層11或者12例如可以是氧化物層。覆鍍通孔6a將前側(cè)的印制導(dǎo)線15a與背側(cè)的印制導(dǎo)線15b連接。例如同樣由氧化物制成的壁隔離層7a將覆鍍通孔6a與周圍的襯底10隔離。最后，附圖標(biāo)記9表示用于施加覆鍍通孔6a的金屬的所謂的胚層，其同時可以用作擴(kuò)散勢壘。在這種典型的微機(jī)械壓力傳感器11中，通過壓阻電阻測量設(shè)置在硅襯底10上的硅膜片3的彎曲。在壓力改變時，膜片3的彎曲發(fā)生變化，因此壓阻電阻4的電阻信號發(fā)生變化。位于膜片3的表面上和附近的窄的金屬印制導(dǎo)線15a由于硅和金屬的不同材料參數(shù)已經(jīng)引起電壓，所述電壓通過襯底10傳遞到膜片3上?？梢砸砸欢ǖ拈_銷來補(bǔ)償取決于溫度的電壓分量。但很多金屬的無彈性特性也導(dǎo)致壓力傳感器的特征曲線中的遲滯。所述效應(yīng)無法補(bǔ)償。如果金屬區(qū)域不僅設(shè)置在襯底2的表面上而且設(shè)置在襯底2的深處，則還預(yù)期對電壓敏感的部件一例如這種壓力傳感器產(chǎn)生明顯更大的負(fù)面影響。另一方面，存在一系列應(yīng)用，在這些應(yīng)用中主要通過電覆鍍通孔來傳導(dǎo)高電壓以及僅僅高電壓尖峰(例如，ESD)穿過襯底或者襯底的部分區(qū)域。這借助以上描述的方案難以實(shí)現(xiàn)。通常通過氧化物沉積來實(shí)現(xiàn)所蝕刻的通孔的隔離。可實(shí)現(xiàn)的氧化物厚度受到工藝控制和特定幾何形狀極大限制。由此，最大耐壓強(qiáng)度也極其受限。附加地，通過溝槽蝕刻工藝或者激光工藝構(gòu)造的通孔的表面相當(dāng)粗糙。所述粗糙導(dǎo)致電場尖峰，其同樣降低耐壓強(qiáng)度。在沒有金屬的情況下實(shí)現(xiàn)的替代方案在很多應(yīng)用中是不可用的，因?yàn)閮H僅借助金屬才可以實(shí)現(xiàn)往往所需的極低的接觸電阻。由DE 102006018027A1公開了一種具有晶片覆鍍通孔的微機(jī)械部件以及一種相應(yīng)的制造方法。在此，借助于溝槽蝕刻工藝在半導(dǎo)體襯底的前側(cè)中開設(shè)盲孔，以及借助于電化學(xué)蝕刻工藝多孔地蝕刻盲孔的側(cè)壁。借助于金屬化來填充盲孔，隨后通過半導(dǎo)體襯底的背側(cè)減薄來打開所述盲孔。由DE 102006042366A1公開了一種具有晶片覆鍍通孔的微機(jī)械部件以及一種相應(yīng)的制造方法，其中首先將金屬材料施加到半導(dǎo)體襯底的上側(cè)的表面上的第一區(qū)域上。第一區(qū)域被如此構(gòu)造，使得其在半導(dǎo)體襯底的上側(cè)上留出不具有金屬材料的第二區(qū)域并且完全包圍所述第二區(qū)域。隨后實(shí)施熱步驟，其通過P+或P++摻雜在半導(dǎo)體襯底內(nèi)產(chǎn)生第一體積區(qū)域。所述熱步驟在此導(dǎo)致擴(kuò)散過程，在所述擴(kuò)散過程中金屬材料從半導(dǎo)體襯底的上側(cè)擴(kuò)散至半導(dǎo)體襯底的下側(cè)。作為擴(kuò)散過程的結(jié)果，如此產(chǎn)生的第一體積區(qū)域包圍優(yōu)選由未受損的、P摻雜的半導(dǎo)體材料構(gòu)成的第二體積區(qū)域。為了在第二體積區(qū)域與包圍第一體積區(qū)域的P摻雜的半導(dǎo)體材料之間產(chǎn)生電隔離，借助于合適的蝕刻工藝進(jìn)行第一體積區(qū)域的多孔化。DE 102010039339. 4公開了作為穿通接觸的金屬柱塞與寬的隔離環(huán)的組合。所述裝置的特征在于不僅可以實(shí)現(xiàn)低電阻而且可以實(shí)現(xiàn)高耐壓強(qiáng)度以及有效的應(yīng)力去耦合。然而，所述方案僅僅允許相對較大的TSV (Through Silicon Vias :娃通孔),并且制造方法是開銷較大且昂貴的。

發(fā)明內(nèi)容
本發(fā)明提出一種具有權(quán)利要求1的特征的用于制造襯底中的電覆鍍通孔的方法以及一種具有權(quán)利要求9的特征的具有電覆鍍通孔的襯底。本發(fā)明所基于的思想在于在襯底中形成環(huán)形溝道，其從襯底的第一側(cè)至襯底的相對置的第二側(cè)地形成，其中以導(dǎo)電層涂覆環(huán)形溝道，但環(huán)形溝道同時通過環(huán)形溝道與其余的周圍襯底保持電隔離。如此實(shí)現(xiàn)的經(jīng)涂覆的襯底柱塞(Sub stratst emp e I)將襯底的第一側(cè)上和印制導(dǎo)線連接的接觸區(qū)域與襯底的第二側(cè)上和印制導(dǎo)線連接的接觸區(qū)域連接。優(yōu)選地，隨后完全地或部分地以隔離材料填充環(huán)形溝道。襯底柱塞通過其導(dǎo)電涂覆用作低歐姆的覆鍍通孔。所述類型的覆鍍通孔具有高耐壓強(qiáng)度、低漏電流、低寄生電容以及低電阻。覆鍍通孔的電阻與襯底摻雜無關(guān)。通過根據(jù)本發(fā)明的方法可以實(shí)現(xiàn)具有大高寬比的非常小的覆鍍通孔。也可以在具有平面的表面的、非常厚的層中實(shí)現(xiàn)覆鍍通孔。制造工藝是非常成本低廉的并且要求襯底的僅僅一次開設(shè)溝槽。擴(kuò)散勢壘不是必需的。能夠?qū)崿F(xiàn)穩(wěn)健的工藝控制,其中工藝可以作為后通孔工藝(Via-1ast-Prozess)進(jìn)行。最大溫度可以小于400° C，并且所述工藝是CMOS兼容的。
優(yōu)選的改進(jìn)方案是相應(yīng)的從屬權(quán)利要求的主題。


以下借助實(shí)施方式參照附圖來闡述本發(fā)明的其他特征和優(yōu)點(diǎn)。附圖示出圖la-j :用于闡述根據(jù)本發(fā)明的第一實(shí)施方式的用于制造襯底中的電覆鍍通孔的方法的不同工藝階段的示意性橫截面圖；圖2 :用于闡述根據(jù)本發(fā)明的第二實(shí)施方式的襯底中的電覆鍍通孔的示意性橫截面圖；圖3 :用于借助具有電覆鍍通孔和壓力傳感器的示例性襯底來闡述本發(fā)明所基于的問題的示意性橫截面圖。
具體實(shí)施例方式在附圖中，相同的附圖標(biāo)記表示相同的或功能相同的組成部分。圖la-j示出用于闡述根據(jù)本發(fā)明的第一實(shí)施方式的用于制造襯底中的電覆鍍通孔的方法的不同工藝階段的示意性橫截面圖。根據(jù)圖la，在硅半導(dǎo)體襯底10中設(shè)置有壓力傳感器形式的微機(jī)械部件11，其在前面已經(jīng)參照圖3詳細(xì)地進(jìn)行了闡述。在例如由氧化物形成第一隔離層21a之后，首先在襯底10的前側(cè)V上形成相應(yīng)于用于壓阻電阻4的電接觸端子DK1、DK2的通孔，以及在第一隔離層21a中形成通孔，其中所述通孔限定了襯底10的隨后待制造的穿過襯底10的覆鍍通孔的接觸區(qū)域22。隨后，通過沉積和相應(yīng)地結(jié)構(gòu)化一個金屬層來形成壓阻電阻24的電接觸端子DK1、DK2以及金屬印制導(dǎo)線23，所述金屬印制導(dǎo)線將接觸區(qū)域22與電接觸端子DKl連接。最后，在電路裝置上在前側(cè)V上沉積例如由氧化物構(gòu)成的另一隔離層21b。對于印制導(dǎo)線23，可以沉積具有或不具有擴(kuò)散勢壘或附著層的一個或多個金屬層。在所述示例性實(shí)施方式中，印制導(dǎo)線23由鋁層形成。繼續(xù)參照圖lb，在背側(cè)R上磨削襯底，其中去除區(qū)域25，以便減小襯底柱塞的總厚度和待形成的覆鍍通孔的高度。可以在等離子體工藝中或者在液體蝕刻介質(zhì)中或者在CMP工藝(化學(xué)機(jī)械打磨)中通過背部蝕刻工藝來調(diào)整背側(cè)R。如在圖1c中示出的那樣，在背側(cè)R上沉積例如由氧化物構(gòu)成的另一隔離層26。如在圖1d中示出的那樣，在隔離層26中形成接觸孔27a)，以便在背側(cè)R上限定另一接觸區(qū)域27，其與前側(cè)的接觸區(qū)域22相對置。與前側(cè)的處理類似地，在隔離層26和接觸區(qū)域27上通過具有或不具有擴(kuò)散勢壘或附著層的一個或多個子層來結(jié)構(gòu)化金屬化層28a。因此，金屬化層28a與接觸區(qū)域27電連接，如在圖1e中示出的那樣。繼續(xù)參照圖1f，在背側(cè)的印制導(dǎo)線28中結(jié)構(gòu)化金屬化層28a，以及在此在隨后要在襯底10中形成環(huán)形溝道R的區(qū)域中設(shè)置格柵G，其使襯底10在要形成環(huán)形溝道R的區(qū)域中露出。印制導(dǎo)線28中的格柵G在此優(yōu)選也用作用于位于其下方的隔離層26的多孔化的掩膜。
如在圖1g中示出的那樣，在硅襯底10中通過溝槽蝕刻工藝形成環(huán)形溝道R，其中蝕刻介質(zhì)通過格柵G引導(dǎo)至襯底10，其中完全掏蝕格柵G并且形成襯底柱塞17，其將前側(cè)的接觸區(qū)域22與背側(cè)的接觸區(qū)域27電連接。前側(cè)的隔離層21a在此與前側(cè)的印制導(dǎo)線23一起用作蝕刻終止層。在圖1h中示出的隨后的工藝步驟中，穿通格柵G在與硅的氧化還原反應(yīng)中在環(huán)形溝道R的垂直溝槽表面上沉積導(dǎo)電層16，例如鎢，以便低歐姆性地構(gòu)造襯底柱塞17。通過鎢層16涂覆的襯底柱塞17與周圍的襯底10保持電隔離，因?yàn)樵谶x擇性沉積時在前側(cè)的隔離層21a上沒有沉積或者幾乎沒有沉積鎢。繼續(xù)參照圖li，隨后在背側(cè)R上沉積由氮化物或氧化物形成的另一隔離層26a，以便封閉溝道G并且使環(huán)形溝道R的壁鈍化。最后參照圖1 j，在隔離層26a中形成接觸孔20，以便在所述區(qū)域中露出背側(cè)的印制導(dǎo)線28，這能夠?qū)崿F(xiàn)印制導(dǎo)線28的(未示出的)隨后的電接觸?？蛇x地，可以通過溫度步驟來改善不同的金屬層與硅襯底10之間的電接觸?？梢远啻螌?shí)施所述步驟，或者也可以在所述過程中較早地實(shí)施所述步驟。在背側(cè)R上最后可以進(jìn)行其他(未示出的)工藝步驟，以便制造附加的部件。所描述的和所示出的實(shí)施方式能夠?qū)崿F(xiàn)具有高耐壓強(qiáng)度的低歐姆的覆鍍通孔的簡單制造，其通過由導(dǎo)電的鎢層涂覆的襯底柱塞17形成。經(jīng)涂覆的襯底柱塞7與下部的接觸區(qū)域27的電連接的邊界完全地或者部分地位于分離的環(huán)形溝道R的區(qū)域中，由此實(shí)現(xiàn)了鎢沉積容易進(jìn)入過渡區(qū)域到達(dá)下部金屬層并且因此能夠?qū)崿F(xiàn)非常低的接觸電阻。經(jīng)涂覆的襯底柱塞與前側(cè)的接觸區(qū)域22的電連接同樣完全地或部分地位于環(huán)形溝道R的區(qū)域中，由此在此也實(shí)現(xiàn)了鎢沉積進(jìn)入過渡區(qū)域到達(dá)上部的金屬層并且因此能夠?qū)崿F(xiàn)非常低的接觸電阻。有利的是，使用鋁作為印制導(dǎo)線23和28的材料，并且在鎢沉積之前實(shí)施在350° C以上的溫度步驟，由此實(shí)現(xiàn)鋁在硅中的溶解。尤其是，可選地，可以使用具有較低的硅成分或者不具有硅成分的鋁層，以便實(shí)現(xiàn)在溫度步驟中在鋁與硅之間形成強(qiáng)的且深的合金相。在鎢反應(yīng)之后能夠?qū)崿F(xiàn)合金相與鎢層16之間的低歐姆的直接接觸。圖2示出用于闡述根據(jù)本發(fā)明的第二實(shí)施方式的襯底中的電覆鍍通孔的示意性橫截面圖。在圖2中示出的實(shí)施方式中，參照圖la-j描述的覆鍍通孔應(yīng)用于具有可活動的結(jié)構(gòu)的微機(jī)械傳感器部件35。覆鍍通孔位于第一襯底IOa中，在所述第一襯底上在前側(cè)V上設(shè)有傳感器結(jié)構(gòu)35。傳感器結(jié)構(gòu)35以罩晶片IOb封裝，所述罩晶片通過粘合層50來粘接。傳感器結(jié)構(gòu)35的印制導(dǎo)線33與前側(cè)V上的接觸區(qū)域22連接，所述接觸區(qū)域通過經(jīng)涂覆的襯底柱塞17與背側(cè)的接觸區(qū)域27電連接。與根據(jù)圖la-j的實(shí)施方式類似地通過以鎢層16涂覆的襯底柱塞17制造覆鍍通孔，其中合乎目的的是，首先制造以及為了保護(hù)以罩晶片IOb封裝前側(cè)的傳感器結(jié)構(gòu)35，以便隨后進(jìn)行所描述的溝槽與沉積工藝以制造覆鍍通孔。盡管根據(jù)可以任意彼此組合的多個實(shí)施例來描述本發(fā)明，但本發(fā)明不限于此，而是可多樣地進(jìn)一步修改。
尤其是，以上所述的材料僅應(yīng)理解為示例性的和非限制性的。在制造覆鍍通孔之前或者在制造覆鍍通孔之后可以在襯底中或在襯底上制造微機(jī)械部件，例如壓力傳感器、印制導(dǎo)線和其他電部件。當(dāng)然還可以沉積任意其他保護(hù)層、隔離層、鈍化層和擴(kuò)散勢壘層，以便進(jìn)一步提高
可靠性。根據(jù)本發(fā)明的方法不限于所描述的微機(jī)械部件，而是原則上可應(yīng)用于需要低歐姆的、耐壓的覆鍍通孔的任意電路裝置。本發(fā)明也不限于所描述的材料，而是可應(yīng)用由導(dǎo)電的材料和不導(dǎo)電的材料構(gòu)成的任意材料組合。
權(quán)利要求
1.用于制造電覆鍍通孔的方法，所述方法具有如下步驟 在襯底(10 ；10a)的第一側(cè)上形成第一印制導(dǎo)線(23 ;33)，所述第一印制導(dǎo)線電連接所述襯底(10 ;10a)在所述第一側(cè)(V)上的第一接觸區(qū)域(22 ;22’ )； 在襯底(10 ;10a)的第二側(cè)上形成第二印制導(dǎo)線(28)，所述第二印制導(dǎo)線電連接所述襯底(10 ;10a)在所述第二側(cè)(V)上的第二接觸區(qū)域(27); 在所述襯底(10 ；10a)中形成環(huán)形溝道(R)，其中，形成襯底柱塞(17)，所述襯底柱塞從所述第一接觸區(qū)域(22 ;22’)延伸至所述第二接觸區(qū)域(28)； 在所述環(huán)形溝道(R)的內(nèi)側(cè)上選擇性地沉積導(dǎo)電層(16)，其中，以所述導(dǎo)電層(16)涂覆所述襯底柱塞(17)，并且所述襯底柱塞與周圍的襯底(10 ; IOa)通過所述環(huán)形溝道(R)電隔離。
2.根據(jù)權(quán)利要求1所述的方法，其中，在所述第二接觸區(qū)域的邊緣上形成格柵(G)，以及通過蝕刻工藝形成所述環(huán)形溝道(R)，其中，蝕刻介質(zhì)通過所述格柵(G)引導(dǎo)至所述襯底(10)上。
3.根據(jù)權(quán)利要求2所述的方法，其中，在所述蝕刻工藝中，所述第一印制導(dǎo)線(22;22’ )和周圍的隔離層(21a)用作蝕刻終止。
4.根據(jù)以上權(quán)利要求中任一項(xiàng)所述的方法，其中，所述導(dǎo)電層(16)是鎢層。
5.根據(jù)權(quán)利要求2或3所述的方法，其中，在選擇性沉積所述導(dǎo)電層(16)之后，通過沉積另一隔離層(26a)來封閉所述格柵(G)。
6.根據(jù)以上權(quán)利要求中任一項(xiàng)所述的方法，其中，使所述第一印制導(dǎo)線(23;33)與微機(jī)械電路裝置(11 ;35)連接。
7.根據(jù)以上權(quán)利要求中任一項(xiàng)所述的方法，其中，在沉積所述導(dǎo)電層(16)之后，實(shí)施350° C以上的溫度步驟。
8.根據(jù)以上權(quán)利要求中任一項(xiàng)所述的方法，其中，在形成所述環(huán)形溝道(R)之前，減薄所述襯底(10)的第二側(cè)(R)。
9.具有電覆鍍通孔的襯底，所述襯底具有 所述襯底(10 ;10a)的第一側(cè)上的第一印制導(dǎo)線(23 ;33)，所述第一印制導(dǎo)線電連接所述襯底(10 ;10a)在所述第一側(cè)(V)上的第一接觸區(qū)域(22 ;22’ )； 所述襯底(10 ;10a)的第二側(cè)上的第二印制導(dǎo)線(28)，所述第二印制導(dǎo)線電連接所述襯底(10 ;10a)在所述第二側(cè)(V)上的第二接觸區(qū)域(27); 所述襯底(10 ；10a)中的環(huán)形溝道(R)，由此形成襯底柱塞(17)，所述襯底柱塞從所述第一接觸區(qū)域(22 ;22’ )延伸至所述第二接觸區(qū)域(28)； 所述環(huán)形溝道(R)的內(nèi)側(cè)上的導(dǎo)電層(16)，由此所述襯底柱塞(17)以所述導(dǎo)電層(16)涂覆，其中，經(jīng)涂覆的襯底柱塞(17)與周圍的襯底(10 ;10a)通過所述環(huán)形溝道(R)電隔離。
10.根據(jù)權(quán)利要求9所述的具有電覆鍍通孔的襯底，其中，所述導(dǎo)電層(16)是鎢層。
11.根據(jù)權(quán)利要求9或10所述的具有電覆鍍通孔的襯底，其中，所述第一印制導(dǎo)線(23 ；33)與微機(jī)械電路裝置(11 ;35)連接。
12.根據(jù)權(quán)利要求11所述的具有電覆鍍通孔的襯底，其中，所述微機(jī)械電路裝置(11；35)具有傳感器結(jié)構(gòu)。
全文摘要
本發(fā)明涉及一種用于制造襯底中的電覆鍍通孔的方法以及一種具有電覆鍍通孔的襯底。所述方法具有如下步驟在襯底(10；10a)的第一側(cè)上形成第一印制導(dǎo)線(23；33)，其電連接襯底(10；10a)在第一側(cè)(V)上的第一接觸區(qū)域(22；22')；在襯底(10；10a)的第二側(cè)上形成第二印制導(dǎo)線(28)，其電連接襯底(10；10a)在第二側(cè)(V)上的第二接觸區(qū)域(27)；在襯底(10；10a)中形成環(huán)形溝道(R)，其中，形成襯底柱塞(17)，其從第一接觸區(qū)域(22；22')延伸至第二接觸區(qū)域(28)；在環(huán)形溝道(R)的內(nèi)側(cè)上選擇性地沉積導(dǎo)電層(16)，其中以導(dǎo)電層(16)涂覆襯底柱塞(17)，并且襯底柱塞與周圍的襯底(10；10a)通過環(huán)形溝道(R)電隔離。
文檔編號B81B7/02GK103058125SQ20121040706
公開日2013年4月24日 申請日期2012年10月23日 優(yōu)先權(quán)日2011年10月24日
發(fā)明者J·賴因穆特, Y·貝格曼 申請人:羅伯特·博世有限公司