微機電系統(tǒng)（mems）以及相關的致動器凸塊、制造方法和設計結構的制作方法
【專利摘要】提供微機電系統(tǒng)（MEMS）結構、制造方法和設計結構。形成MEMS結構的方法包括在基板上形成固定致動器電極（115）和接觸點。該方法還包括在固定致動器電極和接觸點之上形成MEMS梁（100）。該方法還包括形成與固定致動器電極的部分對齊的致動器電極陣列（105’），其大小和尺度設置為防止MEMS梁在重復循環(huán)后下陷在固定致動器電極上。致動器電極陣列形成為與MEMS梁的下側和固定致動器電極的表面至少之一直接接觸。
【專利說明】微機電系統(tǒng)(MEMS)以及相關的致動器凸塊、制造方法和設計結構
【技術領域】
[0001]本發(fā)明涉及半導體結構和制造方法，特別是，涉及微機電系統(tǒng)(MEMS)結構、制造方法和設計結構。
【背景技術】
[0002]集成電路中所用的集成電路開關可由固態(tài)結構(例如晶體管)或無源配線(MEMS)形成。MEMS開關由于它們幾乎理想的隔離和在IOGHz和更高的頻率上的低插入損耗(即電阻)而被典型地采用，幾乎理想的隔離是無線的無線電應用的主要要求，其中它們用于功率放大器(PA)的模式轉換。MEMS開關可用在各種應用中，主要是模擬和混合信號應用。一個這樣的示例是包含調整而用于每個廣播模式的功率放大器(PA)和電路的移動電話芯片。芯片上的集成開關將PA連接到適當?shù)碾娐罚瑥亩恍枰總€模式一個PA。
[0003]根據(jù)特定的應用和工程標準，MEMS結構可分成很多不同的形式。例如，MEMS可實現(xiàn)為懸臂梁結構的形式。在懸臂結構中，懸臂(cantilever arm)(一端固定的懸浮電極)通過施加促動電壓推向固定電極。通過靜電力推動懸浮電極到固定電極所需的電壓稱為吸合電壓(pull-1n voltage),其取決于幾個參數(shù):包括懸浮電極的長度、懸浮電極和固定電極之間的間隔或間隙以及懸浮電極的彈性常數(shù)，其是材料及其厚度的函數(shù)。作為選擇，MEMS梁可為橋結構，其兩端被固定。

【發(fā)明內(nèi)容】

[0004]在本發(fā)明的第一方面中，形成MEMS結構的方法包括:圖案化基板上的配線層以形成固定致動器電極和接觸點。該方法還包括在配線層上形成犧牲材料。該方法還包括以配線層之上的多個溝槽的陣列圖案化犧牲材料。多個溝槽的尺寸設置為預定的高度和寬度。該方法還包括用材料填充多個溝槽的陣列。該方法還包括在填充的多個溝槽的陣列之上形成與多個溝槽的陣列中的材料接觸MEMS梁。該方法還包括在MEMS梁之上形成另外的犧牲材料。該方法還包括在MEMS梁之上的另外的犧牲材料之上形成蓋。該方法還包括在蓋中形成至少一個排出孔。該方法還包括排放在MEMS梁之下的犧牲材料和在MEMS梁之上的另外的犧牲材料，從而多個溝槽的陣列內(nèi)的材料變?yōu)閺腗EMS梁的下側懸吊，以預定的高度和寬度形成致動器凸塊陣列。
[0005]在另一個實施例中，MEMS結構包括在基板上的第一組配線，基板包括固定致動器電極和接觸。該結構還包括MEMS梁，其包括在第一組配線之上的第二組配線。該結構還包括在第一組配線和第二組配線之間的微型凸塊陣列，其中該微型凸塊陣列防止第二組配線的部分在促動時接觸第二組配線。
[0006]在本發(fā)明的另一個方面中，MEMS結構包括在基板上的固定致動器電極和接觸點。該結構還包括在固定致動器電極和接觸點之上的MEMS梁。該結構還包括與固定致動器電極的部分對齊的致動器電極陣列，其大小和尺度設置為防止MEMS梁接觸固定致動器電極的促動部分。致動器電極陣列與MEMS梁的下側和固定致動器電極的表面至少之一直接接觸且從其延伸。
[0007]在本發(fā)明的再一個方面中，提供一種可觸知地實施在機器可讀存儲介質中的設計結構，用于設計、制造或測試集成電路。該設計結構包括本發(fā)明的結構。在進一步的實施例中，編碼在機器可讀數(shù)據(jù)存儲介質上的硬件描述語言(HDL)設計結構包括在計算機輔助設計系統(tǒng)中處理時產(chǎn)生MEMS的機器可執(zhí)行表不的兀件,其包括本發(fā)明的結構。在又一個進一步的實施例中，提供計算機輔助設計系統(tǒng)中的方法，用于產(chǎn)生MEMS的功能設計模塊。該方法包括產(chǎn)生MEMS的結構元件的功能表示。
[0008]更具體地講，在實施例中，提供編碼在機器可讀數(shù)據(jù)存儲介質上的硬件描述語言(HDL)設計結構。HDL設計結構包括在計算機輔助設計系統(tǒng)中處理時產(chǎn)生MEMS結構的機器可執(zhí)行表示的要素。HDL設計結構包括:在基板上形成第一組配線，基板包括固定致動器電極和接觸；在第一組配線之上形成第二組配線；并且在第一組配線和第二組配線之間形成微型凸塊陣列，其中該微型凸塊陣列防止第二組配線的部分在促動時接觸第二組配線。
【專利附圖】

【附圖說明】
[0009]本發(fā)明在下面的詳細描述中進行描述，其參考作為本發(fā)明示范性實施例的非限定性示例的多個附圖。除非這里另有規(guī)定，附圖沒有按比例。
[0010]圖1a示出了 MEMS梁下陷不足；
[0011]圖1b示出了 MEMS梁下陷過度；
[0012]圖1c示出了根據(jù)本發(fā)明各方面的MEMS梁；
[0013]圖2a_10示出了根據(jù)本發(fā)明各方面的加工步驟和各MEMS結構；
[0014]圖11示出了根據(jù)本發(fā)明一個方面的MEMS結構的側視截面圖；
[0015]圖12示出了根據(jù)本發(fā)明另一個方面的MEMS結構的側視截面圖；
[0016]圖13示出了根據(jù)本發(fā)明各方面的圖11或圖12的結構的俯視圖；
[0017]圖14示出了根據(jù)本發(fā)明另一個方面的MEMS結構的側視截面圖；
[0018]圖15示出了圖14的結構的俯視圖；
[0019]圖16示出了根據(jù)本發(fā)明另一個方面的MEMS結構的側視截面圖；
[0020]圖17示出了圖16所示結構的俯視圖；
[0021]圖18a_18d示出了根據(jù)本發(fā)明的致動器凸塊陣列的各種構造；
[0022]圖19a_19c示出了根據(jù)本發(fā)明的致動器凸塊陣列的各種構造；
[0023]圖20a_20c示出了根據(jù)本發(fā)明的致動器凸塊陣列的各種構造；
[0024]圖21a_21d示出了根據(jù)本發(fā)明的致動器凸塊陣列的各種構造；
[0025]圖22a_22b示出了根據(jù)本發(fā)明的致動器凸塊陣列的各種構造；
[0026]圖23a_23d不出了根據(jù)本發(fā)明另一個方面的致動器電極和MEMS梁的不同布局；
[0027]圖24a和24b示出了根據(jù)本發(fā)明各方面制造的MEMS橋結構的不同截面的俯視圖；
[0028]圖25a和25b示出了根據(jù)本發(fā)明各方面制造的MEMS懸臂結構的不同截面的俯視圖；以及
[0029]圖26是半導體設計、制造和/或測試中所用設計過程的流程圖。【具體實施方式】
[0030]本發(fā)明涉及半導體結構及制造方法，特別是，涉及微機電系統(tǒng)(MEMS)結構、制造方法和設計結構。在實施例中，MEMS結構例如可為任何的MEMS裝置，例如，MEMS電容器、歐姆開關、MEMS加速計或采用致動器的任何MEMS裝置。另外，MEMS結構例如可用作其它裝置中的單或雙配線梁接觸開關、雙配線梁電容器開關或單雙配線梁空氣間隙感應器。本發(fā)明的MEMS結構例如也可為懸臂梁結構或橋式梁。
[0031]MEMS可采用很多不同工具以很多方法制造。通常，該方法和工具用于形成尺寸為微米級的小結構，開關尺寸約為5 μ m厚、100 μ m寬和400 μ m長。再者，用于制造MEMS的很多方法(即技術)選自集成電路(IC)技術。例如，幾乎所有的MEMS都構建在晶片上，并且被實現(xiàn)為在晶片的頂部通過光刻工藝而圖案化的材料的薄膜。特別是，MEMS的制造采用三個基本構建模塊:(i)在基板上沉積材料薄膜，(ii)通過光刻成像在膜的頂部施加圖案化的掩模，以及(iii)蝕刻掩模選擇的膜。
[0032]例如,在MEMS懸臂式開關中，固定電極和懸浮電極(suspended electrode)典型地采用一系列的傳統(tǒng)光刻、蝕刻和沉積工藝制造。在一個示例中，在形成懸浮電極后，犧牲材料層，例如，由Microchem, Inc.制造的旋涂聚合物PMGI,沉積在MEMS結構下以形成腔體，并且沉積在MEMS結構之上以形成腔體。MEMS之上的腔體用于支撐帽(cap)的形成，例如，SiO2和SiN穹頂(dome)的形成，以在去除犧牲材料后密封MEMS結構。在一定的實施中，硅用于形成在MEMS周圍的犧牲腔體；盡管本發(fā)明也可以采用其它材料。
[0033]MEMS梁可為沒有氧化物的單配線、以氧化物、金屬/氧化物/金屬、氧化物/硅/氧化物等的鑲嵌配線(damascene wire)。然而,現(xiàn)有的MEMS梁設計由于例如電介質充電而在致動器重復循環(huán)期間進行親密接觸時遭受粘滯作用(stiction)。為了抵消(compensate)粘滯作用，在梁下或者在固定致動器配線附近應采用氧化物緩沖器(bumper)。然而，當前的制造工藝導致氧化物緩沖器太淺或者距電容器太遠，這導致很大的梁下陷區(qū)域和致動器接觸，由于粘滯作用導致循環(huán)失敗。再者，由于制造變化，如果氧化物凸塊(bump)太深或者太靠近電容器，則限定為被致動和未被致動的MEMS電容之差的Λ電容將由于氧化物凸塊阻擋MEMS的電容器區(qū)域的接觸而減小，導致性能下降。如果電場為也引起電介質充電的足夠高的值，則粘滯作用的現(xiàn)象也可發(fā)生在電容器上。
[0034]圖1a示出了 MEMS梁100下陷不足，因為在MEMS梁之下不正確地布局或設置大凸塊105，而圖1b示出了 MEMS梁100過度下陷，因為在MEMS梁100之下錯誤地設置大凸塊105。對于圖1a的下陷不足的情況，大凸塊105要么太高，要么設置為太靠近電容器頭110，導致所希望的阻礙致動器115的接觸，但是也導致電容器頭110不親密接觸的不希望結果，導致被致動電容的減少。對于圖1b的過度下陷的情況，大凸塊105要么太淺，設置為距電容器頭115太遠，要么遺漏導致大的致動器接觸區(qū)域，這會導致MEMS梁粘滯作用(即失敗)。
[0035]圖1c示出了本發(fā)明的實施例，其中淺微型凸塊105’的陣列(在本說明書中，在另外的附圖中也表示為附圖標記34a、34b、34c等)設置在致動器110之間的梁100之下。本發(fā)明的該結構導致梁100全部下陷和高電容的頭電容，但是避免致動器粘滯作用(stiction).如這里所述，本發(fā)明可應用于其中致動器的接觸是不希望的任何MEMS裝置，例如，歐姆接觸開關；并且可與大凸塊105 —起使用或者沒有大凸塊105。
[0036]更具體而言，在實施例中，MEMS結構包括:多個致動器凸塊105’，例如，微型凸塊或抗粘滯作用凸塊的陣列，形成在MEMS梁100和/或致動器電極115的至少之一的表面上。多個致動器凸塊105’應定位為且具有既避免減小電容又減少或消除致動器接觸二者的深度。在實施例中，微型凸塊105’為約10-250nm深，并且，在一個示范性實施例中，為約50nm深。有利地，致動器115之上的微型凸塊105’的陣列在MEMS梁100重復循環(huán)或壓MEMS梁100后減少MEMS裝置中發(fā)生粘滯作用的機會。
[0037]另外，傳統(tǒng)的凸塊設置為遠離梁的電容器部分，并且設計為當梁下陷且梁的電容器部分進行接觸時阻止梁中的致動器接觸梁之下的固定致動器，與傳統(tǒng)的凸塊不同，微型凸塊105’在梁致動器115下設置為陣列，使得梁下陷在固定致動器115之上。在梁中的致動器之下將微型凸塊105’設置成陣列消除了傳統(tǒng)凸塊的問題:太淺或設置為遠離梁的電容器部分；或者太深或設置為靠近梁的電容器部分。從而，本發(fā)明的結構是遍布梁結構定位的致動器凸塊105’的陣列，但是這不減小致動電容或者不顯著減小致動電容。后面的優(yōu)點因本發(fā)明的結構而產(chǎn)生，不阻擋或者實質上不阻擋與電容器例如，固定接觸電極接觸。盡管該討論集中在MEMS電容器上，但是它也應用于具有單獨致動器和接觸區(qū)域的任何其它MEMS裝置，例如具有絕緣致動器和金屬接觸區(qū)域的歐姆接觸開關。
[0038]在實施例中，致動器凸塊105’的陣列可為SiO2 (氧化物)或者其它材料，從MEMS梁致動器的下面向下延伸，或者，作為選擇，從固定致動器配線層(例如，致動器電極)向上延伸。在又一個附加實施例中，致動器凸塊105’的陣列可提供在MEMS梁和致動器配線層二者上。如下所述，本發(fā)明也預期另外的變化，例如，致動器凸塊由金屬或其它材料組成，或者相對于MEMS梁和下致動器配線層設置在一定的位置，和/或由變化的形狀和尺寸組成。當采用產(chǎn)生高電場的信號時，附加的緩沖器可以放置在電容器頭上以防止電容器的親密接觸。在討論附圖前，應認識到，在實施例中，圖中形成在另一層的頂部的所有層與該層直接接觸。
[0039]圖2a示出了根據(jù)本發(fā)明各方面的開始結構和相關工藝步驟。該結構例如包括基板10，在實施例中，其可為器件例如，配線、晶體管、無源元件、存儲元件等的任何層。例如，在實施例中，基板10為硅晶片，涂有二氧化硅或者本領域的技術人員已知的其它絕緣體材料?；ミB12提供在基板10內(nèi)?；ミB12例如可為鎢或銅柱(stud)，提供在傳統(tǒng)形成的通道中，或者，作為選擇，可為配線。例如，互連12可采用本領域的技術人員已知的形成柱的任何傳統(tǒng)的光刻、蝕刻和沉積工藝(例如，鑲嵌工藝)而形成?；ミB12可接觸其它的配線層、CMOS晶體管或其它的有源器件、無源器件等。
[0040]仍參見圖2a，配線層14形成在基板10上，在后面的處理步驟中其形成多個配線。在一個非限定性示例中，配線層14可沉積在基板上至約0.05至4 μ m的深度，且優(yōu)選至0.25μπι的深度；盡管本發(fā)明也預期其它的尺寸。在實施例中，配線層14可為難熔金屬，例如，T1、TiN、TiN、Ta、TaN和W等，或者AlCu，或者貴金屬，例如，在其它配線材料中的Au、Pt、Ru、Ir等。例如，在實施例中，配線層14可由純難熔金屬、鋁或鋁合金(例如，AlCu、AlSi或AlCuSi)形成。在實施例中，配線層14可摻雜有Si，例如，1%的Si，以防止諸如Al的金屬與諸如硅的上腔體層材料反應。在實施例中，配線層14的鋁部分可摻雜有Cu，例如，0.5%的Cu，以增加配線的抗電遷移能力。在實施例中，配線可用Ti覆蓋且用抗反射層TiN覆蓋，例如，Ti/Al/Ti/TiN。在實施例中，配線可為鑲嵌配線，用諸如TiN或Ta的難熔金屬裝襯，用鎢、銅和本領域已知的類似物填充。[0041]如圖2b所示，配線層14圖案化為形成多個配線(下電極)14a，其間具有配線間隔(間隙)14b。在實施例中，配線層可采用傳統(tǒng)的光刻和蝕刻工藝圖案化。例如，抗蝕劑可形成在配線層上且曝光以形成開口，例如，圖案，暴露下面的配線層的部分。暴露的配線層然后可經(jīng)受反應離子蝕刻(RIE)工藝，例如以形成配線14a。在實施例中，配線14a’的至少一個與互連12接觸(直接電接觸)。在實施例中，配線可在沉積后或圖案化后退火。
[0042]在實施例中，配線間隔深寬比例如可為低深寬比或高深寬比。例如，通過形成50nm高的配線14a與IOOOnm的間隔14b，本發(fā)明預期1:20的低深寬比；而1:1的高深寬比可由500nm高的配線14a與500nm的間隔14b形成。這里提供的這些深寬比值僅為參考，而不應看作本發(fā)明的限制特征。作為選擇，配線14a可采用鑲嵌工藝(damascene process)形成，例如，鑲嵌Cu或W，如本領域所知。
[0043]仍參見圖2b，絕緣體層(電介質層)16形成在多個配線14a和基板10的暴露部分上。優(yōu)選堅固的絕緣體層16，以防止在隨后的腔體形成期間形成難以去除的金屬間化合物，并且，如果形成了，則在活化金屬間化合物期間通過阻擋梁完全下陷可能阻擋MEMS梁致動。在實施例中，絕緣體層16是氧化物材料，例如，SiO2或Al2O3，在與鋁配線兼容的溫度被沉積，例如，在約420°C下，并且優(yōu)選在約400°C下被沉積。絕緣體層16的沉積選項例如包括等離子體增強CVD (PECVD)、亞大氣壓的CVD (SACVD)、大氣壓CVD (APCVD)、高密度等離子體CVD (HDPCVD)、物理氣相沉積(PVD)或原子層沉積(ALD)的一種或多種。
[0044]在實施例中，絕緣體層16是氧化物，沉積到約80nm的深度；盡管本發(fā)明也預期其它的尺寸。該絕緣體層16，僅在制造MEMS電容器時是需要的，將形成下電容器板電介質。絕緣體層16也用作配線14a中諸如鋁的金屬和諸如硅的用于形成MEMS腔體的隨后材料之間的屏障。
[0045]在圖3中，可選致動器凸塊16a的陣列形成在一個或多個配線14a上。在實施例中，可選凸塊16a的陣列由諸如二氧化硅的電介質材料組成；盡管本發(fā)明也預期其它材料。例如，致動器凸塊16a的陣列可由金屬例如，與配線14a相同的材料組成。在實施例中，凸塊16a的陣列例如可以與以下描述的隨后形成的MEMS梁、MEMS梁的隔離部分或其它構造中的間隔對齊。再者，在實施例中，可選致動器凸塊16a的陣列以預定的間隔和高度形成在致動器電極上，以防止MEMS梁接觸致動器電極。這將在重復梁循環(huán)期間防止和/或減小粘滯作用和梁下陷。然而，致動器凸塊的陣列的預定間隔和高度，例如，尺寸和形狀，仍將允許MEMS梁和固定電極(例如，電容器電極)之間的接觸。作為示例性非限定示例，凸塊16a的陣列可為約IOnm至80nm高和約0.1至I μ m寬。在實施例中，可選致動器凸塊16a的陣列可通過圖案化和蝕刻配線14a之下的氧化物而形成，或者可是配線14a之下的沉積和圖案化材料。
[0046]凸塊16a的陣列可在形成絕緣體層16的沉積前形成。例如，可選凸塊16a的陣列可為沉積的PECVD SiO2膜，其采用傳統(tǒng)的光刻和蝕刻工藝直接在配線14a上圖案化和蝕刻。對于該選項，凸塊16a的陣列可首先圖案化和蝕刻，然后是配線14a的圖案化和蝕刻。在選擇性實施例中，配線14可首先被圖案化和蝕刻，然后形成可選凸塊16a的陣列。在圖案化和蝕刻配線14a前圖案化和蝕刻凸塊16a的陣列避免了由于在配線間隔14a之間的配線14之下過蝕刻進入氧化物造成的引入到絕緣體層16的沉積的深寬比的增加。這是因為配線14a之間的氧化物在凸塊16a的陣列蝕刻期間沒有被蝕刻。[0047]在圖4中，犧牲腔體材料層18沉積在絕緣體層16上，或者作為選擇，沉積在配線14a上(如果絕緣體層16不存在)。在實施例中，層18例如可為硅、鎢、鉭、鍺或對絕緣體層16或配線14a (如果絕緣體層16不存在)可隨后采用例如XeF2氣體選擇性去除的任何材料。層18可采用任何傳統(tǒng)的等離子體氣相沉積(PVD)、PECVD、快速熱CVD (RTCVD)或者以與配線14a兼容的溫度(例如，<420°C)操作的LPCVD沉積。在實施例中，層18沉積到約0.1至IOym的高度，其由MEMS間隙要求決定，并且采用傳統(tǒng)的光刻和反應離子蝕刻(RIE)步驟圖案化。一個示例可采用約2μπι的硅厚度。為了避免在硅層18的蝕刻后在晶片上留下氧化裂痕，本發(fā)明預期氬稀釋劑與施加到晶片的rf偏壓功率的結合以同時濺射和RIE蝕刻該表面。作為選擇，諸如旋涂聚合物的任何犧牲材料可用于形成這個和其它的犧牲腔體。
[0048]在實施例中，絕緣體層16也用于阻擋配線14a和層(腔體材料)18的反應、合金化或相互擴散。例如，如果配線14a包含鋁，則鋁可與硅反應而形成硅化鋁，其在隨后的層(犧牲層)18的排出或去除步驟期間很難或不可能去除。為了防止這樣的反應，共形氧化屏障，例如，ALD Al2O3 (氧化鋁)、ALD Ta2O5 (五氧化鉭)或者二者的結合，可沉積為絕緣體層16。在一個示范性實施例中，層16包括80nm的HDPCVD氧化物，接著是15nm的ALD氧化鋁。在實施例中，采用快速沉積SiO2和慢速沉積氧化鋁的結合是理想的。ALD氧化鋁或類似的膜可用在80nm的氧化物之下；并且也可用在上MEMS電極下以阻擋硅與上MEMS電極反應。
[0049]作為可選工藝步驟，層18可采用例如化學機械拋光(CMP)平坦化，然后，選擇性地，附加材料(硅)可沉積在拋光的層18上，以在下硅MEMS腔體的表面上提供無縫層(例如，硅層)。傳統(tǒng)的CMP和隨后的清洗工藝，例如，刷洗(brush clean)、稀釋的氫氟酸(DHF)、緩沖氫氟酸(BHF)、低溫清洗(cryogenic clean)等可在任何的CMP步驟后執(zhí)行，以去除娃表面上形成的自然氧化物。
[0050]更具體而言，層18采用諸如PVD的傳統(tǒng)沉積工藝沉積在絕緣體層16上。層18例如采用CMP工藝平坦化，并且諸如硅的第二層材料沉積在平坦化的層18上。該層采用傳統(tǒng)的光刻和反應離子蝕刻(RIE)步驟圖案化。該硅沉積、CMP和第二沉積工藝消除了硅表面中的草皮塊(divots)，消除了氧化接縫的機會，并且部分地或者完全平坦化由于引入配線14a和配線間隔14b地形引起的硅表面上的地形。
[0051]一組示例厚度可為250nm高的配線14、500nm的配線14a之間的間隔14a、0.9μηι的初始娃沉積厚度、CMP去除配線14a之上的400nm娃以平坦化配線14a上的250nm臺階，以及隨后的硅沉積厚度足以在隨后的反向氧化物平坦化工藝后再蝕刻最后的厚度目標。在一個示范性實施例中，200nm的硅從配線14a之上的區(qū)域被去除，在配線14a之間的間隔14b上實質上小于50nm，這部分地平坦了配線14a和間隔14b之上的區(qū)域。
[0052]硅CMP通常執(zhí)行為形成深溝槽DRAM電容器，如本領域所知。對于這種類型的硅CMP,該CMP工藝最優(yōu)化為最大化對晶片表面上的焊墊絕緣體(例如，SiO2或氧化物)膜的選擇性，即該硅CMP的速率最大化，并且氧化物CMP的速率最小化，從而硅對氧化物的選擇性為50:1。這種類型的硅CMP工藝最優(yōu)化用于采用CVD沉積的硅膜，但是可能導致采用PVD沉積的硅膜的問題。例如，用傳統(tǒng)選擇性硅CMP工藝拋光的PVD硅膜可能具有在PVD硅膜中具有缺陷的問題，這導致局部拋光率降低。這些PVD硅缺陷，可能是由于氧化的硅、其它的雜質或者硅晶粒結構，可導致選擇性硅CMP工藝在拋光的硅表面上留下拋光不足的點缺陷。然而，為了避免這些由硅CMP引起的點缺陷，可采用較小選擇性或者非選擇性的硅拋光工藝，例如，采用SiO2拋光化學和工藝代替硅CMP拋光化學和工藝。
[0053]利用較小選擇性硅拋光工藝消除了拋光后的點表面缺陷。選擇性硅拋光的示例是堿性介質，例如，具有硅土磨料的TMAH，其ph足夠高以溶解硅，即ph>12，其具有50:1的硅:Si02的選擇性。非選擇性硅拋光的示例是堿性介質，例如采用硅土磨料的Κ0Η，其ph〈12，這太低了而不能溶解硅。該非選擇性硅CMP工藝可具有小于50:1的硅=SiO2選擇性，并且在一個示范性實施例中，可在2:1至1:2的范圍中。
[0054]參見圖6，絕緣體材料(例如，氧化物)20沉積在層18、絕緣體層16的任何暴露部分以及任何任選凸塊16a上。該沉積例如可為傳統(tǒng)的共形沉積工藝，沉積絕緣體材料20至約與層18的高度相同的深度，例如，對于2.3 μ m厚的層18為約2.3 μ m。在選擇性實施例中，絕緣體材料20與2.3 μ m相比可沉積到約3.3μπι的厚度；盡管本發(fā)明也預期其它的深度。
[0055]在實施例中，絕緣體材料20采用400 V的PECVD氧化物沉積、采用TEOS或硅烷作為硅源以及氧或N2O作為氧源被沉積。如果氧化物層的厚度故意地薄于層18的高度，則隨后的氧化物CMP將過拋光并且平坦化層18的表面。相反，如果層20的厚度故意地厚于層18的高度，則隨后的氧化物CMP將對層18的表面拋光不足，并且留下它埋在氧化物(絕緣體)表面之下。兩個工藝選擇可能是希望的，取決于最小化層18的表面的過拋光與平坦化絕緣體材料20或層18表面距配線層14a的地形的重要性。在一個示范性實施例中，層18為約2.3 μ m，層20為約2.1 μ m，并且可選氧化物回蝕刻步驟的目標是全部氧化物(絕緣體)去除，即>2.1 μ m。這導致隨后的氧化物拋光工藝進一步平坦化層18。
[0056]在實施例中，可選反向蝕刻(反向鑲嵌工藝)可根據(jù)本發(fā)明各方面實施。更具體而言，抗蝕劑沉積在絕緣體材料20上，并且圖案化以形成開口，且抗蝕劑邊緣與下層18的邊緣重疊。就是說，抗蝕劑將略微遮蔽下層18。在實施例中，重疊大于0，例如可為3μπι，并且最小化以減少在隨后的CMP工藝期間將被平坦化的留下的氧化物層。絕緣體材料20采用傳統(tǒng)的RIE工藝蝕刻，這導致圍繞下層18的“鏡框(picture frame)”，如2010年12月21日提交的美國申請N0.12/974，854中所公開的，其全部內(nèi)容通過引用結合于此。絕緣體材料20然后被平坦化，例如，平坦化為與下層18在同一平面上(例如，幾乎平坦或平的表面)。在實施例中，該工藝也平坦化下層18，這導致在隨后的加工步驟中的平面腔體結構(例如，具有平坦或平的表面)。平坦化工藝例如可為CMP工藝。作為選擇，隨后的MEMS梁可直接形成在圖5所示的腔體之上，而沒有圖6所示的氧化物層的反向平坦化。
[0057]在圖7中，溝槽33的陣列，例如，溝槽33a、33b、33c等的陣列形成在層18中，在各配線之上和/或與間隔14b對齊。應注意，每個溝槽33a、33b和33c表示溝槽陣列，并且可形成在如下描述的其它位置。在實施例中，溝槽33的陣列通過傳統(tǒng)的圖案化和蝕刻工藝形成。為了保證硅(例如，層18)均勻地蝕刻，在硅蝕刻前可在抗蝕劑被圖案化的晶片上執(zhí)行可選的氧化物RIE工藝。另外，具有或者沒有可選的氧化物RIE工藝，在蝕刻硅之前，可執(zhí)行在晶片上對光致抗蝕劑的HF清洗以氫鈍化硅表面，例如，硅層18的表面。硅例如采用SF6-基RIE化學蝕刻，如本領域所知。作為選擇，可選的氧化物RIE工藝，采用如本領域所知的諸如CF4的全氟化碳氣體和諸如CO2的氧化劑，這可蝕刻50nm或更多的硅(或其它犧牲材料)，可用于蝕刻硅。氧化物RIE蝕刻例如可執(zhí)行在平行板rf反應器中，采用一種或多種全氟化碳和氧源，例如，氧或二氧化碳，如本領域所知。[0058]在實施例中，溝槽33的陣列可形成在不同的位置，單獨地或以任何的結合。例如，溝槽33a可形成在致動器配線Ha1之上；而溝槽33b的陣列可形成為與致動器配線Ha1和虛設配線Ha2之間的間隔14b對齊。在實施例中，溝槽33c也可形成在虛設配線Ha2之上。在進一步的實施例中，溝槽33的任何一個可形成為與MEMS梁的間隔或開口對齊，如下面進一步的詳細描述。
[0059]在進一步的實施例中，溝槽33的陣列在層18 (例如，犧牲腔體材料)中形成為約IOnm至IOOnm的深度和約0.1至I μ m寬；盡管本發(fā)明預期其它的尺寸，取決于設計參數(shù)。這些溝槽33將形成微型凸塊以阻擋致動器接觸。如果在金屬層14的表面上或者金屬層38的下側上具有地形(圖10)，例如，金屬小丘(hillock)，則微型凸塊可能略高于該地形，以防止因地形而致動器接觸。例如，根據(jù)位置，溝槽33可改變尺寸，例如，較深和較寬或者較淺和較窄，以便形成致動器凸塊的變化尺寸(例如，氧化物短樁(oxide pegs))。更具體而言，溝槽可改變深度和寬度(或者周圍)，取決于它們相對于致動器區(qū)域和下層電極(例如，配線)的接觸區(qū)域的位置，如下面更加詳細的討論。在一個示范性實施例中,溝槽33為0.5微米寬，設計成圓形形狀，且為50nm深。
[0060]在圖8中，諸如SiO2的電介質沉積在溝槽33的陣列之上。在實施例中，絕緣體層36形成MEMS電容器電介質的部分或全部。諸如氧化物的電介質層36形成在層18和絕緣體層20上。在實施例中，電介質層36是上電容器電介質或氧化物沉積，其形成在MEMS梁的底部上。在實施例中，MEMS電容器電介質36，在MEMS梁被致動時，包括電介質層16和36，它們分開小的間隙，這是由于MEMS電容器電極的表面粗糙度。在實施例中，電介質層36可沉積到約80nm的高度；盡管本發(fā)明預期其它的尺寸。在實施例中，電介質層36可在形成致動器凸塊34a、34b、34c等之前形成；就是說，隨后的電介質層40 (圖10)可沉積在溝槽33中。
[0061]絕緣體材料36，與隨后的材料結合，將在MEMS梁的下側上形成致動器凸塊的陣列，例如，致動器凸塊34a、34b、34c等。除了防止在MEMS循環(huán)或壓測試期間的致動器粘滯作用外，在實施例中，致動器凸塊34a、34b、34c等，與凸塊16a —樣，在MEMS梁和諸如多個配線的下配線層之間提供緩沖器，以防止由于MEMS梁中的配線和配線的緊密接近在MEMS運行期間引起的電??；或者減小或消除致動器粘滯作用的可能性。當高dc電壓，即5-100V，例如在配線中施加到MEMS致動器時，可能產(chǎn)生電弧。在實施例中，可選電介質層36可在形成致動器凸塊34a、34b、34c等之前形成在層18上和在溝槽33的陣列內(nèi)。這些和其它截面圖中所示的微型凸塊的布局是任意的，并且為了使微型凸塊防止MEMS粘滯作用，它們設計為避免致動器接觸，如圖13-17所示在下面被描述。
[0062]致動器凸塊34a、34b、34c等的陣列根據(jù)溝槽33的各陣列的不同尺寸確定尺寸和形狀。更具體而言，致動器凸塊34a、34b、34c等的陣列結構化為當電壓呈現(xiàn)在致動器電極上時在MEMS梁和致動器電極之間提供預定量的物理間隔；或者它們設置為使接地和dc偏壓的致動器決不物理接觸。就是說，致動器凸塊34a、34b、34c等的陣列構造為在dc電壓呈現(xiàn)在致動器電極上時防止MEMS梁中的dc偏壓致動器接觸固定的致動器電極。再者，在實施例中，致動器凸塊的陣列允許MEMS梁接觸接觸電極，例如，電容器電極。換言之，致動器凸塊34a、34b、34c等的陣列被尺寸化，例如，依大小和間隔制造，以保證MEMS梁在致動期間，即在致動器電極上施加電壓時，可接觸固定接觸電極。這些相同的優(yōu)點從致動器凸塊16a也可看見。盡管本發(fā)明涉及利用dc電壓致動MEMS，但是本發(fā)明也預期利用dc、ac和/或rf電壓，因為偏壓致動器之間的引力與電壓的平方成比例。盡管本發(fā)明集中在利用微型凸塊防止致動器粘滯作用，但是微型凸塊也可用于防止電容器頭粘滯作用，這可減小致動梁的電容，這是由于MEMS梁和固定配線層的電容器頭之間較大的間隔。
[0063]圖9和10示出了根據(jù)本發(fā)明各方面的附加加工步驟和各結構以形成MEMS梁、上MEMS腔體和蓋(lid)。通道Xi可形成在絕緣體層20和36中至下層配線14a’。通道Xi可為錐形的通道，采用傳統(tǒng)的光刻、蝕刻和清洗工藝形成，或者可以為任何其它類型的通道，例如，如本領域已知的鑲嵌鶴柱(tungsten stud)。錐形通道的利用減小了娃表面的CMP暴露，導致較小的硅厚度變化，避免了拋光或損壞上MEMS電容器絕緣體，以及較低的形成深草皮塊的機會。在實施例中，應注意，錐形通道不過度氧化下層的TiN、TiAl3* AlCu表面，這可能導致很高的通道電阻。可選地，柱狀通道RIE光致抗蝕劑剝離可在低溫即100°C下進行，以最小化氧化。
[0064]在實施例中，通道Xi應使用在硅腔體區(qū)域的外面，因為如果它設置在硅腔體內(nèi)，則用于制造它的氧化物蝕刻會受到層18的阻擋。在實施例中，如果隨后的金屬沉積工藝具有很差的共形性或側壁覆蓋，則錐形通道的深寬比可能很低，例如，0.5:1。例如，對于2 μ m厚的絕緣體20，可采用4 μ m寬的錐形通道。作為選擇，如果采用共形鋁工藝，即熱回流PVD或CVD工藝，則錐形通道可采用較高的深寬比。作為選擇，鑲嵌鎢柱的通道可如本領域所知而制造。
[0065]仍參見圖9，在絕緣體材料36上且在通道內(nèi)形成且圖案化隨后的金屬層38。在實施例中，金屬層38用于形成MEMS梁下電極。金屬層38可沉積且圖案化為覆蓋致動器凸塊34a.34b.34c等，或者在另外的實施例中，使致動器凸塊34a、34b、34c等不被覆蓋，或者這兩種情況都有。如果致動器凸塊34a、34b、34c等沒有被覆蓋，則減少或消除了粘滯作用、電弧或致動器板之間的其它電介質損壞。如果致動器凸塊34a、34b、34c等沒有被金屬層38覆蓋且由于所選的工藝方法具有向下進入致動器凸塊34a、34b、34c等中的臺階，則可能沿著致動器凸塊34a、34b、34c等的側壁具有很薄的金屬間隔物留下。金屬層38也將形成在通道中，與配線(電極)14a’接觸。在選擇性實施例中，金屬層38也可沉積在溝槽33中或溝槽33的上面直接與溝槽中的材料34接觸。
[0066]在實施例中，金屬層38可為在其它材料當中的TiN、TiN或W、Ru、Pt、Ir。這個和其它電極和/或配線的厚度可根據(jù)具體的設計參數(shù)變化。例如，Ti/AlCu/Ti/TiN層可分別采用10nm、5000nm、10nm和32nm的厚度，其可在400°C退火后在AlCu之下和之上形成TiAl3。為了最小化任何的小丘，在實施例中，可選的Ti層可沉積和/或形成為與Al直接接觸。在此情況下，在金屬層(電極)38與上表面相反的下表面上可抑制小丘。作為選擇，金屬層38可由貴金屬例如，Au形成；或者由例如，W或Ta的難熔金屬形成；或者沒有T1-AlCu界面，例如，Ti/TiN/AlCu/TiN。
[0067]絕緣體材料40共形地沉積在金屬層38之上。在實施例中，絕緣體材料40采用上面討論的任何方法沉積氧化物。在實施例中，絕緣體材料40沉積到約0.5至5 μ m的高度，取決于梁的彈簧常數(shù)和氧化物對金屬厚度比的要求。在一個示范性實施例中，絕緣體材料40為400°C PECVD的2 μ m厚的氧化物且具有被很好控制的殘余應力和厚度。在實施例中，通道形成在絕緣體材料40中以暴露下層金屬層38的部分，以類似于前面描述在絕緣體層20中的通道的方式。絕緣體層40的厚度或殘余應力的變化導致彈簧常數(shù)和整個MEMS梁中的應力梯度變化，這可負面影響梁的曲率和撓度。
[0068]上電極(金屬層)42形成且圖案化在絕緣體層40之上，并且也沉積在通道Xii內(nèi)，以接觸下電極(金屬層)38。在實施例中，上電極42由與下電極38相同的材料形成。例如，在一個示范性實施例中，電極38和42由Ti/AlCu/Ti/TiN組成。對于錐形通道，它可希望為在沉積用于電極38和42的金屬，即Ti/AlCu/Ti/TiN前完全去除TiN層，通過采用TiN RIE化學將其蝕刻，采用氬濺射將其濺射，或者二者的結合以消除通道抵抗高飛(viaresistance high flyers)的可能。電極38和42的金屬體積應為相同的或基本上相同的，以便平衡裝置的全部體積和應力，并且因此不在MEMS結構的梁上產(chǎn)生不適當?shù)膽Γ缑绹暾圢0.12/974，854中所討論的。
[0069]仍參見圖9，可選的絕緣體材料44沉積在上電極42和絕緣體材料40的暴露部分上。在實施例中，絕緣體材料44沉積到約SOnm的厚度；盡管本發(fā)明也預期其它的尺寸。為了平衡MEMS梁，在MEMS梁之上的絕緣體材料44與MEMS梁下的絕緣體材料36應為基本上相同的厚度。層36和44的該厚度平衡應包括在隨后的排出孔(vent hole)電介質沉積密封步驟期間發(fā)生的層44上任何附加的電介質沉積。通過圖案化和蝕刻通過絕緣體，腔體通道形成為穿過絕緣體材料44、40和36至下層18。在實施例中，在隨后的材料沉積之前，例如，可采用HF酸清洗任何不希望的氧化物，例如，通過暴露層18到空氣形成的自然氧化物。
[0070]圖9進一步示出了層46,其沉積在絕緣體材料44上和通道內(nèi)，延伸到下層18。在實施例中，層46與層18為相同的材料，例如，硅，其可沉積到約4μ m的厚度；盡管本發(fā)明也預期其它的尺寸。在實施例中，由于HF酸清洗，兩個硅層(例如，層18和層46)之間沒有氧化物。作為選擇，可采用任何犧牲腔體材料，例如，旋涂聚合物。
[0071]層46可沉積為使層46的地形根據(jù)下層特征而變化，例如，形成退化開口(regressive openings)。為了避免可能導致MEMS梁釘扎(pinning)的一定地形,層46的沉積應優(yōu)化。這可通過沉積厚層46以夾斷或部分夾斷(pinch off )形成有退化開口的任何通道而實現(xiàn)，或者通過CMP工藝，接著隨后的硅沉積，或者上面的結合而實現(xiàn)。作為示例性、非限定的示例，層46具有3 μ m的初始厚度，經(jīng)受I μ m CMP去除，并且具有第二硅沉積以實現(xiàn)4μηι厚度。在選擇性實施例中，層46可經(jīng)受采用反向掩模(reverse mask)的選擇性光刻和RIE工藝，類似于上面的討論。
[0072]如圖9進一步所示，絕緣體(氧化物)材料48可沉積在材料46和任何暴露的絕緣體材料44上。材料48可被平坦化，使得材料(例如，氧化物)留在層48之上，或者可與下層48共平面。是否層48平坦化回到層46的表面，都可能需要沉積附加的電介質以在MEMS腔體之上形成所需的氧化物蓋厚度，如下面所討論。作為選擇，絕緣體材料48可部分地平坦化或不被平坦化。作為可選步驟，絕緣體材料48可沉積到約5 μ m的厚度，與2.3 μ m相比，例如具有沉積在厚氧化物材料上的Si層。
[0073]Si層(和絕緣體材料48的部分)采用諸如CMP的傳統(tǒng)工藝平坦化。絕緣體材料48的沉積應充分填充配線層的間隔，使氧化物中的空隙不交叉CMP平坦化的氧化物表面，例如，用HDPCVD氧化物沉積初始氧化物膜以填充間隔、沉積/蝕刻/沉積氧化物、或PECVDTEOS-基氧化物，用于初始氧化物沉積或整個膜。對于所有這些實施例，反向掩?；匚g刻步驟是可選的。附加的氧化物材料也可沉積，以在硅去除前決定蓋的厚度。例如，氧化物材料在可具有去除前的約3μπι的厚度。
[0074]在實施例中，排出孔50在蓋48中圖案化且開口，暴露下層46的一部分。應理解，絕緣體材料48中可形成一個以上的排出孔50。排出孔50可采用本領域的技術人員已知的傳統(tǒng)光刻和蝕刻工藝形成。排出孔50的寬度和高度決定了硅去除后應沉積以夾斷排出孔的材料的量。通常，夾斷排出孔50應沉積的材料的量隨著排出孔寬度的減小而減少；并且隨著排出孔的深寬比而增加，排出孔深寬比是排出孔高度對寬度的比。在實施例中，3 μ m厚的前排出蓋(pre venting lid)可具有I μ m直徑。
[0075]排出孔50可為圓形或接近圓形以最小化夾斷它所需后續(xù)材料的量。在一個示范性實施例中，排出孔50成形為八角形，其最小化了上面討論的計算要求。在一個示范性實施例中，接近I μ m的氧化物蓋需要每個10，000 μ m2的腔體面積以避免蓋在排出后破裂。排出孔50可形成在幾個位置至上層46、下層18或上層和下層46、18 二者的部分(暴露部分)。例如，排出孔形成在腔體通道56的內(nèi)側和外側。
[0076]在圖10中，犧牲層46和18通過排出孔50被排出或剝離。在實施例中，結構，且特別是暴露的下層46，可在排出前用HF溶液清洗，以去除自然氧化物以及鈍化層46的表面的氫鈍化的暴露硅表面。在實施例中，剝離(例如，蝕刻)可采用XeF2蝕刻劑通過排出孔50實現(xiàn)。蝕刻將剝離形成上腔體或室52和下腔體或室54的所有材料(硅)，并且對很多其它材料(包括SiO2)是選擇性的。在實施例中，上部52中的層46的蝕刻速率比下部56中的層18的蝕刻更快，因此保證了沒有不適當?shù)膽Ξa(chǎn)生在下部56上(上部52和下部54將形成MEMS結構的上腔體和下腔體)。
[0077]如圖10所示，排出孔50可用材料58例如，電介質或金屬密封。為了避免密封材料進入腔體且沉積在MEMS梁上的問題，在實施例中，排出孔50應設置為足以遠離通道，例如，大于I μ m，或者在示范性實施例中，大于5 μ m，從而釋放的MEMS梁不因排出口密封沉積而連接到蓋。作為選擇，排出孔50可設置在腔體區(qū)域中遠離MEMS梁，從而沒有排出孔密封材料沉積在釋放的MEMS梁上。可選層60沉積為接下來提供氣密封。層60例如可為500nmPECVD氮化硅膜或者已知的其它膜，以在氧化物層62之上提供氣密封。
[0078]圖11示出了根據(jù)本發(fā)明一個方面的側視截面圖。特別是，圖11示出了致動器微型凸塊34的陣列，其從MEMS梁75向下延伸，并且與致動器電極Ha1對齊。在實施例中，致動器微型凸塊34的陣列，在致動MEMS梁時，例如，在施加電壓時，將接觸(著陸在)致動器電極Ha1,因此保證了 MEMS梁75的致動器部分與致動器電極Ha1物理地分開；然而，致動器凸塊34的陣列的大小和形狀選擇為允許MEMS梁75的電容器頭部分接觸電極的接觸區(qū)域14a2。在實施例中，致動器凸塊34可為約0.5μπι寬和約50納米高。在進一步實施例中，致動器凸塊34的陣列的大部分可為相同的尺寸和形狀，其較深(較寬和/或較長)的致動器凸塊(bump) 34a設置為距接觸區(qū)域Ha2最遠，并且較窄的致動器凸塊34靠近接觸區(qū)域14a2，例如，電容器頭。
[0079]圖11還示出了可選的大緩沖器(bumper )Xiii，其可除了微型凸塊34之外設置。如果設置可選的大緩沖器Xiii，則會需要附加的光刻、蝕刻和清洗步驟，以在形成溝槽33a、33b和33c之前或之后立即執(zhí)行，或者較寬的緩沖器可采用如下所示。
[0080]圖12示出了根據(jù)本發(fā)明一個方面的側視截面圖。特別是，圖12示出了致動器凸塊34的陣列，其從MEMS梁75向下延伸，并且與致動器電極Ha1對齊。在圖12的實施例中，致動器凸塊34的陣列可具有可變的寬度和可變的深度。盡管示出了隨意變化的深度，但是它應希望在致動器靠近電容器頭處設置較淺的微型緩沖器，以最小化或消除由致動器之上的微型凸塊引起的電容的任何減小，并且較深的微型凸塊進一步遠離電容器頭；或者設置較淺的微型凸塊在電容器頭上且較深的微型凸塊在致動器上，以減小致動器上由于dc致動電壓引起的粘滯作用和電容器頭由于rf電壓引起的粘滯作用。
[0081]如所附的曲線圖所示，諸如寬度的變化尺寸可在致動器凸塊的陣列的制造期間通過變化蝕刻速率獲得。例如，約0.5和2微米寬的微型凸塊分別以每分鐘0.4和0.8微米被蝕刻。而且，約0.5微米寬、25nm深的微型凸塊可設置為恰好相鄰于電容器頭Ha2，并且2微米寬、50nm深的微型凸塊可設置為遠離電容器頭14a2，以允許使較近的電容器頭接觸在固定配線34和MEMS梁配線38之間以增加致動的MEMS電容?？勺儗挾鹊姆秶缈蔀榧s
0.1 μ m至約5.0 μ m ;盡管本發(fā)明預期其它的尺寸。
[0082]在實施例中，由于不同的尺寸，某些致動器凸塊34的陣列將接觸致動器電極14a1;因此保證了 MEMS梁75與致動器電極Ha1物理地分開；然而，致動器凸塊34的陣列的大小和形狀設置為允許MEMS梁75接觸電極的接觸區(qū)域14a2。在實施例中，變化的深度和/或寬度可通過兩個或更多個掩模步驟形成。
[0083]在實施例中，微型凸塊34設置在下MEMS配線38內(nèi)的孔、開口或間隔中，以防止電壓偏置的MEMS梁致動器接觸電壓偏置的固定致動器34。MEMS梁粘滯作用在電場流動在兩個MEMS致動器之間時發(fā)生，并且隨著電場的增加而增加。如果微型凸塊設置在下MEMS配線38內(nèi)的孔中，則MEMS配線38和固定致動器配線34之間的電場在MEMS梁配線38下的微型凸塊接觸固定致動器配線34時顯著減小。這意味著微型凸塊接觸固定致動器配線34的表面。
[0084]圖13示出了根據(jù)本發(fā)明一個方面的圖11或圖12的結構的俯視圖。特別是，圖13示出了致動器凸塊34的陣列，其從MEMS梁的下電極38延伸，并且與致動器電極Ha1對齊。如所示，致動器凸塊34的陣列在施加電壓時將著陸在致動器電極Ha1上，因此保證了 MEMS梁的下電極38與致動器電極Ha1物理地分開；然而，致動器凸塊34的陣列的大小和形狀設置為為允許MEMS梁的下電極38接觸電極的接觸區(qū)域14a2。
[0085]圖14示出了根據(jù)本發(fā)明一個方面的側視截面圖。特別是，圖14示出了致動器凸塊34的陣列，其從MEMS梁75向下延伸，并且與隔離的致動器電極14a3對齊。在實施例的任何一個中，隔離的致動器電極14a3例如可為(i)單獨電浮置的虛設導體、(ii)連接的但電浮置的虛設導體、(iii)單獨電浮置或連接的但電浮置的虛設導體、或者(iv)連接到電壓，例如，接地或者已知的ac和dc電壓的任何組合。在實施例中，作為一個示例，已知的電壓可等于梁致動器電壓。
[0086]在圖14的實施例中，在運行中，致動器凸塊34的陣列將著陸在隔離的致動器電極Ha3上。這樣，致動器凸塊34的陣列將保證MEMS梁75中的致動器與固定致動器電極物理地分開；然而，致動器凸塊34的陣列的大小和形狀設置為允許MEMS梁75中的電容器頭接觸電極的電容器接觸14a2。這些虛設接觸區(qū)域Ha3可為電浮置的，與MEMS梁致動器偏置在相同的電壓電勢上，或者偏置在任何的電壓上。優(yōu)選地，虛設接觸區(qū)域Ha3被電浮置或與MEMS梁致動器偏置在相同的電壓。與前面的實施例一樣，致動器凸塊34的陣列也可通過調整蝕刻速率在致動器凸塊的陣列制造期間也具有變化的寬度和深度。此外，寬度的范圍例如可為約0.4 μ m至約5.0 μ m ;盡管本發(fā)明預期其它的尺寸。在物理接觸區(qū)域中，該實施例減小了在下MEMS配線38和固定致動器配線34之間的電場，因為在下MEMS配線38和固定致動器配線34中的虛設形狀之間沒有電壓差。
[0087]圖15示出了圖14所示的實施例的俯視圖。特別是，圖15示出了致動器凸塊34的陣列，其從下電極38向下延伸，并且與隔離的致動器電極Ha3對齊。如所示，MEMS梁致動器凸塊34的陣列在施加電壓時將著陸在致動器電極間隔Ha3上，因此保證了 MEMS梁的下電極38與致動器電極物理地分開；然而，致動器凸塊34的陣列的大小和形狀設置為允許MEMS梁的下電極38的MEMS梁電容器頭部分接觸電極的電容器頭接觸區(qū)域14a2。在該實施例中，在偏壓MEMS梁和固定致動器電極14a5之間沒有任何種類的物理接觸。
[0088]圖16示出了示出了根據(jù)本發(fā)明一個實施例的側視截面圖。特別是，圖16示出了致動器微型凸塊34的陣列，其從MEMS梁75向下延伸，并且與隔離的致動器電極Ha3之間的間隔Ha4對齊。在圖16的實施例中，致動器凸塊34的陣列將著陸在隔離的致動器電極Ha3之間的基板10上。致動器凸塊34的陣列的大小盡管保證了 MEMS梁75將與致動器電極物理地分開，同時仍與電極的接觸區(qū)域Ha2接觸。例如，如果固定致動器配線為250nm高，則微型凸塊34可為300nm高，以在接觸的MEMS梁和固定致動器之間提供50nm的間隙。與前述的實施例一樣，致動器凸塊34的陣列可通過在致動器凸塊的陣列制造期間調整蝕刻速率而具有變化的寬度和深度；盡管該實施例示出了致動器凸塊34的陣列的不變深度。此外，該寬度的范圍例如可為約0.4 μ m至約5.0 μ m ;盡管本發(fā)明預期其它的尺寸。
[0089]圖17示出了圖16所示實施例的俯視圖。特別是，圖17示出了致動器凸塊34的陣列，其從下電極38向下延伸，并且與隔離的致動器電極Ha3之間的間隔Ha4對齊。如所示，致動器凸塊34的陣列將著陸在隔離的致動器電極Ha3的間隔Ha4之間，并且接觸下層基板10。致動器凸塊34的陣列的尺寸設置為保證MEMS梁的下電極38與致動器電極物理地分開，同時也接觸電極的接觸區(qū)域14a2。
[0090]圖18a至22b示出了致動器凸塊34的陣列和/或16a的各種構造。特別是，圖18a至22b示出了 MEMS梁75的底部電極，其與下固定致動器電極14”對齊。在這些實施例中，MEMS梁75和下層的固定致動器電極14”包括完全包封或部分包封的絕緣體材料，如不同的截面陰影線所示。在圖22a和22b中，下固定致動器電極14”形成在絕緣體材料或下層基板10上。再者，在實施例的每一個中，致動器凸塊34的陣列和/或16a將著陸在各MEMS梁75或下固定致動器電極14”的絕緣體材料上或在下層基板上。在這些實施例的每一個中，致動器凸塊34的陣列和/或16a防止MEMS梁75和下層的固定致動器電極14”之間的接觸。就是說，致動器凸塊34的陣列和/或16a保證了 MEMS梁75和下層的固定致動器電極14”之間具有物理間隔。
[0091]在圖18a中，微型凸塊34的陣列從MEMS梁75向下延伸。在圖18b中，微型凸塊34的陣列從MEMS梁75向下延伸，并且與其開口 75a對齊。應理解，對于微型凸塊34著陸在虛設形狀上或者配線中的孔75a內(nèi)的結構，布局中應包括寬度和對準不良(mis-registration)的公差。例如，如果微型凸塊34是0.5微米寬，具有0.1微米的寬度公差，并且具有+/-0.1微米的對準不良公差，則其著陸的虛設特征應為約至少0.7微米寬，以完全著陸微型凸塊或它所著陸的孔的內(nèi)部為大于0.7微米寬。在一個不范性實施例中,微型凸塊的寬度為0.5微米，對準不良公差為+/-0.1微米，并且它所著陸的孔的內(nèi)部寬度為0.9+/-0.1微米。相同的邏輯應用于著陸在虛設形狀上的微型凸塊，其中它可希望不使微型凸塊著陸在虛設形狀的拐角上，并且它不希望使微型凸塊著陸在偏壓啟動的致動器上。
[0092]在圖18c中，微型凸塊34的陣列從MEMS梁75向下延伸，與開口 75a和隔離的(虛設)致動器電極1文3二者對齊。在實施例中，沒有電壓施加到隔離的(虛設)致動器電極14a3，并且由于微型凸塊34的陣列不直接在致動器導體之上，沒有電場通過凸塊，并且因此，該實施例避免在致動器電極之上的梁下陷。當微型凸塊34的陣列(或16)位于致動器電極中的間隔或開口之上時，該相同現(xiàn)象也等同地可應用，例如，見圖21b、21d、22a和22b。
[0093]在圖18d中，微型凸塊34的陣列從MEMS梁75向下延伸，與開口 75a和固定致動器電極14”之間的開口 14a4 二者對齊。圖18e和18f類似于圖18c和18d，除了 MEMS梁致動器位于微型凸塊之上外。
[0094]在圖19a中，微型凸塊16a的陣列從固定致動器電極14”向上延伸，與MEMS梁75對齊。在圖19b中，微型凸塊16a的陣列從固定致動器電極14”向上延伸，與MEMS梁75的開口 75a對齊。在圖19c中，微型凸塊34的陣列16a從固定致動器電極14”向上延伸，與MEMS梁75的隔離部分75b對齊。
[0095]在圖20a中，微型凸塊16a的陣列為金屬或金屬合金,并且從固定致動器電極14”向上延伸，且與MEMS梁75對齊。在圖20b中，微型凸塊16a的陣列為金屬或金屬合金，并且從固定致動器電極14”向上延伸，與MEMS梁75的開口 75a對齊。在圖20c中，致動器梁16的陣列為金屬或金屬合金，并且從固定致動器電極14”向上延伸，與MEMS梁75的隔離部分75b對齊。在實施例中,梁16a的金屬或金屬合金優(yōu)選為與固定致動器電極14”相同的材料，形成在上述的工藝中。
[0096]在圖21a中，微型凸塊34的陣列為金屬或金屬合金，并且從MEMS梁75向下延伸。在圖21b中，微型凸塊34的陣列為金屬或金屬合金，并且從MEMS梁75向下延伸，與致動器電極14”之間的開口 14”a對齊。在圖21c中，微型凸塊34的陣列為金屬或金屬合金，并且從MEMS梁75向下延伸，與兩個隔離致動器電極14a3對齊。在圖21d，微型凸塊34的陣列為金屬或金屬合金，并且從MEMS梁75向下延伸，與固定致動器電極14”之間的開口 Ha4對齊。
[0097]在圖22a中，微型凸塊34的陣列為金屬或金屬合金，并且從MEMS梁75向下延伸，與隔離致動器電極Ha3對齊。在圖22b中，微型凸塊34的陣列為金屬或金屬合金，并且從MEMS梁75向下延伸，與固定致動器電極14”之間的開口 Ha4對齊。
[0098]圖23a_23d示出了固定致動器電極14”和MEMS梁的不同布局。在這些實施例中，不同圖案的形狀是圓形的；盡管本發(fā)明也預期其它的形狀，例如，橢圓形、三角形、八角形、正方形、五角形、六角形、七角形、八角形或其它敞開的形狀。圖23a示出了固定致動器電極14”和隔離致動器電極14a3。在實施例中，圖23a也可為致動器凸塊16a的表征。間隔Ha4提供在固定致動器電極14”和隔離致動器電極Ha3 (或致動器凸塊16a)之間。在實施例中，隔離致動器電極Ha3 (例如，單獨的電浮置)為約5 μ m,并且間隔Ha4之間的間隔也為約5 μ m ;盡管本發(fā)明也預期其它的尺寸。
[0099]圖23b示出了在固定致動器電極14”中的開口 14a4。在實施例中，開口 14a4為約
1.5 μ m ;盡管本發(fā)明也預期其它的尺寸。
[0100]圖23c示出了致動器凸塊34 (凸塊的陣列)，其從MEMS梁的下配線層38延伸。在該實施例中，致動器凸塊34為約0.5 μ m。在圖23d中，致動器凸塊34(凸塊的陣列)從MEMS梁的下配線層38延伸，且與開口 75a對齊。
[0101]現(xiàn)在應理解，在MEMS梁循環(huán)或電壓保持期間的MEMS致動器粘滯作用通常通過減小致動器接觸面積或者在MEMS梁和固定致動器電極接觸時減小其間的電場而減小。這樣，本發(fā)明通過設計微型凸塊的陣列以減小致動器的接觸面積而減小或消除了 MEMS致動器粘滯作用，從而僅微型凸塊接觸。另外，在接觸的MEMS梁和固定致動器之間的致動器氧化物上的電場可通過在微型凸塊之上和/或之下不設置電偏置致動器配線而減??；并且在致動器氧化物上的電場可通過僅在虛設形狀上著陸微型凸塊而消除。下面的表1中對圖18-22的布局進行了總結。
[0102]表1
[0103]
【權利要求】
1.一種形成MEMS結構的方法，包括: 圖案化基板上的配線層以形成固定致動器電極和接觸點； 在該配線層上形成犧牲材料； 在該配線層之上將該犧牲材料圖案化為具有多個溝槽的陣列，該多個溝槽形成為具有預定的高度和寬度； 用材料填充該多個溝槽的陣列； 在該填充的多個溝槽的陣列之上形成與該多個溝槽的陣列中的該材料接觸的MEMS梁； 在該MEMS梁之上形成另外的犧牲材料； 在該MEMS梁之上的該另外的犧牲材料之上形成蓋； 在該蓋中形成至少一個排出孔；以及 排出該MEMS梁之下的該犧牲材料和該MEMS梁之上的該另外的犧牲材料，使該多個溝槽的陣列內(nèi)的該材料變?yōu)閺脑揗EMS梁的下側懸吊，以該預定的高度和寬度形成致動器凸塊陣列。
2.如權利要求1所述的方法，其中該致動器凸塊陣列與形成該MEMS梁的下側的絕緣體材料直接接觸且從其延伸。
3.如權利要求1所述的方法，其中該致動器凸塊陣列形成為與該MEMS梁之下的該固定致動器電極對齊。
4.如權利要求1所述的方法，其中該致動器凸塊陣列形成為與該MEMS梁之下的該固定致動器電極之間的間隔或開口對齊，從而在向下促動該MEMS梁時使該致動器凸塊陣列落在該基板上。
5.如權利要求1所述的方法，其中: 該致動器凸塊陣列形成為與該MEMS梁之下的固定致動器位置處的虛設致動器電極對齊；并且 該虛設致動器電極形成在該配線層上作為如下之一: 單獨電浮置電極；以及 連接的單獨電浮置電極。
6.如權利要求5所述的方法，其中該單獨電浮置電極和該連接的單獨電浮置電極偏置到已知的電壓。
7.如權利要求1所述的方法，其中該致動器凸塊陣列形成為與該固定致動器電極的部分之間的絕緣體材料對齊。
8.如權利要求1所述的方法，其中該致動器凸塊陣列全部形成為具有一致的高度和寬度。
9.如權利要求1所述的方法，其中該致動器凸塊陣列采用不同的蝕刻速率和掩模步驟至少之一形成為具有不同的高度和寬度。
10.如權利要求9所述的方法，其中最遠離該接觸點的致動器凸塊形成為比更靠近該接觸點的致動器凸塊更深。
11.如權利要求1所述的方法，其中該致動器凸塊陣列形成在形成該MEMS梁的導電材料的部分之間的絕緣體材料之下。
12.如權利要求1所述的方法，其中另外的致動器凸塊陣列形成在該配線層上且朝著該MHMS梁延伸。
13.一種MEMS結構，包括: 第一組配線，位于基板上且包括固定致動器電極和接觸； MEMS梁，包括在該第一組配線之上的第二組配線；以及 微型凸塊陣列，位于該第一組配線和該第二組配線之間，其中該微型凸塊陣列防止該第二組配線的部分在促動時接觸該固定致動器電極。
14.如權利要求13所述的MEMS結構，其中該微型凸塊陣列與形成該MEMS梁的下側的絕緣體材料直接接觸且從其延伸。
15.如權利要求13所述的MEMS結構，其中該微型凸塊陣列形成為與該MEMS梁之下的該固定致動器電極對齊。
16.如權利要求13所述的MEMS結構，其中該微型凸塊陣列與該MEMS梁之下的該固定致動器電極之間的間隔或開口對齊，從而在向下促動該MEMS梁時使該微型凸塊陣列落在該基板上。
17.如權利要求13所述的MEMS結構，其中: 該微型凸塊陣列與 該MEMS梁之下的固定致動器位置處的虛設致動器電極對齊；并且 該虛設致動器電極是如下之一: 單獨電浮置電極；以及 連接的單獨電浮置電極。
18.如權利要求13所述的MEMS結構，其中該微型凸塊陣列與該固定致動器電極的部分之間的絕緣體材料對齊。
19.如權利要求13所述的MEMS結構，其中該微型凸塊陣列全部形成為具有一致的高度和寬度。
20.如權利要求13所述的MEMS結構，其中該微型凸塊陣列具有不同的高度和寬度。
21.如權利要求20所述的MEMS結構，其中最遠離該接觸的微型凸塊形成為比更靠近該接觸的微型凸塊更深。
22.如權利要求13所述的MEMS結構，其中該微型凸塊陣列形成在該第二組配線的開口中且與形成該MEMS梁的絕緣體材料接觸。
23.如權利要求13所述的MEMS結構，其中該微型凸塊陣列位于該固定致動器電極上，并且朝著該MEMS梁延伸。
24.一種MEMS結構，包括: 固定致動器電極和接觸點； MEMS梁，位于該固定致動器電極和該接觸點之上；以及 致動器電極陣列，與該固定致動器電極的部分對齊，其大小和尺度設置為防止該MEMS梁接觸該固定致動器電極的致動器部分，其中該致動器電極陣列與該MEMS梁的下側和該固定致動器電極的表面至少之一直接接觸且從其延伸。
25.一種在機器可讀數(shù)據(jù)存儲介質上編碼的硬件描述語言(HDL)設計結構，該HDL設計結構包括在計算機輔助設計系統(tǒng)中處理時產(chǎn)生MEMS結構的機器可執(zhí)行表示的要素，其中該HDL設計結構包括:第一組配線，位于基板上且包括固定致動器電極和接觸； 第二組配線，位于該第一組配線之上；以及 微型凸塊陣列，位于該第一組配線和該第二組配線之間，其中該微型凸塊陣列防止該第二組配線的部分在促動時接觸該固定致動器電極。
【文檔編號】B81B3/00GK103917481SQ201280026455
【公開日】2014年7月9日 申請日期:2012年3月14日 優(yōu)先權日:2011年6月20日
【發(fā)明者】C.V.杰恩斯, A.K.斯坦珀 申請人:國際商業(yè)機器公司