具有覆蓋結(jié)構(gòu)的mems器件結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開的集成電路器件包括設(shè)置在半導(dǎo)體襯底上方的介電層，介電層具有形成在其中的犧牲腔體，形成到介電層上的膜層，以及在膜層上形成的覆蓋層從而形成第二腔體，第二腔體通過形成在膜層內(nèi)的通孔連接至犧牲腔體。本發(fā)明還公開了具有覆蓋結(jié)構(gòu)的MEMS器件結(jié)構(gòu)。
【專利說明】具有覆蓋結(jié)構(gòu)的MEMS器件結(jié)構(gòu)
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2013年3月11日提交的名稱為“MEMS Device Structure with aCapping Structure”的美國臨時(shí)專利申請第61/775，931號的利益,其全部內(nèi)容結(jié)合于此作為參考。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地，涉及具有覆蓋結(jié)構(gòu)的MEMS器件結(jié)構(gòu)。

【背景技術(shù)】
[0004]微機(jī)電系統(tǒng)(MEMS)器件可以包括在微米級尺寸范圍內(nèi)的部件以及有時(shí)在納米級尺寸范圍內(nèi)的部件。典型的MEMS器件可以包括處理電路、模擬電路或邏輯電路，以及用于各種類型傳感器的機(jī)械部件。這些傳感器可以用作射頻(RF)開關(guān)、陀螺儀、加速計(jì)或運(yùn)動傳感器的一部分。
[0005]通常在腔室中提供MEMS器件的機(jī)械部件，在腔室中允許部件移動。通常，具有通過一個或多個通孔連接的兩個腔室。形成這類腔室的一種方法為使用犧牲材料。具體地，在特定層內(nèi)形成腔體。隨后使用犧牲材料填充腔體。然后，可以在犧牲材料頂部上沉積隨后的層。之后，形成穿過隨后的層的通孔以露出犧牲材料。其后，可以通過各種化學(xué)工藝釋放犧牲材料。雖然這是形成腔室的有效方法，當(dāng)制造MEMS器件時(shí)，期望最小化犧牲層的數(shù)量。


【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種用于形成集成電路器件的方法，所述方法包括:
[0007]在襯底上方形成介電層，所述襯底包括與微機(jī)電系統(tǒng)(MEMS)器件相互作用的電路；
[0008]在所述介電層內(nèi)形成的犧牲腔體內(nèi)形成犧牲材料；
[0009]在所述介電層和犧牲材料上方形成膜層；
[0010]通過穿過所述膜層形成的至少一個通孔去除所述犧牲材料；以及
[0011]在所述膜層上形成介電覆蓋結(jié)構(gòu)從而形成第二腔體，所述第二腔體通過在所述膜層內(nèi)形成的所述至少一個通孔連接至所述犧牲腔體。
[0012]在可選實(shí)施例中，形成所述介電覆蓋結(jié)構(gòu)包括將位于覆蓋襯底的表面上的覆蓋介電層接合至所述膜層。
[0013]在可選實(shí)施例中，所述覆蓋襯底上的所述覆蓋介電層熔融接合至所述膜層。
[0014]在可選實(shí)施例中，所述方法還包括:在所述接合之后，去除所述覆蓋襯底的材料。
[0015]在可選實(shí)施例中，通過濕蝕刻工藝和研磨工藝中的一種去除所述覆蓋襯底。
[0016]在可選實(shí)施例中，所述方法還包括:在去除所述覆蓋襯底的材料之后，在保留的覆蓋結(jié)構(gòu)的頂部上沉積固定層。
[0017]在可選實(shí)施例中，所述方法還包括:在所述犧牲腔體的底部形成底部電極層，且在所述犧牲腔體的頂部形成頂部電極層。
[0018]在可選實(shí)施例中，所述頂部電極層的導(dǎo)電元件在所述犧牲腔體上方延伸。
[0019]在可選實(shí)施例中，所述方法還包括:將微機(jī)電系統(tǒng)(MEMS)器件放置到所述犧牲腔體和所述第二腔體內(nèi)。
[0020]在可選實(shí)施例中，所述MEMS器件包括射頻(RF)開關(guān)器件。
[0021]根據(jù)本發(fā)明的另一方面，還提供了一種形成集成電路器件的方法，所述方法包括:
[0022]形成包括與微機(jī)電系統(tǒng)(MEMS)器件相互作用的電路的半導(dǎo)體襯底；
[0023]在所述半導(dǎo)體襯底上形成底部電極層；
[0024]在所述底部電極層上形成介電層；
[0025]在所述介電層內(nèi)形成的犧牲腔體內(nèi)形成犧牲材料；
[0026]在所述介電層上形成頂部電極層；
[0027]在所述頂部電極層上方形成膜層；
[0028]通過穿過所述膜層形成的至少一個通孔去除所述犧牲材料；以及
[0029]在所述膜層上形成介電覆蓋結(jié)構(gòu)從而形成第二腔體，所述第二腔體通過在所述膜層內(nèi)形成的所述至少一個通孔連接至所述犧牲腔體。
[0030]在可選實(shí)施例中，形成所述介電覆蓋結(jié)構(gòu)包括:在臨時(shí)覆蓋襯底上形成覆蓋介電層；以及，將所述覆蓋介電層接合至所述膜層。
[0031]在可選實(shí)施例中，所述方法還包括:在所述接合之后，去除覆蓋襯底的材料。
[0032]在可選實(shí)施例中，通過濕蝕刻工藝和研磨工藝中的一種去除所述覆蓋襯底。
[0033]在可選實(shí)施例中，所述方法還包括:在去除所述覆蓋襯底的材料之后，在保留的覆蓋結(jié)構(gòu)的頂部上沉積固定層。
[0034]在可選實(shí)施例中，所述方法還包括:在形成所述膜層之前，形成將所述頂部電極層和所述底部電極層連接的通孔。
[0035]在可選實(shí)施例中，所述方法還包括:在所述犧牲腔體的底部形成底部電極層，且在所述犧牲腔體的頂部形成頂部電極層。
[0036]在可選實(shí)施例中，，所述頂部電極層的導(dǎo)電元件在所述犧牲腔體上方延伸。
[0037]在可選實(shí)施例中，所述方法還包括:將微機(jī)電系統(tǒng)(MEMS)器件放置在所述犧牲腔體和所述第二腔體內(nèi)。
[0038]根據(jù)本發(fā)明的又一方面，還提供了一種集成電路器件，包括:
[0039]介電層，設(shè)置在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)襯底上方，所述CMOS襯底具有與MEMS器件相互作用的電路，所述介電層具有形成在其中的犧牲腔體；
[0040]頂部電極層，位于所述犧牲腔體的頂部；
[0041]底部電極層，位于所述犧牲腔體的底部；
[0042]膜層，形成在所述介電層上方，所述膜層具有位于所述犧牲腔體上方的通孔；以及
[0043]覆蓋結(jié)構(gòu)，包括設(shè)置在所述膜層上方的介電材料，其中，第二腔體設(shè)置在所述覆蓋結(jié)構(gòu)和所述膜層之間，所述第二腔體通過所述膜層內(nèi)的所述通孔連接至所述犧牲腔體。

【專利附圖】

【附圖說明】
[0044]根據(jù)下文的具體描述結(jié)合參考附圖可以更好地理解本發(fā)明的方面。應(yīng)該強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個部件未按比例繪制。事實(shí)上，為了清楚的討論，各個部件的尺寸可以被任意地增大或減小。
[0045]圖1A至圖1H示出了根據(jù)本文描述的原理的一個實(shí)例的用于形成具有覆蓋結(jié)構(gòu)的MEMS器件結(jié)構(gòu)的示例性工藝的圖；
[0046]圖2A至圖2C示出了根據(jù)本文描述的原理的一個實(shí)例的用于形成可被用來形成覆蓋結(jié)構(gòu)的覆蓋襯底的示例性工藝的圖；
[0047]圖3示出了根據(jù)本文描述的原理的一個實(shí)例的包括覆蓋結(jié)構(gòu)的示例性MEMS器件結(jié)構(gòu)的圖；
[0048]圖4示出了根據(jù)本文描述的原理的一個實(shí)例的用于形成具有覆蓋結(jié)構(gòu)的MEMS器件的示例性方法的流程圖。

【具體實(shí)施方式】
[0049]應(yīng)該理解，以下公開內(nèi)容提供了許多用于實(shí)施所公開的不同特征的不同實(shí)施例或?qū)嵗Ｒ韵旅枋霾考团渲玫木唧w實(shí)例以簡化本發(fā)明。當(dāng)然，這僅僅是實(shí)例，并不是用于限制本發(fā)明。而且，在以下描述中，在第二工藝之前實(shí)施第一工藝可以包括在第一工藝之后直接實(shí)施第二工藝的實(shí)施例，且也可以包括在第一工藝和第二工藝之間可以實(shí)施額外的工藝的實(shí)施例。為了簡化和清楚的目的，可以以不同比例任意繪制各個部件。此外，在以下描述中，第一部件形成在第二部件上方或者之上可以包括第一部件和第二部件以直接接觸的方式形成的實(shí)施例，并且還可以包括在第一部件和第二部件之間形成另外部件，使得第一部件和第二部件不直接接觸的實(shí)施例。
[0050]此外，本文可以使用諸如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等空間相對位置術(shù)語以便于描述如圖中所示的一個元件或部件與另一個(或另一些)元件或部件的關(guān)系。應(yīng)該理解，除了圖中描述的方位外，這些空間相對位置術(shù)語旨在包括器件在使用或操作中的不同方位。例如，如果翻轉(zhuǎn)附圖中的器件，描述為在其他元件或部件“下方”或“之下”的元件將定向?yàn)樵谄渌虿考吧戏健?。因此，示例性術(shù)語“在…下方”可以包括在“在…上方”和在“在…下方”兩種方位。所述裝置可以以其他方式進(jìn)行定向(旋轉(zhuǎn)90度或在其他方位上)，并相應(yīng)地解釋本文中使用的空間相對描述符。
[0051]圖1A至圖1H示出了用于形成包括覆蓋結(jié)構(gòu)的MEMS器件結(jié)構(gòu)的示例性工藝的圖。根據(jù)本實(shí)例，MEMS器件結(jié)構(gòu)建立在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)襯底104上。在本實(shí)例中，CMOS襯底104形成在高電阻襯底102上。高電阻襯底的電阻可以至少為1000ohm-cm。
[0052]由諸如硅的半導(dǎo)體材料制成CMOS襯底104。CMOS襯底可以包括用于操作MEMS器件結(jié)構(gòu)內(nèi)形成的MEMS器件或者與MEMS器件相互作用的電路?？梢栽诮饘?、半導(dǎo)體和介電材料的多層中形成這種電路(未示出)。
[0053]根據(jù)本實(shí)例，金屬層106形成在CMOS襯底104的頂部上。金屬層用作在下文中進(jìn)一步描述的將要形成的犧牲腔體的底部電極層。金屬層106可以是CMOS襯底的部分。金屬層106的各種金屬接觸件可以通過多個通孔連接至下方的CMOS襯底金屬層的金屬接觸件?？梢酝ㄟ^沉積金屬層、圖案化該層以及然后去除將不存在金屬的金屬區(qū)域來形成金屬層 106。
[0054]圖1B示出了在金屬層106的頂部上形成層間介電層108。層間介電層108存在于兩個電極層之間?？梢杂裳趸锊牧现瞥蓪娱g介電層108?？梢允褂没瘜W(xué)機(jī)械拋光(CMP)工藝以使層間介電層108平滑。然后，可以使用掩模以圖案化層間介電層108內(nèi)的腔體區(qū)域110?？梢允褂梦g刻工藝以從介電層處去除材料，從而露出下面的底部電極金屬層106并形成腔體110。
[0055]圖1C示出了額外的介電層的沉積。例如，可以在層間介電層108的頂部上形成氧化物層114。在一些情形下，可以圖案化這種氧化物層114使得氧化物凸塊(未示出)保留在金屬層108的一些金屬接觸件的頂部上。此外，薄介電材料116可以沉積在氧化物層114的頂部上。
[0056]根據(jù)本實(shí)例，使用諸如非晶硅(a-Si)、硅的非晶同素異形體形式的犧牲材料118填充犧牲腔體110。選擇犧牲材料118以便通過干蝕刻工藝可以將其去除，其將在下文中進(jìn)一步描述。在沉積犧牲材料118之后，可以使用CMP工藝以使表面平滑。
[0057]圖1D示出了在介電層116和犧牲材料118的頂部上沉積額外的薄介電膜120?？梢杂上嗤牟牧现瞥傻谝槐〗殡妼?16和第二介電層120。介電層將下面的層與其后形成的任意的額外層隔離開。
[0058]根據(jù)本實(shí)例，在沉積的層內(nèi)形成通孔124。具體地，通孔124可以形成為穿過薄介電層116、120、氧化物層114和層間介電層108,并且停止在電極金屬層106的頂部處?？梢栽诒〗殡妼?20頂部上形成頂部電極金屬層122。當(dāng)沉積金屬材料時(shí)，填充通孔124使得頂部電極金屬層122與底部電極金屬層106電連接。盡管示出了一個通孔124，但是它可以是使用多個通孔將頂部電極金屬層122的金屬部件與底部電極金屬層106的金屬部件連接的實(shí)例。
[0059]可以使用與形成底部電極金屬層108相似的方式形成頂部電極金屬層122。具體地，將金屬或?qū)щ姴牧铣练e在之前形成的層上。然后可以使用掩模圖案化金屬層122。之后使用蝕刻工藝從預(yù)期不使用金屬的區(qū)域中去除金屬。在一些實(shí)施例中，特定的金屬接觸件可以延伸在犧牲材料118上方。這允許金屬部件形成在犧牲腔體和第二腔體之間，在下文中將進(jìn)一步描述第二腔體。
[0060]圖1E示出了膜層126的形成。膜層是額外的介電層。稱之為膜層是為了將其與第一層間介電層108區(qū)分開。此外，膜層可以用作為RF開關(guān)膜。膜層126提供機(jī)械強(qiáng)度和剛性以作為MEMS器件的可移動結(jié)構(gòu)的柔性懸浮膜或梁(beam)。在一些實(shí)施例中，膜層126的厚度介于約0.5微米和5微米的范圍內(nèi)。
[0061]膜層126可以包括多個通孔127。通孔127可以通過標(biāo)準(zhǔn)光刻技術(shù)形成，例如使用光掩模以將光刻膠層曝光于光源下。然后顯影光刻膠層并且將光刻膠材料的保留區(qū)域用于限定通孔127。之后可以使用蝕刻工藝以形成向下穿過膜層126到達(dá)下面的頂部電極金屬層122的通孔。
[0062]根據(jù)本實(shí)例，在膜層126上形成第三金屬層128。第三金屬層可以與形成有通孔127的頂部電極金屬層122相連接。也可以通過沉積金屬材料，圖案化金屬層，并且然后蝕刻掉預(yù)期未形成金屬的區(qū)域，從而形成第三金屬層128。
[0063]然后在第三金屬層128上沉積頂部介電層130。頂部介電層可以用于應(yīng)力平衡?？梢杂裳趸锊牧现瞥身敳拷殡妼?30。在一些實(shí)施例中，可以去除頂部介電層的部分以露出下面的金屬部件。這可以用于諸如RF開關(guān)結(jié)構(gòu)的多種MEMS器件。
[0064]在形成頂部介電層130之后，形成向下通至犧牲材料118的多個通孔132。具體地，形成穿過介電層130、膜層126和薄介電層120的通孔132。可以設(shè)置通孔132使得其不穿過第三金屬層128或頂部電極金屬層122的任何金屬部件。
[0065]圖1F示出了去除犧牲材料118以形成完整的犧牲腔體134。在一個實(shí)施例中，可以通過使用二氟化氙(XeF2)蝕刻掉犧牲材料。XeF2可用于通過通孔132蝕刻掉非晶硅犧牲材料118。也可以使用其他方法去除犧牲材料?？梢允褂酶鞣N干蝕刻工藝。干蝕刻包括離子轟擊以去除特殊類型的材料。
[0066]可以選擇犧牲材料118以及薄介電層116、120的材料使得特定的蝕刻劑將僅去除犧牲材料118而不去除介電材料。因此，在去除犧牲材料118的蝕刻工藝完成之后，犧牲腔體134將在每個壁上具有介電層材料。介電材料本質(zhì)上用作去除犧牲材料118的蝕刻工藝的停止。
[0067]圖1G示出了覆蓋襯底136的附接。根據(jù)本實(shí)例，覆蓋襯底136用于生成第二腔體。覆蓋襯底包括將成為覆蓋結(jié)構(gòu)的介電層140。本文中將結(jié)合圖2描述單獨(dú)形成的覆蓋襯底136。覆蓋襯底136包括腔體，使得當(dāng)其接合至頂部介電層130時(shí)，形成封閉的腔體142。
[0068]將覆蓋襯底136接合至頂部介電層130以便形成熔融接合138。熔融接合138涉及熱退火工藝，熱退火工藝熔融與頂部介電層130接觸的覆蓋襯底136。接合138使得其密封第二腔體142。第二腔體142通過通孔132保持與犧牲腔體134的連接。使用本文中描述的工藝，可以在兩個腔體142、134內(nèi)形成各種MEMS器件。未示出這種器件的形成。相反，附圖示出了形成支持MEMS器件的襯底和電路的工藝。
[0069]圖1H示出了覆蓋襯底136的去除。雖然去除了覆蓋襯底136本身，然而保留了形成在覆蓋襯底136上的介電層140，從而形成覆蓋結(jié)構(gòu)144?？梢酝ㄟ^各種工藝去除覆蓋襯底136。在一個實(shí)例中，通過研磨工藝去除覆蓋襯底136。在一個實(shí)例中，使用蝕刻工藝去除覆蓋襯底136。蝕刻工藝可以對覆蓋襯底136的材料具有選擇性以完整地保留介電材料140,從而形成覆蓋結(jié)構(gòu)144。
[0070]圖2A至圖2B示出了用于形成覆蓋襯底(用于形成覆蓋結(jié)構(gòu))的示例性工藝200的示圖。圖2A單獨(dú)示出了覆蓋襯底202。可以由諸如硅的半導(dǎo)體材料制成覆蓋襯底。
[0071]圖2B示出了在襯底202內(nèi)形成腔體204?？梢允褂脴?biāo)準(zhǔn)光刻技術(shù)形成腔體。具體地，光刻膠層可以沉積在襯底202上，然后通過光掩模將光刻膠層曝光于光源下。之后顯影將要形成的腔體204的區(qū)域，從而將襯底暴露于形成腔體204的蝕刻工藝。
[0072]圖2C示出了在襯底上形成介電層206。為區(qū)分該介電層206，可以將其稱為覆蓋介電層206。覆蓋介電層206與腔體204的形狀一致。因此，將介電材料沉積在腔體204的側(cè)壁上以及腔體和襯底202的底部。在一個實(shí)例中，使用熱氧化工藝形成覆蓋介電層206。
[0073]圖3示出了包括覆蓋結(jié)構(gòu)310的示例性MEMS器件結(jié)構(gòu)300的示圖。圖3中示出的結(jié)構(gòu)300與通過圖1A至圖1H中示出的工藝形成的結(jié)構(gòu)相似。然而，圖3中的結(jié)構(gòu)僅示出了形成的一些關(guān)鍵層，且不必示出可形成在MEMS器件結(jié)構(gòu)內(nèi)體現(xiàn)本發(fā)明所描述的原理的所有層。
[0074]根據(jù)一些示例性實(shí)例，MEMS器件結(jié)構(gòu)300包括位于CMOS襯底303的頂部上的介電層304。在一些實(shí)例中，CMOS襯底可以沉積在標(biāo)準(zhǔn)襯底302上。介電層304具有形成在其中的犧牲腔體306。
[0075]在介電層304的頂部上形成膜層308。覆蓋結(jié)構(gòu)310接合至膜層308的頂部。覆蓋結(jié)構(gòu)310接合至膜層308以便形成第二腔體314。犧牲腔體306通過多個通孔312連接至第二腔體314。
[0076]圖4示出了用于形成具有覆蓋襯底的MEMS器件的示例性方法的流程圖。根據(jù)一些示例性實(shí)例，所述方法包括步驟402，形成介電層到CMOS襯底上。所述方法還包括步驟404，在形成介電層內(nèi)的犧牲腔體內(nèi)形成犧牲材料。所述方法還包括步驟406，在介電層和犧牲材料上方形成膜層。所述方法還包括步驟408，通過穿過膜層形成的至少一個通孔去除犧牲材料。所述方法還包括步驟410，在膜層上形成覆蓋結(jié)構(gòu)從而形成第二腔體，第二腔體通過形成在膜層內(nèi)的至少一個通孔連接至犧牲腔體。
[0077]根據(jù)一些示例性實(shí)例，一種用于形成集成電路器件的方法包括在襯底上方形成介電層，襯底包括與微機(jī)電系統(tǒng)(MEMS)器件相互作用的電路,在形成在介電層內(nèi)的犧牲腔體內(nèi)形成犧牲材料，在介電層和犧牲材料上方形成膜層，通過穿過膜層形成的至少一個通孔去除犧牲材料，以及在膜層上形成介電覆蓋結(jié)構(gòu)從而形成第二腔體，第二腔體通過形成在膜層內(nèi)的至少一個通孔連接至犧牲腔體。
[0078]根據(jù)一些不例性實(shí)例，一種用于形成集成電路器件的方法包括形成包括與微機(jī)電系統(tǒng)(MEMS)器件相互作用的電路的半導(dǎo)體襯底，形成底部電極層到半導(dǎo)體襯底上，形成介電層到底部電極層上，在形成在介電層內(nèi)的犧牲腔體內(nèi)形成犧牲材料，在介電層上形成頂部電極層，在頂部電極層上方形成膜層，通過穿過膜層形成的至少一個通孔去除犧牲材料，以及在膜層上形成介電覆蓋結(jié)構(gòu)從而形成第二腔體，第二腔體通過形成在膜內(nèi)的至少一個通孔連接至犧牲腔體。
[0079]根據(jù)一些示例性實(shí)例，一種集成電路器件包括設(shè)置在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)襯底上方的介電層，CMOS襯底具有與MEMS器件相互作用的電路，介電層具有形成在其中的犧牲腔體。所述器件還包括位于犧牲腔體的頂部上的頂部電極層，位于犧牲腔體的底部的底部電極層，形成在介電層上方的膜層，膜層具有位于犧牲腔體上方的通孔，以及覆蓋結(jié)構(gòu)包括設(shè)置在膜層上方的介電材料。第二腔體設(shè)置在覆蓋結(jié)構(gòu)和膜層之間，第二腔體通過在膜層中的通孔連接至犧牲腔體。
[0080]應(yīng)該理解，上文中列出的實(shí)施例和步驟的各種不同的組合可以以不同的順序或同時(shí)使用，且沒有特定的步驟是決定性的或必須的。此外，盡管本文中使用了術(shù)語“電極”，但應(yīng)該認(rèn)為術(shù)語可以包括“電極接觸件”的概念。另外，以上結(jié)合一些實(shí)施例描述和論述的部件可以與以上結(jié)合其他實(shí)施例描述和論述的部件相結(jié)合。因此，所有這種修改預(yù)期包括在本發(fā)明的范圍內(nèi)。
[0081]上面論述了多個實(shí)施例的部件。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改其他用于執(zhí)行與本文所介紹的實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同的優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員還應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以作出多種變化、替換以及改變。
【權(quán)利要求】
1.一種用于形成集成電路器件的方法，所述方法包括: 在襯底上方形成介電層，所述襯底包括與微機(jī)電系統(tǒng)(MEMS)器件相互作用的電路； 在所述介電層內(nèi)形成的犧牲腔體內(nèi)形成犧牲材料； 在所述介電層和犧牲材料上方形成膜層； 通過穿過所述膜層形成的至少一個通孔去除所述犧牲材料；以及在所述膜層上形成介電覆蓋結(jié)構(gòu)從而形成第二腔體，所述第二腔體通過在所述膜層內(nèi)形成的所述至少一個通孔連接至所述犧牲腔體。
2.根據(jù)權(quán)利要求1所述的方法，其中，形成所述介電覆蓋結(jié)構(gòu)包括將位于覆蓋襯底的表面上的覆蓋介電層接合至所述膜層。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述覆蓋襯底上的所述覆蓋介電層熔融接合至所述膜層。
4.根據(jù)權(quán)利要求2所述的方法，還包括:在所述接合之后，去除所述覆蓋襯底的材料。
5.根據(jù)權(quán)利要求4所述的方法，其中，通過濕蝕刻工藝和研磨工藝中的一種去除所述覆蓋襯底。
6.一種形成集成電路器件的方法，所述方法包括: 形成包括與微機(jī)電系統(tǒng)(MEMS)器件相互作用的電路的半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成底部電極層； 在所述底部電極層上形成介電層； 在所述介電層內(nèi)形成的犧牲腔體內(nèi)形成犧牲材料； 在所述介電層上形成頂部電極層； 在所述頂部電極層上方形成膜層； 通過穿過所述膜層形成的至少一個通孔去除所述犧牲材料；以及在所述膜層上形成介電覆蓋結(jié)構(gòu)從而形成第二腔體，所述第二腔體通過在所述膜層內(nèi)形成的所述至少一個通孔連接至所述犧牲腔體。
7.根據(jù)權(quán)利要求6所述的方法，其中，形成所述介電覆蓋結(jié)構(gòu)包括: 在臨時(shí)覆蓋襯底上形成覆蓋介電層； 將所述覆蓋介電層接合至所述膜層。
8.根據(jù)權(quán)利要求7所述的方法，還包括:在所述接合之后，去除覆蓋襯底的材料。
9.根據(jù)權(quán)利要求8所述的方法，其中，通過濕蝕刻工藝和研磨工藝中的一種去除所述覆蓋襯底。
10.一種集成電路器件，包括: 介電層，設(shè)置在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)襯底上方，所述CMOS襯底具有與MEMS器件相互作用的電路，所述介電層具有形成在其中的犧牲腔體； 頂部電極層，位于所述犧牲腔體的頂部； 底部電極層，位于所述犧牲腔體的底部； 膜層，形成在所述介電層上方，所述膜層具有位于所述犧牲腔體上方的通孔；以及覆蓋結(jié)構(gòu)，包括設(shè)置在所述膜層上方的介電材料，其中，第二腔體設(shè)置在所述覆蓋結(jié)構(gòu)和所述膜層之間，所述第二腔體通過所述膜層內(nèi)的所述通孔連接至所述犧牲腔體。
【文檔編號】B81C1/00GK104045053SQ201310661669
【公開日】2014年9月17日 申請日期:2013年12月9日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】鄭鈞文, 朱家驊 申請人:臺灣積體電路制造股份有限公司