本發(fā)明涉及一種soi基微慣性傳感器封裝應力隔離方法,屬于微機電系統領域。
背景技術:
絕緣體上硅(soi)是指一種具有“硅/絕緣體/硅”三層結構的半導體材料?;趕oi技術可實現高深寬比的機械結構且加工工藝簡單,被廣泛應用于制作各種mems器件。
慣性傳感器是檢測和測量加速度、傾斜、沖擊、振動、旋轉和多自由度運動的傳感器,是解決導航、定向和運動載體控制的重要部件。微慣性傳感器主要包括微機械陀螺和微加速度計等,已被廣泛用于軍事武器、汽車工業(yè)和消費電子等領域。微慣性傳感器芯片加工完成后,需要真空密封于陶瓷或金屬管殼內,以保證其正常工作。傳感器芯片封裝時通常用銀漿或焊料粘結于管殼襯底上,這個過程通常伴隨著較大的溫度變化。當溫度變化時,由于芯片硅材料與管殼材料熱膨脹系數不匹配,芯片會產生較大的封裝應力,進而引起芯片結構諧振頻率漂移,降低傳感器穩(wěn)定性,甚至導致傳感器失效。
為了解決上述問題,美國加州大學歐文分校brentonr.simon等人在其論文:"intrinsicstressofeutecticau/sndieattachmentandeffectonmode-matchedmemsgyroscopes"中提出了一種通過減小焊料面積來降低微慣性傳感器封裝應力的方案。由于封裝應力正比于芯片與管殼間粘接面積,因此減小焊料面積可以減小芯片與管殼間的粘接面積,進而降低傳遞到傳感器芯片上的封裝應力。該方案在芯片粘接時,焊料流動容易導致粘接區(qū)域形狀不規(guī)則,導致芯片封裝應力分布不均勻,降低了傳感器的性能。
技術實現要素:
為克服現有通過減小焊料面積來降低封裝應力導致芯片封裝應力分布不均勻的不足,本發(fā)明提出一種soi基微慣性傳感器封裝應力隔離方法。該方法通過一個特定的應力隔離結構在降低傳遞到傳感器敏感結構上的封裝應力的同時也保證了封裝應力分布的均勻性。
本發(fā)明提出的一種soi基微慣性傳感器封裝應力隔離方法,參閱圖1,所述的傳感器包括三層結構:敏感結構層1、電隔離層2和基底層3。其特征在于,該封裝應力隔離方法通過一種位于基底層3上的應力隔離結構實現,參閱圖2,所述應力隔離結構為:所述基底3為一鏤空結構,其包括外圍的用于固定敏感結構層1的框架4、處于芯片中心的圓柱6,以及連接框架4和圓柱6的彈性梁5;整個soi基微慣性傳感器僅通過所述圓柱6的底面9涂膠與管殼粘接。
進一步的,參閱圖3,為防止芯片粘接時流動的焊料將彈性梁5與管殼粘接,彈性梁5的底面8低于圓柱6的底面9和框架4的底面7。
本發(fā)明的有益效果是:圓柱6的底面9比芯片敏感結構層1面積小,因此減小了傳感器的粘接面積,降低了封裝應力;圓柱6位于芯片中心且彈性梁5的底面8低于圓柱6的底面9,防止芯片粘接時流動的焊料將彈性梁5與管殼粘接,保證封裝應力均勻分布;彈性梁5使由圓柱6傳遞至陀螺結構層1的應力進一步降低,起到應力隔離作用;彈性梁5對稱分布,保證封裝應力傳遞的均勻性。同時整個應力隔離結構位于soi硅片基底層,因此該應力隔離結構對芯片敏感結構不產生影響,降低芯片敏感結構設計難度。
附圖說明
圖1是實施例中基于soi的微慣性傳感器爆炸示意圖;
圖2是實施例中基于soi的微慣性傳感器應力隔離結構正面示意圖;
圖3是實施例中基于soi的微慣性傳感器應力隔離結構底面示意圖。
圖中,1-敏感結構層,2-電隔離層,3-基底層,4-框架,5-彈性梁,6-圓柱,7-框架4的底面,8-彈性梁5的底面,9-圓柱6的底面。
具體實施方式
本發(fā)明提出的微慣性傳感器封裝應力隔離方案是基于soi技術的。參閱圖1,該傳感器包括三層結構:敏感結構層1,厚度為60μm、電隔離層2,厚度為4μm和基底層3,厚度為400μm。該方案中起應力隔離作用的結構位于基底層3上,參閱圖2,其結構包括:厚度為400μm的用于固定陀螺結構層1的框架4、厚度為400μm,直徑為2000μm,與管殼粘接的圓柱6,以及厚度為350μm,寬度為200μm,用于連接框架4和圓柱6的八根“l(fā)”形彈性梁5。參閱圖3,彈性梁5的底面8比圓柱6的底面9和框架4的底面7低50μm。傳感器芯片封裝時,將圓柱6的底面9涂膠與管殼粘接。