本發(fā)明實(shí)施例涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法。

背景技術(shù)：

涉及半導(dǎo)電裝置的電子設(shè)備對于許多現(xiàn)代應(yīng)用是至關(guān)重要的。材料及設(shè)計(jì)的技術(shù)進(jìn)步已生產(chǎn)了幾代半導(dǎo)電裝置，其中每一代與上一代相比具有更小且更不復(fù)雜的電路。在進(jìn)步及創(chuàng)新的過程中，功能密度(即，每芯片面積的互連裝置的數(shù)目)通常增加，而幾何大小(即，可使用制造工藝產(chǎn)生的最小組件)降低。此類進(jìn)步增大了處理及制造半導(dǎo)電裝置的復(fù)雜性。

微機(jī)電系統(tǒng)(mems)裝置近來一直在發(fā)展且通常還涉及到電子設(shè)備。mems裝置是微型裝置，其大小通常在從小于1微米到幾毫米的范圍中。mems裝置包含使用半導(dǎo)電材料進(jìn)行制造以形成機(jī)械及電特征。mems裝置可包含用于實(shí)現(xiàn)機(jī)電功能性的數(shù)個(gè)元件(例如，固定或可移動元件)。對于許多應(yīng)用，mems裝置電連接到外部電路以形成完整的mems系統(tǒng)。通常，通過導(dǎo)線接合形成連接。mems裝置在各種應(yīng)用中廣泛地使用。mems應(yīng)用包含氣體檢測器、壓力傳感器、打印機(jī)噴嘴等。另外，mems應(yīng)用擴(kuò)展到光學(xué)應(yīng)用(例如可移動鏡)及射頻(rf)應(yīng)用(例如rf開關(guān))等。

隨著技術(shù)的演變，裝置的設(shè)計(jì)由于尺寸越來越小且電路的功能性及數(shù)量增加而變得更復(fù)雜。在此小型且高性能半導(dǎo)體裝置內(nèi)實(shí)施數(shù)種制造操作。以微型尺度制造半導(dǎo)體裝置變得更復(fù)雜，且制造復(fù)雜性的增大可引起多種缺陷，例如高成品率損失、電互連的不良可靠性、翹曲及其它問題。因此，需要不斷地修改電子設(shè)備中的裝置的結(jié)構(gòu)及制造方法以改進(jìn)裝置性能以及降低制造成本及減少處理時(shí)間。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種半導(dǎo)體制造方法，其包括：提供晶片；在所述晶片的表面上方形成層，其中所述層能夠與導(dǎo)電元素形成共晶層；部分去除所述層以形成多個(gè)臺面；通過所述多個(gè)臺面將所述晶片接合到襯底；以及將所述襯底的厚度薄化到小于預(yù)定值。

附圖說明

當(dāng)結(jié)合附圖閱讀時(shí)，根據(jù)以下詳細(xì)描述最佳地理解本發(fā)明實(shí)施例的方面。應(yīng)注意，根據(jù)標(biāo)準(zhǔn)行業(yè)慣例，各種特征不一定按比例繪制。實(shí)際上，為了使討論清楚起見，可任意增大或減小各種特征的尺寸。

圖1是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的示意圖。

圖2a到16是根據(jù)本發(fā)明的一些實(shí)施例的制造半導(dǎo)體結(jié)構(gòu)的示意圖。

具體實(shí)施方式

以下揭示內(nèi)容提供了許多不同實(shí)施例或?qū)嵗杂糜趯?shí)施所提供標(biāo)的物的不同特征。下文描述了組件及布置的特定實(shí)例以簡化本揭示。當(dāng)然，此類實(shí)例僅僅是實(shí)例且不旨在具有限制性。例如，在以下詳述中，第一特征形成在第二特征上方或第二特征上可包含其中第一及第二特征直接接觸而形成的實(shí)施例，且還可包含其中第一及第二特征之間可形成額外特征使得第一及第二特征可不直接接觸的實(shí)施例。此外，本揭示可在各個(gè)實(shí)例中重復(fù)參考數(shù)字及/或字母。此重復(fù)是為了簡單且清楚起見且本身不規(guī)定所討論的各個(gè)實(shí)施例及/或配置之間的關(guān)系。

另外，在本文中為了便于描述的目的，使用例如“之下”、“下方”、“下部”、“上方”、“上部”等的空間相對術(shù)語來描述如圖中說明的一個(gè)元件或特征與另一元件或特征的關(guān)系?？臻g相對術(shù)語旨在涵蓋除圖中描繪的定向之外的裝置在使用或操作中的不同定向。所述設(shè)備可以其它方式定向(旋轉(zhuǎn)90度或以其它定向)且同樣可相應(yīng)地解釋本文中所使用的空間相對描述符。

電子設(shè)備可包含多個(gè)mems傳感器，且所述傳感器可集成到近幾代mems應(yīng)用中的半導(dǎo)電芯片上。例如，運(yùn)動或慣性傳感器用于消費(fèi)者電子器件(例如智能電話、平板計(jì)算機(jī)、游戲操縱桿及汽車碰撞檢測系統(tǒng))中的運(yùn)動激活用戶接口。為了捕捉三維空間內(nèi)的移動的完整范圍，運(yùn)動傳感器通常利用結(jié)合了陀螺儀的加速度計(jì)。加速度計(jì)檢測線性移動，且陀螺儀檢測角移動。此外，例如電子羅盤的磁性傳感器也集成到芯片上用于導(dǎo)航。磁性傳感器可確定外部磁場的方向。為了滿足消費(fèi)者對低成本、高質(zhì)量及小裝置占據(jù)面積的需求，多個(gè)傳感器一起集成在同一襯底上。

通過各種工藝在襯底上制造并集成mems傳感器。所述工藝通常開始于晶片且在單切之前并有幾種不同操作。晶片可具有至少大于600um的厚度以便當(dāng)在操作期間行進(jìn)時(shí)具有足夠的剛性。然而，隨著電子設(shè)備變得更緊湊且具有多種功能，要求最終單切的mems傳感器變得復(fù)雜且薄。

本發(fā)明實(shí)施例涉及提供包含集成在襯底上的多個(gè)裝置的超薄半導(dǎo)體結(jié)構(gòu)。所述半導(dǎo)體結(jié)構(gòu)包含構(gòu)建于襯底中/上的至少一個(gè)mems傳感器且具有低于100um的厚度。在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)包含襯底及安置在襯底上方且通過若干導(dǎo)電通孔集成的一或多個(gè)裝置。通過導(dǎo)電通孔集成裝置允許將裝置彼此疊置地堆疊在襯底上方以減小半導(dǎo)體結(jié)構(gòu)的幾何大小或外觀尺寸。另外，一些實(shí)施例可在完成高溫處理(例如晶片接合操作)之后制造。本發(fā)明實(shí)施例還提供一種將承載mems傳感器的晶片薄化到至少低于200um或甚至低于50um或100um的厚度的方法。

圖1是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)100的示意橫截面視圖。半導(dǎo)體結(jié)構(gòu)100經(jīng)配置用于感測各種特性，例如運(yùn)動、移動、磁場、壓力或其組合。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100經(jīng)配置用于感測線性運(yùn)動、角運(yùn)動及磁場的方向。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100包含彼此疊置地堆疊的一或多個(gè)襯底及用于感測各種預(yù)定特性的一或多個(gè)裝置。半導(dǎo)體結(jié)構(gòu)100包含第一襯底101、第二襯底106、第三襯底108、第一裝置106a及第二裝置110。應(yīng)了解，半導(dǎo)體結(jié)構(gòu)100可包含一或多個(gè)襯底及一或多個(gè)裝置。

第一襯底101包含安置在襯底101上方或襯底101中的若干電路及有源元件，例如晶體管。根據(jù)一些實(shí)施例，電路可包含各種n型金屬氧化物半導(dǎo)體(nmos)及/或p型金屬氧化物半導(dǎo)體(pmos)裝置，例如晶體管、電容器、電阻器、二極管、光二極管、熔絲等。電路可經(jīng)互連以執(zhí)行一或多個(gè)功能。在一些實(shí)施例中，第一襯底101包含安置在第一襯底101上方或第一襯底101中的asic組件。在一些實(shí)施例中，第一襯底101包含安置在第一襯底101上方或第一襯底101中的cmos組件。在一些實(shí)施例中，第一襯底101包含半導(dǎo)電材料，例如硅或其它合適的材料。

第二襯底106安置在第一襯底101上方。第二襯底106可垂直堆疊在第一襯底101上方。在一些實(shí)施例中，第二襯底106包含硅、玻璃、陶瓷或其它合適的材料。在一些實(shí)施例中，第二襯底106是mems襯底且包含mems裝置或mems組件。在一些實(shí)施例中，第二襯底106具有小于約200um的厚度。在一些實(shí)施例中，第二襯底106具有小于約100um的厚度。在一些實(shí)施例中，第二襯底106具有小于約50um的厚度。

在一些實(shí)施例中，第一通孔107安置在第二襯底106內(nèi)。第一通孔107延伸穿過第二襯底106且與第一襯底101上方的導(dǎo)電結(jié)構(gòu)103的至少一部分耦合。在一些實(shí)施例中，第一通孔107包含導(dǎo)電材料，例如金、銀、銅、鎳、鎢、鋁、錫及/或其合金。

第三襯底108安置在第二襯底106上方。在一些實(shí)施例中，第三襯底108垂直堆疊在第二襯底106或第一襯底101上方。在一些實(shí)施例中，第三襯底108包含硅或其它合適的材料。

第二通孔109安置在第三襯底108內(nèi)。在一些實(shí)施例中，第二通孔109穿過第三襯底108且與第一通孔107及導(dǎo)電結(jié)構(gòu)103電連接。第三襯底108可通過第二通孔109及第一通孔107與第二襯底106或第一襯底101連通。在一些實(shí)施例中，第二通孔109是貫穿襯底的通孔(tsv)或穿硅通孔(tsv)。在一些實(shí)施例中，第二通孔109包含導(dǎo)電材料、金屬材料或半導(dǎo)電材料。在一些實(shí)施例中，第二通孔109包含金、銀、銅、鎳、鎢、鋁、錫及/或其合金。在一些實(shí)施例中，第二通孔109是銅柱或硅柱。

第一、第二及第三襯底可經(jīng)單獨(dú)制造且接著通過接合集成到堆疊結(jié)構(gòu)中，如在圖1中。如前述提及，包含mems裝置的第二襯底106薄于某個(gè)值使得集成處置操作具有挑戰(zhàn)性。以下操作說明了在晶片層級或單切操作中將mems襯底薄化的制造方法。

參考圖2a，提供晶片120。在一些實(shí)施例中，晶片120包含半導(dǎo)電材料，例如硅、鍺、二元化合物、iii族與v族之間的元素(例如砷化鎵)、ii族與vi族之間的元素、iv族與vi族之間元素以及iv族中的不同元素之間的元素(例如碳化硅)。在一些實(shí)施例中，晶片120包含半導(dǎo)電材料，例如三元化物。晶片120具有大于約500um的厚度。在一些實(shí)施例中，晶片120具有大于約750um的厚度。

參考圖2b，多晶硅122任選地安置在晶片120的表面120a上方。多晶硅122具有從表面120a垂直延伸的厚度“t”?！皌”的值是由各種因素確定且某些因素將在以下描述中進(jìn)行討論。以下幾段將并行呈現(xiàn)兩個(gè)不同實(shí)施例；圖3b、4b到7b中說明的一個(gè)實(shí)施例是基于其上安置有多晶硅122的晶片120；且圖3a、4a到7a中說明的另一實(shí)施例僅僅是基于裸晶片120。在一些實(shí)施例中，裸晶片120包含單晶硅。在一些實(shí)施例中，另一多晶硅123安置在晶片120的表面120b上方，如圖2c中所示。表面120b與表面120a相對。多晶硅120或123可通過氣相沉積形成。如本文中所使用，“氣相沉積”是指通過氣相在襯底上沉積材料的工藝。氣相沉積工藝包含例如(但不限于)化學(xué)氣相沉積(cvd)及物理氣相沉積(pvd)的任何工藝。氣相沉積方法的實(shí)例包含熱絲cvd、rf-cvd、激光cvd(lcvd)、保形金剛石涂敷工藝、金屬有機(jī)物cvd(mocvd)、濺鍍、熱蒸發(fā)pvd、離子化金屬pvd(impvd)、電子束pvd(ebpvd)、反應(yīng)性pvd、原子層沉積(ald)、等離子體增強(qiáng)型cvd(pecvd)、高密度等離子體cvd(hdpcvd)、低壓cvd(lpcvd)等。

在圖3a中，層140安置在表面120a上方且層140與晶片120直接接觸。層140經(jīng)配置以適用于與導(dǎo)電元素(例如金屬元素)形成共晶鍵合。在實(shí)施例中，層140由iv族的元素構(gòu)成，且在以下操作中g(shù)e將被用作實(shí)例。然而，也應(yīng)了解其它合適的元素。層140具有從表面120a垂直延伸的厚度“t1”。類似于厚度t，“t1”的量值是由各種因素確定的，且所述因素中的一些將在下文中進(jìn)行討論。

在圖3b中，層140安置在表面122a上方且層140與多晶硅122直接接觸。層140具有從表面122a垂直延伸的厚度“t2”。在一些實(shí)施例中，t2小于t的約十分之一(1/10)。在一些實(shí)施例中，t2小于t的約五分之一(1/5)。類似于厚度“t1”，“t2”的量值是由各種因素確定的，且所述因素中的一些將在下文中進(jìn)行討論。

層140可通過氣相沉積形成。氣相沉積工藝包含例如(但不限于)cvd及pvd的任何工藝。氣相沉積方法的實(shí)例包含熱絲cvd、rf-cvd、lcvd、保形金剛石涂敷工藝、mocvd、濺鍍、熱蒸發(fā)pvd、impvd、ebpvd、反應(yīng)性pvd、ald、pecvd、hdpcvd、lpcvd等。

參考圖4a及4b，光致抗蝕劑安置在層140上方且圖案化成層140上方的若干掩模141。層140的部分未被遮蓋。引入蝕刻操作以部分去除層140。在蝕刻操作期間去除層140的未遮蓋部分。蝕刻操作包含各向同性或各向異性蝕刻且可使用例如氟、氯等的蝕刻劑。在蝕刻操作之后，從層140中去除經(jīng)圖案化掩模141(剩余的光致抗蝕劑)。保留層140的剩余未蝕刻部分。

參考圖5a，在去除經(jīng)圖案化掩模141之后，在表面120a上形成若干臺面142。每一臺面142具有沿表面120a水平測量的寬度w1。假設(shè)針對層140的蝕刻操作及經(jīng)圖案化掩模141的去除期間的蝕刻損失與層140的安置厚度t1相比相對較小，那么臺面142的厚度與安置厚度t1基本上相等。

參考圖5b，在去除經(jīng)圖案化掩模141之后，在表面122a上形成若干臺面142。每一臺面142具有沿表面120a水平測量的寬度w1。假設(shè)針對層140的蝕刻操作及經(jīng)圖案化掩模141的去除期間的蝕刻損失與層140的安置厚度相比相對較小，那么臺面142的厚度與安置厚度t2基本上相等。

參考圖6a，光致抗蝕劑經(jīng)安置以遮蓋臺面142且圖案化成若干掩模155。掩模155也遮蓋表面120a的一部分。表面120a的在臺面142周圍的一部分未被掩模155遮蓋。類似地，在圖6b中，光致抗蝕劑經(jīng)安置以遮蓋臺面142且圖案化成若干掩模155。掩模155也遮蓋表面122a的一部分，且表面122a的在每一臺面142周圍的一部分從掩模155暴露。

接著，引入蝕刻操作以去除層120或122的未遮蓋部分。蝕刻操作包含各向同性或各向異性蝕刻，且可使用例如氟、氯等的蝕刻劑。在完成蝕刻操作之后，去除經(jīng)圖案化掩模155。

參考圖7a，在去除經(jīng)圖案化掩模155之后，形成若干新臺面145。新臺面145下方的原始表面120a顛倒，但是新臺面145周圍的襯底120凹陷成比原始表面120a低厚度t3。在一些實(shí)施例中，厚度t3介于約1um與5um之間。在一些實(shí)施例中，厚度t3介于約1um與10um之間。類似于厚度“t”，“t3”的量值由各種因素確定，且所述因素中的一些將在下文中進(jìn)行討論。在一些實(shí)施例中，t3基本上等于t1。

參考圖7b，在去除經(jīng)圖案化掩模155之后，形成若干新臺面145a。原始表面122a在新臺面145a處部分顛倒，但是新臺面145a周圍的多晶硅122凹陷成比原始表面122a低厚度t4。在一些實(shí)施例中，厚度t4介于約1um與5um之間。在一些實(shí)施例中，厚度t4介于約1um與10um之間。類似于厚度“t”，“t4”的量值由各種因素確定，且所述因素中的一些將在下文中進(jìn)行討論。在一些實(shí)施例中，t4基本上等于t。

在一些實(shí)施例中，新臺面145及新臺面145a兩者皆處于如圖7a及7b中所示的階狀配置中。新臺面145是雙層級結(jié)構(gòu)。新臺面145的第一層級是在臺面142下方，且由經(jīng)擠壓襯底部分形成。第二層級是原始臺面142。新臺面145在第一層級處具有底部寬度w2，其比臺面142的寬度w1寬。新臺面145a也是雙層級結(jié)構(gòu)。新臺面145a的第一層級是在臺面142下方，且由經(jīng)擠壓多晶硅部分形成。新臺面145a的第二層級是原始臺面142。新臺面145a在第一層級處具有底部寬度w3，其比臺面142的寬度w1寬。

如圖7a及圖7b的實(shí)施例具有至少500um的厚度。在一些實(shí)施例中，厚度介于約400um與約700um之間。在一些實(shí)施例中，厚度介于約450um與約750um之間。在一些實(shí)施例中，厚度介于約500um與約700um之間。在一些實(shí)施例中，厚度介于約500um與約750um之間。在一些實(shí)施例中，厚度介于約450um與約800um之間。

參考圖8，提供半導(dǎo)電襯底300。襯底300包含半導(dǎo)電材料，例如硅、鍺、二元化合物、iii族與v族之間的元素(例如砷化鎵)、ii族與vi族之間的元素、iv族與vi族之間的元素以及iv族中的不同元素之間的元素(例如碳化硅)。在一些實(shí)施例中，襯底300包含半導(dǎo)電材料，例如三元化物。在一些實(shí)施例中，襯底300是晶片且包含含有mems裝置的若干裸片。襯底300的尺寸對應(yīng)于晶片120的大小。例如，晶片120可為12英寸晶片且襯底300也具有約12英寸的直徑。另外，襯底300還包含從襯底300的表面300a向上擠壓的若干襯墊310。在一些實(shí)施例中，襯墊310包含金屬或合金，例如金、銀、銅、鋁、鋅、其它合適的導(dǎo)電材料及/或其組合。在一些實(shí)施例中，襯墊310包含鈦。在一些實(shí)施例中，襯墊310包含鋁銅合金。介于相鄰襯墊310之間的是經(jīng)配置以具有用于容納裝置的裸片區(qū)域315的單元。虛設(shè)區(qū)320是配置為用于單切的劃線的犧牲區(qū)。

圖9是圖8的俯視圖，其示出了配置為陣列圖案且包含若干單元的襯底300的表面300a。每一單元具有至少兩個(gè)虛設(shè)區(qū)320。在一些實(shí)施例中，虛設(shè)區(qū)320具有介于約1um與約200um之間的寬度。在一些實(shí)施例中，虛設(shè)區(qū)320具有介于約20um與約200um之間的寬度。在一些實(shí)施例中，虛設(shè)區(qū)320具有介于約50um與約200um之間的寬度。在一些實(shí)施例中，虛設(shè)區(qū)320具有介于約100um與約200um之間的寬度。

參考圖10，圖7a或7b中的晶片120翻轉(zhuǎn)且與襯底300接合。每一新臺面145或145a與襯底300上的對應(yīng)襯墊310對準(zhǔn)。襯墊310是導(dǎo)電的。如前述提及，因?yàn)榕_面142可與金屬襯墊310共晶接合，所以晶片120通過新臺面145或145a與襯底300接合。晶片120與襯底300之間的間隙由臺面142的厚度t1、厚度t3及襯墊310的厚度確定。隨著厚度t1及t3變大，間隙也擴(kuò)大。較大間隙可幫助容置從表面300a擠壓的更多結(jié)構(gòu)。提供更多設(shè)計(jì)空間用于mems裝置。然而，對于一些實(shí)施例，經(jīng)接合晶片及襯底結(jié)構(gòu)在以下研磨操作期間可經(jīng)歷較大扭矩；間隙應(yīng)被控制在預(yù)定值內(nèi)。相同因素也適用于如圖7b中所示的實(shí)施例，這是因?yàn)閠2、t4的量值及襯墊310的厚度決定了經(jīng)接合晶片與襯底之間的間隙。

在一些實(shí)施例中，厚度t介于約1um與約10um之間。在一些實(shí)施例中，厚度t1或t2介于約0.1um與約1um之間。在一些實(shí)施例中，厚度t1或t2介于約0.3um與約1um之間。在一些實(shí)施例中，厚度t1或t2介于約0.5um與約1um之間。在一些實(shí)施例中，厚度t1或t2介于約0.3um與約0.8um之間。

在一些實(shí)施例中，厚度t3介于約1um與約10um之間。在一些實(shí)施例中，厚度t3介于約3um與約10um之間。在一些實(shí)施例中，厚度t3介于約3um與約8um之間。在一些實(shí)施例中，厚度t4介于約1um與約10um之間。在一些實(shí)施例中，厚度t4介于約3um與約10um之間。在一些實(shí)施例中，厚度t4介于約3um與約8um之間。

參考圖11，從襯底300的表面300b將經(jīng)接合晶片及襯底結(jié)構(gòu)研磨成小于預(yù)定值。因?yàn)榫?20是載體(具有至少超過約500um的厚度)，所以經(jīng)接合襯底及晶片結(jié)構(gòu)在研磨操作期間具有足夠的剛性，同時(shí)襯底300被薄化到低于極薄厚度。在一些實(shí)施例中，襯底300被薄化到小于約400um的厚度。在一些實(shí)施例中，襯底300被薄化到小于約150um的厚度。在一些實(shí)施例中，襯底300被薄化到小于約100um的厚度。在一些實(shí)施例中，襯底300被薄化到小于約550um的厚度。在一些實(shí)施例中，襯底300被薄化到薄于晶片120的厚度的厚度。

可引入任選操作以將晶片120從表面120b薄化。如圖12中所示，將晶片120薄化到約500um以下。在一些實(shí)施例中，將晶片120薄化到約100um以下。

參考圖13，去除晶片120的一部分，由此暴露裸片區(qū)域315及虛設(shè)區(qū)320?？赏ㄟ^蝕刻、激光劃片或其它合適工藝執(zhí)行去除操作。在一些實(shí)施例中，將光致抗蝕劑安置在表面120b上且圖案化成若干掩模。每一掩模與對應(yīng)的經(jīng)接合區(qū)域基本上對準(zhǔn)。引入蝕刻以去除未遮蓋區(qū)且在襯底300上方形成若干島狀物且暴露裸片區(qū)域315及虛設(shè)區(qū)320。每一島狀物是共晶鍵合部位。

參考圖14，將膜400附接在表面300b上。膜400可由彈性材料制成且可在受力時(shí)變形。在一些實(shí)施例中，膜400是干膜。在一些實(shí)施例中，膜400是uv固化膜。

參考圖15，在虛設(shè)區(qū)320處執(zhí)行劃片操作。在一些實(shí)施例中，通過片鋸執(zhí)行劃片操作。在一些實(shí)施例中，通過激光執(zhí)行劃片操作。

參考圖16，在劃片操作經(jīng)過襯底300且將襯底300分離為若干個(gè)別裸片之后，膜400可進(jìn)一步變形且相鄰裸片之間的空間增加?？墒叭〗?jīng)單切裸片并將其放置在載物臺上進(jìn)行封裝。在一些實(shí)施例中，襯底300對應(yīng)于圖1中的第二襯底106且可進(jìn)一步與其它裝置集成為三維半導(dǎo)體裝置。

半導(dǎo)體制造方法包含提供晶片且在晶片上方形成層，其中所述層能夠與導(dǎo)電元素形成共晶層。部分去除所述層以形成多個(gè)臺面且通過多個(gè)臺面將晶片接合到襯底。將襯底薄化到小于預(yù)定值的厚度。

半導(dǎo)體制造方法包含提供晶片且在晶片的表面上方形成階狀配置臺面。階狀配置臺面包括表面上方的第一層級。階狀配置臺面還包括第一層級上的第二層級且更遠(yuǎn)離表面。第一層級包括大于第二層級的寬度的寬度，且第二層級包括經(jīng)配置以與導(dǎo)電元素形成共晶接合的元素。

半導(dǎo)體制造方法包含提供包括布置為陣列圖案的多個(gè)單元的襯底。每一單元包括至少兩個(gè)虛設(shè)區(qū)及兩個(gè)虛設(shè)區(qū)之間的裸片區(qū)域。每一虛設(shè)區(qū)被配置為待劃片區(qū)域。所述方法還包括將晶片共晶接合到襯底。所述方法還包括將襯底薄化到薄于晶片的厚度的厚度及部分去除晶片。

前文概述了若干實(shí)施例的特征使得所屬領(lǐng)域的技術(shù)人員可更好地理解本揭示的方面。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，他們可容易地使用本揭示作為用于設(shè)計(jì)或修改用于實(shí)行相同目的及/或?qū)崿F(xiàn)本文介紹的實(shí)施例的相同優(yōu)點(diǎn)的其它過程及結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員還應(yīng)認(rèn)識到，此類等效構(gòu)造并未脫離本揭示的精神及范圍，且他們可在不脫離本揭示的精神及范圍的情況下在本文中做出各種改變、替代及更改。