本說明書一個或多個實(shí)施例涉及半導(dǎo)體工藝,尤其涉及一種帶有雙層壓電層的芯片工藝。
背景技術(shù):
1、現(xiàn)有的壓電mems芯片通常采用單層壓電層結(jié)構(gòu)設(shè)計,而雙層壓電層的結(jié)構(gòu)可以使壓電mems芯片在結(jié)構(gòu)設(shè)計上更加靈活,芯片性能更加優(yōu)異。然而,雙層壓電層結(jié)構(gòu)由于工藝難度的限制,僅在氮化鋁等極少數(shù)壓電材料上得以實(shí)現(xiàn)。對于應(yīng)用非常廣泛的鋯鈦酸鉛(pzt)壓電材料,制造雙層壓電層非常困難。
2、制備壓電pzt薄膜通常采用的方法有溶膠凝膠法和射頻磁控濺射法,如果采用溶膠凝膠法制造雙層pzt結(jié)構(gòu),溶膠凝膠法難以制造兩層厚度較薄的高一致性壓電薄膜,制造的雙層pzt結(jié)構(gòu)厚度較大且性能較差。如果采用磁控濺射法制造雙層pzt結(jié)構(gòu),由于pzt薄膜中含有易揮發(fā)的鉛金屬,磁控濺射所需的高溫環(huán)境,會在生長第二層pzt時,導(dǎo)致第一層pzt薄膜中鉛金屬蒸發(fā),會大大降低mems芯片的性能。
3、綜上所述,本申請現(xiàn)提出一種帶有雙層壓電層的芯片工藝解決上述出現(xiàn)的問題。
技術(shù)實(shí)現(xiàn)思路
1、本發(fā)明旨在解決背景技術(shù)中提出的問題,本說明書一個或多個實(shí)施例的目的在于提出一種帶有雙層壓電層的芯片工藝,在保證芯片性能的前提下,縮小芯片占用的空間。
2、基于上述目的,本說明書一個或多個實(shí)施例提供了一種帶有雙層壓電層的芯片工藝,包括以下步驟:s1,準(zhǔn)備晶圓作為襯底,襯底具有相對的正面及背面,在襯底的正面生長第一金屬層,在第一金屬層遠(yuǎn)離襯底的一側(cè)平面采用射頻磁控濺射法生長第一壓電層,在第一壓電層遠(yuǎn)離襯底的一側(cè)平面生長第二金屬層;s2,圖形化第二金屬層;s3,采用溶膠-凝膠法的方法在第一壓電層和第二金屬層的遠(yuǎn)離襯底的一側(cè)面一體生長第二壓電層,在第二壓電層遠(yuǎn)離襯底的一側(cè)面生長第三金屬層,并圖形化第三金屬層;s4,圖形化第二壓電層;s5,在第一壓電層和第二壓電層的非圖形化區(qū)域貫穿開設(shè)用于將第一金屬層裸露出來的通孔;s6,在襯底的背面開設(shè)空腔,形成最終的振膜區(qū)域。
3、本發(fā)明實(shí)施例提出的帶有雙層壓電層的芯片工藝,采用射頻磁控濺射法來制備第一層壓電pzt薄膜,在此基礎(chǔ)上,通過溶膠凝膠的方法來制備第二層壓電pzt薄膜,在保持mems芯片性能的前提下,縮小mems芯片的尺寸。
4、根據(jù)本發(fā)明實(shí)施例提出的帶有雙層壓電層的芯片工藝,所述襯底為由硅材料構(gòu)成的襯底。
5、根據(jù)本發(fā)明實(shí)施例提出的帶有雙層壓電層的芯片工藝,所述襯底為由soi構(gòu)成的襯底。
6、根據(jù)本發(fā)明實(shí)施例提出的帶有雙層壓電層的芯片工藝,在襯底的表面生長過渡層。
7、下面根據(jù)本發(fā)明的實(shí)施例及附圖來詳細(xì)描述本發(fā)明的有益效果。
1.一種帶有雙層壓電層的芯片工藝,其特征在于,包括以下步驟:
2.根據(jù)權(quán)利要求1所述的帶有雙層壓電層的芯片工藝,其特征在于,所述襯底(1)為由硅材料構(gòu)成的襯底。
3.根據(jù)權(quán)利要求1所述的帶有雙層壓電層的芯片工藝,其特征在于,所述襯底(1)為由soi構(gòu)成的襯底。
4.根據(jù)權(quán)利要求2或3所述的帶有雙層壓電層的芯片工藝,其特征在于,在襯底的表面生長過渡層(2)。