用于減少背側(cè)硅損壞的結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供了一種形成IC(集成電路)器件的方法。方法包括：接收第一晶圓，第一晶圓包括第一襯底并且包括設(shè)置在其上表面上的等離子體反射層。等離子體反射層配置為從其反射等離子體。在第二晶圓的下表面上形成介電保護(hù)層，其中，第二晶圓包括第二襯底。將第二晶圓接合至第一晶圓，從而在等離子體反射層和介電保護(hù)層之間形成腔體。利用等離子體實(shí)施蝕刻工藝以形成從第二晶圓的上表面延伸并且穿過介電保護(hù)層進(jìn)入腔體內(nèi)的開口。也提供了通過上述方法形成的結(jié)構(gòu)。本發(fā)明實(shí)施例涉及用于減少背側(cè)硅損壞的結(jié)構(gòu)。
【專利說明】
用于減少背側(cè)硅損壞的結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本發(fā)明實(shí)施例涉及用于減少背側(cè)硅損壞的結(jié)構(gòu)。
【背景技術(shù)】
[0002]諸如加速計(jì)、壓力傳感器和陀螺儀等的微電子機(jī)械系統(tǒng)(MEMS)器件已經(jīng)發(fā)現(xiàn)被廣泛用于許多現(xiàn)代的電子器件。例如，MEMS加速計(jì)常見于汽車(例如，在安全氣囊布局系統(tǒng)中)、平板電腦或智能手機(jī)中。對(duì)于許多應(yīng)用，MEMS器件電連接到互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件以形成完整的MEMS系統(tǒng)。通常，通過引線接合形成連接件，但是其他方法也是可能的。

【發(fā)明內(nèi)容】

[0003]根據(jù)本發(fā)明的一些實(shí)施例，提供了一種形成IC(集成電路)器件的方法，所述方法包括:接收第一晶圓，所述第一晶圓包括第一襯底并且包括設(shè)置在所述第一晶圓的上表面上的等離子體反射層，其中，所述等離子體反射層配置為從所述等離子體反射層反射等離子體；在第二晶圓的下表面上形成介電保護(hù)層，其中，所述第二晶圓包括第二襯底；將所述第二晶圓接合至所述第一晶圓，從而當(dāng)所述第一晶圓和所述第二晶圓接合在一起時(shí)，在所述等離子體反射層和所述介電保護(hù)層之間形成腔體；以及利用等離子體實(shí)施蝕刻工藝以形成從所述第二晶圓的上表面延伸并且穿過所述介電保護(hù)層進(jìn)入所述腔體內(nèi)的開口。
[0004]根據(jù)本發(fā)明的另一些實(shí)施例，還提供了一種集成電路(IC)器件，包括:第一管芯，包括第一襯底并且包括位于所述第一管芯的上表面上的等離子體反射層，其中，所述等離子體反射層配置為從所述等離子體反射層反射等離子體；第二管芯，包括第二襯底并且所述第二管芯接合至所述第一管芯以形成以所述第一管芯和所述第二管芯為邊界的腔體；以及介電保護(hù)層，位于所述第二管芯的下表面上并且內(nèi)襯于所述腔體的上表面，其中，所述第二襯底的材料具有用于所述等離子體的第一蝕刻速率，并且所述介電保護(hù)層的材料具有用于所述等離子體的第二蝕刻速率，所述第二蝕刻速率小于所述第一蝕刻速率。
[0005]根據(jù)本發(fā)明的又一些實(shí)施例，還提供了一種微機(jī)電系統(tǒng)(MEMS)封裝件，包括:CMOS管芯，包括CMOS襯底并且包括位于所述CMOS管芯的上表面上的等離子體反射金屬層，其中，所述等離子體反射金屬層配置為從所述等離子體反射金屬層反射等離子體;MEMS管芯，包括MEMS襯底并且接合至所述CMOS管芯以形成以所述CMOS管芯和所述MEMS管芯為邊界的腔體；保護(hù)氧化物層，設(shè)置在所述MEMS管芯的下表面上并且內(nèi)襯于所述腔體的上表面，其中，所述MEMS襯底的材料具有用于所述等離子體的第一蝕刻速率，并且所述保護(hù)氧化物層具有用于所述等離子體的第二蝕刻速率，所述第二蝕刻速率小于所述第一蝕刻速率；開口，從所述MEMS管芯的上表面延伸穿過所述下表面并且穿過所述保護(hù)氧化物層進(jìn)入所述腔體內(nèi)；層間介電(ILD)層，設(shè)置在所述CMOS襯底上方，并且沿著所述腔體的側(cè)壁延伸；覆蓋管芯，通過接合結(jié)構(gòu)接合至所述MEMS管芯的上表面；以及襯底通孔(TSV)，從所述MEMS管芯的所述上表面延伸至設(shè)置于所述CMOS襯底上方的接觸焊盤。
【附圖說明】
[0006]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件沒有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意地增大或減小。
[0007]圖1A示出了根據(jù)本發(fā)明的方面的包括位于半導(dǎo)體管芯的下表面上的介電保護(hù)層的集成電路器件的一些實(shí)施例的截面圖。
[0008]圖1B示出了圖1A的集成電路器件的一些實(shí)施例的頂視圖。
[0009]圖2示出了根據(jù)本發(fā)明的方面的制造集成電路器件的方法的一些實(shí)施例的流程圖，其中，集成電路器件包括位于半導(dǎo)體管芯的下表面上的介電保護(hù)層。
[0010]圖3至圖9示出了根據(jù)圖2的方法的作為一系列截面圖的一系列的增量制造步驟。
【具體實(shí)施方式】
[0011]本發(fā)明提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗Ｒ韵聦⒚枋鼋M件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例并且不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實(shí)施例。此外，本發(fā)明可以在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和字符。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，并且其本身并不表示所論述多個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0012]而且，為便于描述，在此可以使用諸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空間相對(duì)術(shù)語，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)位置術(shù)語旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。
[0013]此外，為了易于描述，本文中可以使用“第一”、“第二”、“第三”等用于區(qū)分一個(gè)或一系列圖的不同元件?！暗谝弧薄ⅰ暗诙?、“第三”等不旨在為相應(yīng)的元件的描述。因此，結(jié)合第一圖描述的“第一介電層”不必對(duì)應(yīng)于結(jié)合另一圖描述的“第一介電層”。
[0014]MEMS器件通常采用可偏轉(zhuǎn)元件，諸如懸臂梁式結(jié)構(gòu)、柔性膜等，其是自由彎曲，并且通過電極檢測(cè)其運(yùn)動(dòng)。對(duì)于運(yùn)動(dòng)感測(cè)MEMS器件而言，可偏轉(zhuǎn)元件通常被稱為質(zhì)量塊(proof mass),并且對(duì)于壓力感測(cè)MEMS器件而言，可移動(dòng)元件通常被稱為柔性膜或隔膜。制造這些可偏轉(zhuǎn)元件或MEMS結(jié)構(gòu)經(jīng)常需要在MEMS襯底中蝕刻深溝槽，MEMS襯底通常是硅
(Si)襯底。為了實(shí)現(xiàn)這樣的具有精度的深蝕刻，通常采用等離子體蝕刻技術(shù)。
[0015]對(duì)于許多應(yīng)用，MEMS器件電連接至專用集成電路(ASIC)或處理器，并且與專用集成電路(ASIC)或處理器封裝在一起，集成電路(ASIC)或處理器諸如作為MEMS器件和電子器件之間的接口的微控制器。這些ASIC或處理器通常實(shí)施為互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)邏輯設(shè)計(jì)。CMOS晶圓包括等離子體反射面的不同的層，例如，設(shè)置在CMOS晶圓的上表面上，能夠反射入射在它們的表面上的等離子體的感測(cè)板，接觸焊盤等。在接合工藝期間，腔體形成在MEMS晶圓的下表面和CMOS晶圓的上表面之間。這些腔體允許MEMS可偏轉(zhuǎn)元件在MEMS-CMOS封裝件內(nèi)自由移動(dòng)并且實(shí)施MEMS器件的期望的功能。大部分的MEMS結(jié)構(gòu)或可偏轉(zhuǎn)元件形成于MEMS晶圓與CMOS晶圓接合之后。
[0016]利用等離子體蝕刻工藝形成MEMS結(jié)構(gòu)的一種挑戰(zhàn)是在MEMS晶圓中形成深溝槽或開口后，等離子體將移動(dòng)穿過腔體并且從等離子體反射面(感測(cè)板)反彈。這樣的反彈等離子將撞擊MEMS晶圓的下表面，從而對(duì)下表面造成損壞。由反應(yīng)等離子體所誘導(dǎo)的蝕刻損傷可以引起質(zhì)量塊下沉，這將不利地影響MEMS器件的性能。等離子體引起的損壞包括俘獲的界面電荷，材料缺陷迀移到塊狀材料內(nèi)，以及由蝕刻產(chǎn)物在材料表面上的沉積引起的污染。
[0017]綜上所述，本發(fā)明涉及在將MEMS晶圓與CMOS晶圓接合/封裝之前，在MEMS晶圓的下表面上形成介電保護(hù)層的方法。在一些實(shí)施例中，該方法包括接收第一晶圓，第一晶圓包括第一襯底并且包括設(shè)置在其上表面上的等離子體反射層。等離子體反射層被配置為從其反射等離子體。在第二晶圓的下表面上形成介電保護(hù)層，其中第二晶圓包括第二襯底。第二晶圓接合到第一晶圓，從而使得當(dāng)?shù)谝缓偷诙A接合在一起時(shí)，在等離子體反射層和介電保護(hù)層之間形成腔體。用等離子體實(shí)施蝕刻工藝，以形成從第二晶圓的上表面延伸并且穿過介電保護(hù)層進(jìn)入腔體中的開口。
[0018]有利地，絕緣保護(hù)層具有比第二襯底更低的等離子體蝕刻速率，并且將因此保護(hù)第二襯底的下表面免受等離子體引起的損壞。當(dāng)與入射等離子體的強(qiáng)度相比時(shí)，反彈等離子體的強(qiáng)度也較小，從而它對(duì)介電保護(hù)層造成很小的損壞或?qū)殡姳Ｗo(hù)層不造成損壞。因此，介電保護(hù)層減輕在集成電路器件中的MEMS晶圓的背側(cè)硅損壞。
[0019]參考圖1A，提供了集成電路(IC)器件的一些實(shí)施例的截面圖100A。該IC器件包括第一管芯102，第一管芯102包括第一襯底104。第一管芯102支持MEMS操作，并且是，例如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)管芯。例如，第一襯底104是塊狀硅半導(dǎo)體襯底或者絕緣體上半導(dǎo)體(SOI)襯底。第一襯底104具有上表面106，等離子體反射層108設(shè)置在上表面106上方。等離子體反射層108具有比等離子體的更大的固有振蕩頻率。任何具有頻率小于一種材料的固有振蕩頻率的波將從該材料的表面被反射，并且由此，等離子體的頻率小于等離子體反射層的固有振蕩頻率。在一些實(shí)施例中，等離子體反射層108是由金屬構(gòu)成的感測(cè)板。上表面106還具有設(shè)置在層間介電(ILD)層112內(nèi)的一個(gè)或多個(gè)接觸焊盤110。一個(gè)或多個(gè)接觸焊盤110將第一管芯102與該器件的其余部分電連接。在一些實(shí)施例中，等離子體反射層108和接觸焊盤110是導(dǎo)電的，并且是或以其他方式包括例如銅、鋁、鋁銅、鎢或另一種金屬的一種或多種?？梢栽诘入x子體反射層108之上看到突出的介電結(jié)構(gòu)114。這些是形成在第一管芯102之上的直接上覆管芯(MEMS管芯)的阻擋件，并且突出的介電結(jié)構(gòu)114集成在第一管芯102內(nèi)。這些阻擋件確保在直接上覆管芯和第一管芯102之間保留必要的間隔，并且由此有助于IC器件的正常運(yùn)行。例如，ILD層112和突出的介電結(jié)構(gòu)114是或者以其他方式包括，例如低κ電介質(zhì)(S卩，具有小于3.9的介電常數(shù)κ的電介質(zhì))，或二氧化硅。
[0020]第二管芯116布置在第一管芯102上方，從而在第一和第二管芯102，116之間封閉腔體118。在一些實(shí)施例中，第二管芯116對(duì)應(yīng)于MEMS管芯，從而使得IC器件對(duì)應(yīng)于例如運(yùn)動(dòng)感測(cè)器、壓力感測(cè)器或麥克風(fēng)。第二管芯116包括通過ILD層112布置在第一管芯102上方并且接合至第一管芯102的第二襯底120。ILD層112提供第二襯底120和第一襯底104之間的間隔，并且利于第二襯底120至第一襯底104的接合(通常通過熔融接合)。ILD層112沿腔體118的側(cè)壁延伸。例如，第二襯底120是塊狀半導(dǎo)體襯底、SOI襯底、或絕緣體上多晶硅(POI)襯底。塊狀半導(dǎo)體襯底通常是塊狀硅襯底，但是其也可以是或以其他方式包括其他材料，諸如鍺、碳化娃、III族元素、IV族元素等。
[0021]IC器件的可偏轉(zhuǎn)元件122a集成到腔體118上方的第二襯底120內(nèi)，并且第二管芯116的錨節(jié)點(diǎn)122b集成到腔體118的外圍周圍的第二襯底120內(nèi)以支撐可偏轉(zhuǎn)元件122a。當(dāng)IC器件對(duì)應(yīng)于運(yùn)動(dòng)感測(cè)器或麥克風(fēng)時(shí)，可偏轉(zhuǎn)元件122a通常被稱為質(zhì)量塊，并且當(dāng)IC器件對(duì)應(yīng)于壓力感測(cè)器時(shí)，可偏轉(zhuǎn)元件122a通常稱為柔性膜或隔膜。在一些實(shí)施例中，可偏轉(zhuǎn)元件122a電連接到第一襯底104并且作為電極。此外，在一些實(shí)施例中，諸如當(dāng)IC器件是運(yùn)動(dòng)感測(cè)器或麥克風(fēng)時(shí)，第二管芯116還包括集成至第二襯底120內(nèi)并且使可偏轉(zhuǎn)元件122a懸置在腔體118上方的一個(gè)或多個(gè)支撐臂或彈簧122c。
[0022]在操作中，可偏轉(zhuǎn)元件122a與外部刺激成正比地偏轉(zhuǎn)，諸如運(yùn)動(dòng)、聲波或壓力，從而可以通過測(cè)量偏轉(zhuǎn)來量化外部刺激。例如，當(dāng)IC器件是壓力感測(cè)器時(shí)，可偏轉(zhuǎn)元件122a可以以參考?jí)毫γ芊馇惑w118。之后，可偏轉(zhuǎn)元件122a與參考?jí)毫铜h(huán)境壓力之間的偏差成正比地偏轉(zhuǎn)，環(huán)境壓力位于可偏轉(zhuǎn)元件122a的與參考?jí)毫ο鄬?duì)的一側(cè)上。作為另一個(gè)實(shí)例，當(dāng)IC器件是運(yùn)動(dòng)感測(cè)器或麥克風(fēng)時(shí)，可偏轉(zhuǎn)元件122a與施加于IC器件的運(yùn)動(dòng)或者撞擊可偏轉(zhuǎn)元件122a的聲波成正比地偏轉(zhuǎn)。不管可偏轉(zhuǎn)元件122a偏轉(zhuǎn)的機(jī)制，感測(cè)電極與可偏轉(zhuǎn)元件122a配合以使用它們之間的電容耦合來量化偏轉(zhuǎn)。突出的介電結(jié)構(gòu)114阻止可偏轉(zhuǎn)元件122a在垂直方向上向著第一襯底104過度延伸。這有利地降低了 IC器件損壞的可能性，并且增加了 IC器件的使用壽命。
[0023]在可偏轉(zhuǎn)元件122a和一個(gè)或多個(gè)彈簧122c之間存在深開口 124。等離子體蝕刻通常用來形成這些深開口 124。等離子體蝕刻涉及等離子體氣體中的離子、自由基和電子，其與第二襯底120的材料化學(xué)反應(yīng)以形成離開第二襯底120表面并且由此從第二襯底120蝕刻材料的剩余產(chǎn)物。具有足夠的強(qiáng)度以形成深開口 124的這種等離子體將移動(dòng)穿過腔體118，從等離子體反射層108反彈，并且撞擊第二襯底120的下表面128。介電保護(hù)層126設(shè)置在第二襯底的下表面128上，用于保護(hù)第二襯底的下表面128免受等離子體損壞。在一些實(shí)施例中，介電保護(hù)層126包括一種或多種氧化物、氮氧化物、氮化物、或低k電介質(zhì)。介電保護(hù)層126具有用于等離子體的第一蝕刻速率，并且第二襯底120具有用于等離子體的第二蝕刻速率。
[0024]有利地，第一蝕刻率低于第二蝕刻速率，這保護(hù)第二襯底120免受等離子體在撞擊等離子體反射層108后反彈。
[0025]第三管芯130布置在第二管芯116上方，并且包括第三襯底132，第三襯底132布置在第二襯底120上方并且接合至第二襯底120。在一些實(shí)施例中，第三管芯130是覆蓋管芯。第三襯底132包括具有大致均勻的厚度的基底區(qū)133a和從基底區(qū)133a垂直延伸的安裝區(qū)133b。在一些實(shí)施例中，安裝區(qū)133b的覆蓋面積向著第二襯底120離散地逐漸變小。在一些實(shí)施例中，阻擋件區(qū)134形成在第二襯底120上方。阻擋件通常由氧化物和/或金屬形成。阻擋件區(qū)134提供可偏轉(zhuǎn)元件122a和一個(gè)或多個(gè)彈簧122c與第三管芯130之間的必要的間隔。例如，第三襯底132可以是塊狀半導(dǎo)體襯底或SOI襯底。
[0026]共晶接合環(huán)結(jié)構(gòu)136將第二襯底120接合至第三襯底132。共晶接合環(huán)結(jié)構(gòu)136包括位于第二襯底120上的第一共晶接合環(huán)138和位于第三管芯130上的第二共晶接合環(huán)140。第一共晶接合環(huán)138布置在位于腔體118的外圍周圍的第二襯底120的頂面上，并且第二共晶接合環(huán)140布置在第三襯底132的安裝區(qū)133b的底面上。第一和第二共晶接合環(huán)138，140具有基本上相同的覆蓋面積和界面以限定在它們的界面之間的共晶接合。第一共晶接合環(huán)138是或以其他方式包括，例如，鋁銅，并且第二共晶接合環(huán)140是或以其他方式包括，例如，鍺。另外，襯底通孔(TSV) 142從第二襯底120的上表面延伸穿過第二襯底120，穿過介電保護(hù)層126，并且穿過ILD層112，以接合在接觸焊盤110上。TSV 142提供第一、第二和第三管芯102、116、和130之間的電連接。
[0027]參考圖1B，提供了沿著線A-A’截取的圖1A的IC器件的一些實(shí)施例的頂視圖100B，其中，圖1A是沿著圖1B的線B-B’截取的。
[0028]如圖1B所示，可偏轉(zhuǎn)元件122a包括指狀件144，指狀件144與第二襯底120的指狀件146相互交叉。介電保護(hù)層126和腔體118設(shè)置在可偏轉(zhuǎn)元件122a(示出的視圖之外)下方。感測(cè)焊盤148設(shè)置在指狀件144和146的末端以感測(cè)與外界刺激(諸如運(yùn)動(dòng)，聲波或壓力)成正比的任何偏轉(zhuǎn)。底板150設(shè)置在感測(cè)焊盤148下方，由此可通過測(cè)量偏轉(zhuǎn)來量化外部刺激。
[0029]參考圖2，根據(jù)本發(fā)明的各方面，流程圖200提供用于制造IC器件的方法的一些實(shí)施例，包括位于半導(dǎo)體晶圓的下表面上的介電保護(hù)層。
[0030]在步驟202中，接收第一晶圓，第一晶圓包括第一襯底和設(shè)置在其上表面上的等離子體反射層。
[0031]在步驟204中，在第二晶圓的下表面上形成介電保護(hù)層，其中，在第二晶圓中包括第二襯底。
[0032]在步驟206中，將第二晶圓接合至第一晶圓，從而使得在等離子體反射層與介電保護(hù)層之間形成腔體。
[0033]在步驟208中，利用等離子體在第二晶圓上實(shí)施蝕刻工藝，以形成從第二晶圓的上表面延伸并且穿過介電保護(hù)層進(jìn)入腔體內(nèi)的開口。
[0034]在步驟210中，在第二晶圓上方形成襯底通孔和第一共晶接合環(huán)。
[0035]在步驟212中，通過共晶接合將第三晶圓接合至第二晶圓。
[0036]有利地，在第二晶圓的下表面上形成介電保護(hù)層保護(hù)第二晶圓免受等離子體從等離子體反射層的反彈，從而防止等離子體在第二晶圓的下表面上引起的損壞。
[0037]雖然所公開的方法200被示出和描述為一系列的步驟或事件，但是應(yīng)當(dāng)理解，所示出的這些步驟或事件的順序不應(yīng)解釋為限制性意義。例如，一些行為可以以不同的順序進(jìn)行和/或與除了本文中所示和/或所述的步驟或事件的其他步驟或事件同時(shí)進(jìn)行。此外，并非所有示出的步驟都用于實(shí)施本發(fā)明的一個(gè)或多個(gè)方面或本發(fā)明的實(shí)施例。此外，可以以一個(gè)或多個(gè)單獨(dú)的步驟和/或階段中來執(zhí)行本文中示出的一個(gè)或多個(gè)步驟。
[0038]參考圖3至圖9，提供了處于各個(gè)制造階段的半導(dǎo)體結(jié)構(gòu)的一些實(shí)施例的截面圖以示出圖2的方法。雖然結(jié)合方法來描述圖3至圖9，但是應(yīng)當(dāng)理解，在圖3至圖9中公開的結(jié)構(gòu)不限于該方法，而是可以單獨(dú)地表示獨(dú)立于該方法的結(jié)構(gòu)。類似地，雖然結(jié)合圖3至圖9來描述該方法，但是應(yīng)當(dāng)理解，該方法不限于在圖3至圖9中公開的結(jié)構(gòu)，而是可以單獨(dú)地表示獨(dú)立于圖3至圖9中公開的結(jié)構(gòu)。
[0039]圖3示出了對(duì)應(yīng)于圖2的步驟202的一些實(shí)施例的截面圖300。
[0040]如在圖3中所示，提供了互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶圓102’，其包括第一襯底104并且其形成IC器件的基底結(jié)構(gòu)。在一些實(shí)施例中，CMOS晶圓102’是CMOS晶圓，并且例如，第一襯底104是塊狀硅的半導(dǎo)體襯底或者絕緣體上半導(dǎo)體(SOI)襯底。第一襯底104具有上表面106，等離子體反射層108設(shè)置在上表面106上方。在一些實(shí)施例中，等離子體反射層108是由金屬構(gòu)成的感測(cè)板。上表面106還具有設(shè)置在層間介電(ILD)層112內(nèi)的一個(gè)或多個(gè)接觸焊盤110。一個(gè)或多個(gè)接觸焊盤110將CMOS晶圓102’與該IC器件的其余部分電連接。在一些實(shí)施例中，等離子體反射層108和接觸焊盤110是導(dǎo)電的，或以其他方式包括例如銅、鋁、鋁銅、鎢或另一種金屬的一種或多種?？梢钥吹酵怀龅慕殡娊Y(jié)構(gòu)114位于等離子體反射層108之上。這些是集成在CMOS晶圓102’內(nèi)的MEMS阻擋件，并且突出的介電結(jié)構(gòu)114從等離子體反射層108突出。這些MEMS阻擋件確保在上覆的MEMS晶圓和CMOS晶圓102’的偏轉(zhuǎn)元件之間保留必要的間隔，并且由此有助于IC器件的正常運(yùn)行。例如，ILD層112和突出的介電結(jié)構(gòu)114是或者以其他方式包括低κ電介質(zhì)(g卩，具有小于
3.9的介電常數(shù)κ的電介質(zhì))，或二氧化硅。ILD開口 302形成在位于等離子體反射層108的任一側(cè)上的ILD層112內(nèi)。這些ILD開口 302有助于在處理的后期階段形成接觸通孔。
[0041]圖4示出了對(duì)應(yīng)于圖2的步驟204的一些實(shí)施例的截面圖400。
[0042]如在圖4中所示，提供MEMS晶圓116’。MEMS晶圓116’包括形成在MEMS襯底120’的下表面128上的介電保護(hù)層126’。例如，MEMS襯底120’是塊狀半導(dǎo)體襯底、SOI襯底、或絕緣體上多晶硅(POI)襯底。在一些實(shí)施例中，介電保護(hù)層126’包括一種或多種氧化物、氮氧化物、氮化物、或低k電介質(zhì)。
[0043]圖5至圖6示出了對(duì)應(yīng)于圖2的步驟206的一些實(shí)施例的截面圖500和600。
[0044]如圖5所示，翻轉(zhuǎn)圖4的MEMS晶圓116’并且與CMOS晶圓102’接合，以這樣一種方式，介電保護(hù)層126’面向等離子體反射層108。
[0045]如圖6所示，MEMS晶圓116 ’和CMOS晶圓102 ’的接合導(dǎo)致腔體118的形成，腔體118在上側(cè)上由介電保護(hù)層126’圍繞，在下側(cè)上由等離子體反射層108圍繞，并且在兩個(gè)側(cè)面由ILD層112圍繞。ILD層112提供MEMS襯底120’和第一襯底104之間的間隔，并且有利于MEMS襯底120’至第一襯底104的接合，通常通過熔融接合。
[0046]圖7示出了對(duì)應(yīng)于圖2的步驟208的一些實(shí)施例的截面圖700。
[0047]如圖7中所示，在MEMS襯底120’內(nèi)實(shí)施等離子體蝕刻702以形成懸置在腔體118上方的可偏轉(zhuǎn)元件122a。在等離子體蝕刻702之后，MEMS襯底標(biāo)記為120并且MEMS晶圓標(biāo)記為116”。等離子體蝕刻702進(jìn)一步導(dǎo)致錨節(jié)點(diǎn)122b的形成，錨節(jié)點(diǎn)122b集成到腔體118的外圍周圍的MEMS襯底120內(nèi)以支撐可偏轉(zhuǎn)元件122a。在一些實(shí)施例中，等離子體蝕刻702也形成使可偏轉(zhuǎn)元件122a懸置在腔體118上方的一個(gè)或多個(gè)彈簧122c。此外，在一些實(shí)施例中，等離子體蝕刻702的工藝包括在MEMS襯底120上方形成光刻膠層，圖案化光刻膠層以暴露MEMS襯底120’的圍繞可偏轉(zhuǎn)元件122a和/或彈簧122c的區(qū)域；將等離子蝕刻劑應(yīng)用于圖案化的光刻膠層和MEMS襯底120’ ；以及去除圖案化的光刻膠層以暴露可偏轉(zhuǎn)元件122a和/或彈簧122c。
[0048]可偏轉(zhuǎn)元件122a和一個(gè)或多個(gè)彈簧122c的形成導(dǎo)致深開口 124，深開口 124從MEMS襯底120的上表面704延伸，穿過介電保護(hù)層126進(jìn)入腔體118內(nèi)。等離子體氣體與MEMS襯底120的材料(Si)反應(yīng)以形成這些深開口 124，并且如箭頭706a所示，等離子體氣體將進(jìn)一步移動(dòng)到腔體118內(nèi)，撞擊設(shè)置于第一襯底104上方的等離子體反射層108，并且被反射。反彈的等離子體706b將撞擊介電保護(hù)層126。由于反彈的等離子體的強(qiáng)度小于原始入射等離子體的強(qiáng)度，所以介電保護(hù)層126將保持基本完好，并且不被反彈的等離子體蝕刻或損壞。相比之下，在以前的方法中，其中介電保護(hù)層126不存在，MEMS襯底120的最下表面由于反彈等離子體706b而被損壞，諸如缺角或凹陷。
[0049]因此，介電保護(hù)層126保護(hù)MEMS襯底的下表面128免受任何等離子體誘導(dǎo)的損壞。此外，當(dāng)與MEMS襯底120的等離子體的蝕刻速率相比，介電保護(hù)層126具有用于等離子體的較低的蝕刻速率。
[0050]在一些實(shí)施例中，在實(shí)施等離子體蝕刻702之前，實(shí)施第一蝕刻(未示出)以凹陷MEMS襯底120’的中心區(qū)706和阻擋件區(qū)134。例如，第一蝕刻包括一個(gè)或多個(gè)子蝕刻，每個(gè)子蝕刻都是各向異性的、各向同性的、或各向異性和各向同性的組合，以及每個(gè)子蝕刻都是濕蝕刻、干蝕刻(例如，等離子體蝕刻)、或濕蝕刻和干蝕刻的組合。
[0051]圖8示出了對(duì)應(yīng)于圖2的步驟210的一些實(shí)施例的截面圖800。
[0052]如在圖8中所示，形成襯底通孔(TSV) 142，襯底通孔(TSV) 142從第二襯底120的上表面704延伸，穿過介電保護(hù)層126，并且穿過ILD層112，接合在一個(gè)或多個(gè)接觸焊盤110上。TSV 142提供IC器件的各個(gè)垂直層之間的電連接。在一些實(shí)施例中，TSV 142可以包括多晶硅或金屬，諸如鎢，銅或鋁。第一共晶接合環(huán)138布置在位于腔體118的外圍周圍的MEMS襯底120的頂面上。第一共晶接合環(huán)138是或以其他方式包括，例如，鋁銅。在形成第一共晶接合環(huán)138后，MEMS晶圓被賦予參考標(biāo)號(hào)116。
[0053]圖9示出了對(duì)應(yīng)于圖2的步驟212的一些實(shí)施例的截面圖900。
[0054]如圖9中所示，覆蓋晶圓130通過共晶接合環(huán)結(jié)構(gòu)136接合在MEMS晶圓116上方。該接合環(huán)136包括MEMS晶圓116的第一共晶接合環(huán)138和覆蓋晶圓130的第二共晶接合環(huán)140。在一些實(shí)施例中，第二共晶接合環(huán)140是或以其他方式包括，例如，鍺。第一和第二共晶接合環(huán)138、140具有基本上相同的覆蓋面積和界面以限定在它們之間的界面處的共晶接合。在共晶接合期間，增量的熱能被供給至第一和第二共晶接合環(huán)138、140以促進(jìn)焊料熔化工藝并且由此在MEMS晶圓116和覆蓋晶圓130之間形成共晶接合。覆蓋晶圓130包括覆蓋襯底132，覆蓋襯底132包括具有大致均勻厚度的基底區(qū)133a和從該基底區(qū)133a垂直延伸的安裝區(qū)133b。在一些實(shí)施例中，安裝區(qū)133b的覆蓋面積向著MEMS襯底120離散地逐漸變小。覆蓋襯底132可以是，例如，塊狀半導(dǎo)體襯底或SOI襯底。
[0055]當(dāng)覆蓋晶圓130布置在MEMS晶圓116上方并且固定至MEMS晶圓116時(shí)，在MEMS晶圓116和覆蓋晶圓130之間的相應(yīng)的MEMS器件上方形成包括深開口 124的腔室902，并且腔室902鄰接MEMS晶圓116和覆蓋晶圓130之間的相應(yīng)的MEMS器件。然后對(duì)組合的MEMS晶圓116和覆蓋晶圓130進(jìn)行分割或切割以形成單獨(dú)的MEMS管芯，每個(gè)MEMS管芯均包括至少一個(gè)MEMS器件。
[0056]類似于MEMS器件，在CMOS器件的批量生產(chǎn)過程中，在CMOS晶圓上方和/或內(nèi)形成多個(gè)CMOS器件，其直徑通常為12英寸。此外，通常使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)形成多個(gè)CMOS器件。然后，分割或切割CMOS晶圓以形成單獨(dú)的CMOS管芯，每個(gè)CMOS管芯均包括至少一個(gè)CMOS。
[0057]因此，從上文可以看出，本發(fā)明提供了一種形成IC(集成電路)器件的方法。方法包括:接收第一晶圓，第一晶圓包括第一襯底并且包括設(shè)置在其上表面上的等離子體反射層。等離子體反射層配置為從等離子體反射層反射等離子體。在第二晶圓的下表面上形成介電保護(hù)層，其中，第二晶圓包括第二襯底。將第二晶圓接合至第一晶圓，從而在等離子體反射層和介電保護(hù)層之間形成腔體。用等離子體實(shí)施蝕刻工藝以形成從第二晶圓的上表面延伸并且穿過介電保護(hù)層進(jìn)入腔體內(nèi)的開口。
[0058]在其他實(shí)施例中，本發(fā)明提供了一種包括第一管芯的集成電路(IC)器件。第一管芯包括第一襯底和設(shè)置在第一管芯的上表面上的等離子體反射層，其中，等離子體反射層配置為從等離子體反射層反射等離子體。第二管芯包括第二襯底，并且第二管芯接合至第一管芯以形成以第一管芯和第二管芯為邊界的腔體。介電保護(hù)層設(shè)置在第二管芯的下表面上并且內(nèi)襯于腔體的上表面。第二襯底的材料具有用于等離子體的第一蝕刻速率，并且介電保護(hù)層的材料具有用于等離子體的第二蝕刻速率，第二蝕刻速率小于第一蝕刻速率。
[0059]在又一其他的實(shí)施例中，本發(fā)明提供了一種微機(jī)電系統(tǒng)(MEMS)封裝件，包括:CMOS管芯，CMOS管芯包括CMOS襯底并且包括位于CMOS管芯的上表面上的等離子體反射金屬層。等離子體反射金屬層配置為從等離子體反射金屬層反射等離子體。MEMS管芯，包括MEMS襯底并且接合至CMOS管芯以形成以CMOS管芯和MEMS管芯為邊界的腔體。保護(hù)氧化物層，設(shè)置在MEMS管芯的下表面上并且內(nèi)襯于腔體的上表面。MEMS襯底的材料具有用于等離子體蝕刻劑的第一蝕刻速率，并且保護(hù)氧化物層具有用于等離子體蝕刻劑的第二蝕刻速率，第二蝕刻速率小于第一蝕刻速率。開口，從MEMS管芯的上表面延伸穿過下表面并且穿過保護(hù)氧化物層進(jìn)入腔體內(nèi)。層間介電(ILD)層，設(shè)置在CMOS襯底上方，并且沿著腔體的側(cè)壁延伸。覆蓋管芯，通過接合結(jié)構(gòu)接合至MEMS管芯的上表面。襯底通孔(TSV)，從MEMS管芯的上表面延伸至設(shè)置于CMOS襯底上方的接觸焊盤。
[0060]根據(jù)本發(fā)明的一些實(shí)施例，提供了一種形成IC(集成電路)器件的方法，所述方法包括:接收第一晶圓，所述第一晶圓包括第一襯底并且包括設(shè)置在所述第一晶圓的上表面上的等離子體反射層，其中，所述等離子體反射層配置為從所述等離子體反射層反射等離子體；在第二晶圓的下表面上形成介電保護(hù)層，其中，所述第二晶圓包括第二襯底；將所述第二晶圓接合至所述第一晶圓，從而當(dāng)所述第一晶圓和所述第二晶圓接合在一起時(shí)，在所述等離子體反射層和所述介電保護(hù)層之間形成腔體；以及利用等離子體實(shí)施蝕刻工藝以形成從所述第二晶圓的上表面延伸并且穿過所述介電保護(hù)層進(jìn)入所述腔體內(nèi)的開口。
[0061]在上述方法中，所述第二襯底的材料具有用于所述等離子體的第一蝕刻速率，并且所述介電保護(hù)層的材料具有用于所述等離子體的第二蝕刻速率，所述第二蝕刻速率小于所述第一蝕刻速率。
[0062]在上述方法中，所述等離子體反射層的固有振蕩頻率大于所述等離子體的固有振蕩頻率。
[0063]在上述方法中，所述第一晶圓還包括:層間介電(ILD)層，沿著所述腔體的側(cè)壁延伸。
[0064]在上述方法中，所述第一襯底和所述第二襯底包括硅；所述等離子體反射層包括金屬；所述ILD層包括氧化物或低k電介質(zhì)；以及所述介電保護(hù)層包括氧化物、氮氧化物、氮化物或低k電介質(zhì)中的一種或多種。
[0065]在上述方法中，還包括:在所述第二晶圓的上表面上方接合第三晶圓。
[0066]在上述方法中，接合所述第三晶圓包括:在所述第二晶圓的上表面上形成第一金屬并且在所述第三晶圓的下表面上形成第二金屬；使所述第一金屬與所述第二金屬接觸；以及加熱所述第一金屬和所述第二金屬以將所述第三晶圓共晶地接合至所述第二晶圓的上表面。
[0067]在上述方法中，形成所述介電保護(hù)層包括熱氧化、ALD (原子層沉積)、或CVD (化學(xué)汽相沉積)。
[0068]在上述方法中，在所述蝕刻工藝期間，所述等離子體傳輸穿過所述開口，反射離開所述等離子體反射層，撞擊所述介電保護(hù)層以及使所述等離子體反射層和第一襯底基本上保持完整。
[0069]根據(jù)本發(fā)明的另一些實(shí)施例，還提供了一種集成電路(IC)器件，包括:第一管芯，包括第一襯底并且包括位于所述第一管芯的上表面上的等離子體反射層，其中，所述等離子體反射層配置為從所述等離子體反射層反射等離子體；第二管芯，包括第二襯底并且所述第二管芯接合至所述第一管芯以形成以所述第一管芯和所述第二管芯為邊界的腔體；以及介電保護(hù)層，位于所述第二管芯的下表面上并且內(nèi)襯于所述腔體的上表面，其中，所述第二襯底的材料具有用于所述等離子體的第一蝕刻速率，并且所述介電保護(hù)層的材料具有用于所述等離子體的第二蝕刻速率，所述第二蝕刻速率小于所述第一蝕刻速率。
[0070]在上述IC器件中，還包括:開口，從所述第二管芯的上表面延伸，穿過所述下表面，并且穿過所述介電保護(hù)層進(jìn)入所述腔體內(nèi)。
[0071]在上述IC器件中，還包括:層間介電(ILD)層，沿著所述腔體的側(cè)壁延伸。
[0072]在上述IC器件中，所述介電保護(hù)層和所述等離子體反射層分別在所述ILD層的內(nèi)側(cè)壁之間的所述第二襯底和所述第一襯底的整個(gè)表面上方連續(xù)地延伸。
[0073]在上述IC器件中，所述第一襯底和所述第二襯底包括硅；所述等離子體反射層包括金屬；所述ILD層包括氧化物；以及所述介電保護(hù)層包括氧化物、氮氧化物、氮化物或低k電介質(zhì)中的一種或多種。
[0074]在上述IC器件中，所述介電保護(hù)層的厚度介于約20埃和約500埃之間的范圍內(nèi)。
[0075]在上述IC器件中，還包括:第三管芯，接合至所述第二管芯的上表面。
[0076]在上述IC器件中，還包括:TSV (襯底通孔)，從所述第二管芯的上表面延伸至金屬接觸焊盤，所述金屬接觸焊盤布置在所述第一襯底上方；以及接合結(jié)構(gòu)，位于所述第三管芯和所述第二管芯之間。
[0077]在上述IC器件中，所述第二管芯包括加速計(jì)、磁傳感器、陀螺儀、壓力傳感器、磁傳感器和射頻(RF)諧振器中的一種。
[0078]根據(jù)本發(fā)明的又一些實(shí)施例，還提供了一種微機(jī)電系統(tǒng)(MEMS)封裝件，包括:CMOS管芯，包括CMOS襯底并且包括位于所述CMOS管芯的上表面上的等離子體反射金屬層，其中，所述等離子體反射金屬層配置為從所述等離子體反射金屬層反射等離子體;MEMS管芯，包括MEMS襯底并且接合至所述CMOS管芯以形成以所述CMOS管芯和所述MEMS管芯為邊界的腔體；保護(hù)氧化物層，設(shè)置在所述MEMS管芯的下表面上并且內(nèi)襯于所述腔體的上表面，其中，所述MEMS襯底的材料具有用于所述等離子體的第一蝕刻速率，并且所述保護(hù)氧化物層具有用于所述等離子體的第二蝕刻速率，所述第二蝕刻速率小于所述第一蝕刻速率；開口，從所述MEMS管芯的上表面延伸穿過所述下表面并且穿過所述保護(hù)氧化物層進(jìn)入所述腔體內(nèi)；層間介電(ILD)層，設(shè)置在所述CMOS襯底上方，并且沿著所述腔體的側(cè)壁延伸；覆蓋管芯，通過接合結(jié)構(gòu)接合至所述MEMS管芯的上表面；以及襯底通孔(TSV)，從所述MEMS管芯的所述上表面延伸至設(shè)置于所述CMOS襯底上方的接觸焊盤。
[0079]在上述MEMS封裝件中，還包括:突出的介電結(jié)構(gòu)，設(shè)置在所述等離子體反射層上方并且延伸至所述腔體內(nèi)。
[0080]上面概述了若干實(shí)施例的部件、使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解、他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)現(xiàn)與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其他處理和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到、這種等效構(gòu)造并不背離本發(fā)明的精神和范圍、并且在不背離本發(fā)明的精神和范圍的情況下、可以進(jìn)行多種變化、替換以及改變。
【主權(quán)項(xiàng)】
1.一種形成IC(集成電路)器件的方法，所述方法包括: 接收第一晶圓，所述第一晶圓包括第一襯底并且包括設(shè)置在所述第一晶圓的上表面上的等離子體反射層，其中，所述等離子體反射層配置為從所述等離子體反射層反射等離子體； 在第二晶圓的下表面上形成介電保護(hù)層，其中，所述第二晶圓包括第二襯底； 將所述第二晶圓接合至所述第一晶圓，從而當(dāng)所述第一晶圓和所述第二晶圓接合在一起時(shí)，在所述等離子體反射層和所述介電保護(hù)層之間形成腔體；以及 利用等離子體實(shí)施蝕刻工藝以形成從所述第二晶圓的上表面延伸并且穿過所述介電保護(hù)層進(jìn)入所述腔體內(nèi)的開口。2.根據(jù)權(quán)利要求1所述的方法，其中，所述第二襯底的材料具有用于所述等離子體的第一蝕刻速率，并且所述介電保護(hù)層的材料具有用于所述等離子體的第二蝕刻速率，所述第二蝕刻速率小于所述第一蝕刻速率。3.根據(jù)權(quán)利要求1所述的方法，其中，所述等離子體反射層的固有振蕩頻率大于所述等尚子體的固有振蕩頻率。4.根據(jù)權(quán)利要求1所述的方法，其中，所述第一晶圓還包括:層間介電(ILD)層，沿著所述腔體的側(cè)壁延伸。5.根據(jù)權(quán)利要求4所述的方法，其中: 所述第一襯底和所述第二襯底包括硅； 所述等離子體反射層包括金屬； 所述ILD層包括氧化物或低k電介質(zhì)；以及 所述介電保護(hù)層包括氧化物、氮氧化物、氮化物或低k電介質(zhì)中的一種或多種。6.根據(jù)權(quán)利要求1所述的方法，還包括: 在所述第二晶圓的上表面上方接合第三晶圓。7.根據(jù)權(quán)利要求6所述的方法，其中，接合所述第三晶圓包括: 在所述第二晶圓的上表面上形成第一金屬并且在所述第三晶圓的下表面上形成第二金屬； 使所述第一金屬與所述第二金屬接觸；以及 加熱所述第一金屬和所述第二金屬以將所述第三晶圓共晶地接合至所述第二晶圓的上表面。8.根據(jù)權(quán)利要求1所述的方法，其中，形成所述介電保護(hù)層包括熱氧化、ALD(原子層沉積)、或CVD (化學(xué)汽相沉積)。9.一種集成電路(IC)器件，包括: 第一管芯，包括第一襯底并且包括位于所述第一管芯的上表面上的等離子體反射層，其中，所述等離子體反射層配置為從所述等離子體反射層反射等離子體； 第二管芯，包括第二襯底并且所述第二管芯接合至所述第一管芯以形成以所述第一管芯和所述第二管芯為邊界的腔體；以及 介電保護(hù)層，位于所述第二管芯的下表面上并且內(nèi)襯于所述腔體的上表面，其中，所述第二襯底的材料具有用于所述等離子體的第一蝕刻速率，并且所述介電保護(hù)層的材料具有用于所述等離子體的第二蝕刻速率，所述第二蝕刻速率小于所述第一蝕刻速率。10.一種微機(jī)電系統(tǒng)(MEMS)封裝件，包括: CMOS管芯，包括CMOS襯底并且包括位于所述CMOS管芯的上表面上的等離子體反射金屬層，其中，所述等離子體反射金屬層配置為從所述等離子體反射金屬層反射等離子體；MEMS管芯，包括MEMS襯底并且接合至所述CMOS管芯以形成以所述CMOS管芯和所述MEMS管芯為邊界的腔體； 保護(hù)氧化物層，設(shè)置在所述MEMS管芯的下表面上并且內(nèi)襯于所述腔體的上表面，其中，所述MEMS襯底的材料具有用于所述等離子體的第一蝕刻速率，并且所述保護(hù)氧化物層具有用于所述等離子體的第二蝕刻速率，所述第二蝕刻速率小于所述第一蝕刻速率； 開口，從所述MEMS管芯的上表面延伸穿過所述下表面并且穿過所述保護(hù)氧化物層進(jìn)入所述腔體內(nèi)； 層間介電(ILD)層，設(shè)置在所述CMOS襯底上方，并且沿著所述腔體的側(cè)壁延伸； 覆蓋管芯，通過接合結(jié)構(gòu)接合至所述MEMS管芯的上表面；以及襯底通孔(TSV)，從所述MEMS管芯的所述上表面延伸至設(shè)置于所述CMOS襯底上方的接觸焊盤。
【文檔編號(hào)】B81C1/00GK106082108SQ201510736299
【公開日】2016年11月9日
【申請(qǐng)日】2015年11月3日
【發(fā)明人】周仲彥, 詹志仁, 蔡嘉雄, 李汝諒, 謝元智
【申請(qǐng)人】臺(tái)灣積體電路制造股份有限公司