一種系統(tǒng)級mems單載體芯片封裝件的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于半導(dǎo)體制造技術(shù)領(lǐng)域，涉及一種系統(tǒng)級單載體MEMS封裝件。
【背景技術(shù)】
[0002]傳統(tǒng)的系統(tǒng)級封裝(System in Package,簡稱SiP，以下同。)即芯片級封裝，大多數(shù)采用基板材料作為承載體，由于基板材料是采用多層聚合材料，便于埋層和內(nèi)部及表面布線，方便無源元件的貼裝及與線路連接。但基板相對于引線框架來說，不僅材料成本高，厚度大，而且，需要投資價格高昂的貼片機(jī)，加上貼片元件本身體積大，不能滿足小型化、多功能、高密度集成的系統(tǒng)級(SiP型)MEMS封裝的需要。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型的目的是提供一種系統(tǒng)級單載體MEMS封裝件，滿足小型化、多功能、高密度集成的系統(tǒng)級(SiP型)MEMS封裝的需要。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型所采用的技術(shù)方案是:一種系統(tǒng)級單載體MEMS封裝件，包括載體，載體與引線框架相連的兩個側(cè)壁分別設(shè)有連接筋，每條連接筋與載體的連接處設(shè)有鎖膠孔；載體另外兩個側(cè)壁上均設(shè)有凸臺和凹坑，同一側(cè)壁上的凸臺和凹坑間隔設(shè)置，形成鋸齒形側(cè)壁，載體一個側(cè)壁上的凸臺和另一個側(cè)壁上的凸臺對稱設(shè)置，載體一個側(cè)壁上的凹坑和另一個側(cè)壁上的凹坑對稱設(shè)置；載體上分別粘貼有MEMS芯片、ASIC芯片、陶瓷厚膜電阻和陶瓷厚膜電容；陶瓷厚膜電容的一個焊盤與MEMS芯片的一個焊盤相連，陶瓷厚膜電容的第二個焊盤與ASIC芯片的一個焊盤相連，陶瓷厚膜電容的第三個焊盤與一個內(nèi)引腳相連；陶瓷厚膜電阻的一個焊盤與MEMS芯片的另一個焊盤相連，陶瓷厚膜電阻的第二個焊盤與另一個內(nèi)引腳相連，陶瓷厚膜電阻的第三個焊盤分別與ASIC芯片的另一個焊盤和第三個內(nèi)引腳相連，ASIC芯片的第三個焊盤與MEMS芯片的第三個焊盤相連，ASIC芯片的第四個焊盤與MEMS芯片的第四個焊盤相連，ASIC芯片上其余的焊盤和MEMS芯片上其余的焊盤分別與其余的內(nèi)引腳相連，且一個焊盤與一個內(nèi)引腳相連；載體上塑封有塑封體，載體、MEMS芯片、陶瓷厚膜電阻、ASIC芯片、陶瓷厚膜電容、內(nèi)引腳的一端均塑封于塑封體內(nèi)，內(nèi)引腳與位于塑封體外的外引腳相連接。
[0005]本實(shí)用新型單載體MEMS封裝件采用銅合金引線框架作為承載體材料，無源元件采用微細(xì)熔覆的厚膜電阻(超薄瓷片上的激光調(diào)阻)。根據(jù)需要定制陶瓷片，設(shè)計與制作厚膜電阻和厚膜電容，激光劃片后，可如同芯片一樣通過粘片膠或膠膜片粘接在引線框架載體上，通過焊線實(shí)現(xiàn)互連。是一種較低成本的系統(tǒng)級封裝，滿足小型化、多功能、高密度集成的SiP型單載體MEMS封裝件。
【附圖說明】
[0006]圖1是本實(shí)用新型單載體MEMS封裝件中第一種平面封裝的示意圖。
[0007]圖2是圖1的剖面示意圖。
[0008]圖3是本實(shí)用新型單載體MEMS封裝件中第二種平面封裝的示意圖。
[0009]圖4是圖3的剖面示意圖。
[0010]圖5是本實(shí)用新型單載體MEMS封裝件中第一種堆疊封裝的示意圖。
[0011]圖6是圖5的剖面示意圖。
[0012]圖7是本實(shí)用新型單載體MEMS封裝件中第二種堆疊封裝的示意圖。
[0013]圖8是圖7的剖面示意圖。
[0014]圖中:1.載體，2.鎖膠孔，3.MEMS芯片，4.凸臺，5.陶瓷厚膜電阻，6.內(nèi)引腳，7.ASIC芯片，8.陶瓷厚膜電容，9.凹坑，10.塑封體，11.外引腳，12.連接筋，13.VGA放大器芯片，14.Flash芯片，15.第一鍵合線，16.第二鍵合線，17.第三鍵合線，18.第四鍵合線，19.第五鍵合線，20.第六鍵合線，21.第七鍵合線，22.第八鍵合線，23.第九鍵合線，24.第十鍵合線，25.第^^一鍵合線，26.第十二鍵合線，27.第十三鍵合線，28.第^^一鍵合線。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖和【具體實(shí)施方式】對本實(shí)用新型進(jìn)行詳細(xì)說明。
[0016]如圖1和圖2所示，本實(shí)用新型單載體MEMS封裝件中的第一種平面封裝，包括載體1，載體1與引線框架相連的兩個側(cè)壁分別設(shè)有連接筋12，每條連接筋12與載體1的連接處設(shè)有橢圓形的鎖膠孔2 ;載體1另外兩個側(cè)壁上均設(shè)有凸臺4和凹坑9，同一側(cè)壁上的凸臺4和凹坑9間隔設(shè)置，形成鋸齒形側(cè)壁，載體1 一個側(cè)壁上的凸臺4和另一個側(cè)壁上的凸臺4相對于載體1的中心線對稱設(shè)置，載體1 一個側(cè)壁上的凹坑9和另一個側(cè)壁上的凹坑9相對于載體1的中心線對稱設(shè)置；載體1上、沿兩條連接筋12的連線方向分別粘貼有MEMS芯片3和ASIC芯片7 ;載體1上、沿兩個鋸齒形側(cè)壁的連線方向分別粘貼有陶瓷厚膜電阻5和陶瓷厚膜電容8 ;陶瓷厚膜電容8的一個焊盤與MEMS芯片3的一個焊盤相連，形成第七鍵合線21，陶瓷厚膜電容8的第二個焊盤與ASIC芯片7的一個焊盤相連，形成第九鍵合線23，陶瓷厚膜電容8的第三個焊盤與一個內(nèi)引腳6相連，形成第五鍵合線19 ;陶瓷厚膜電阻5的一個焊盤與MEMS芯片3的另一個焊盤相連，形成第八鍵合線22，陶瓷厚膜電阻5的第二個焊盤與另一個內(nèi)引腳6相連，形成第六鍵合線20，陶瓷厚膜電阻5的第三個焊盤與ASIC芯片7的另一個焊盤相連，形成第十鍵合線24 ;ASIC芯片7的焊盤與MEMS芯片3的焊盤相連，形成第十鍵合線25，ASIC芯片7的焊盤與另一個內(nèi)引腳6相連，形成第二鍵合線16 ;載體1上塑封有塑封體10，載體1、MEMS芯片3、陶瓷厚膜電阻5、ASIC芯片7、陶瓷厚膜電容8、內(nèi)引腳6和所有的鍵合線均塑封于塑封體10內(nèi)，內(nèi)引腳6與位于塑封體10外的外引腳11相連接。
[0017]如圖3和圖4所示，本實(shí)用新型單載體MEMS封裝件中的第二種平面封裝，包括載體1，載體1與引線框架相連的兩個側(cè)壁上分別設(shè)有連接筋12，每條連接筋12與載體1的連接處設(shè)有橢圓形的鎖膠孔2 ;載體1另外兩個側(cè)壁上均設(shè)有凸臺4和凹坑9，同一側(cè)壁上的凸臺4和凹坑9間隔設(shè)置，形成鋸齒形側(cè)壁，載體1 一個側(cè)壁上的凸臺4和另一個側(cè)壁上的凸臺4相對于載體1的中心線對稱設(shè)置，載體1 一個側(cè)壁上的凹坑9和另一個側(cè)壁上的凹坑9相對于載體1的中心線對稱設(shè)置；載體1上、沿兩個鋸齒形側(cè)壁的連線方向并排設(shè)有MEMS芯片3和陶瓷厚膜電阻5，載體1上、沿兩個鋸齒形側(cè)壁的連線方向并排設(shè)有陶瓷電容厚膜8和ASIC芯片7 ；MEMS芯片3和ASIC芯片7對角設(shè)置，陶瓷厚膜電阻5和陶瓷厚膜電容8對角設(shè)置；陶瓷厚膜電阻5的一個焊盤與一個內(nèi)引腳6相連，形成第六鍵合線20，陶瓷厚膜電阻5的第二個焊盤與MEMS芯片3的一個焊盤相連，形成第八鍵合線22，陶瓷厚膜電阻5的第三個焊盤與ASIC芯片7上的一個焊盤相連，形成第十鍵合線24 ;ASIC芯片7上的第二個焊盤與MEMS芯片3上的第二個焊盤相連，形成第i^一鍵合線25，MEMS芯片3上的第三個焊盤與陶瓷厚膜電容8上的一個焊盤相連，形成第七鍵合線21，陶瓷厚膜電容8上的第二個焊盤與ASIC芯片7上的第三個焊盤相連，形成第九鍵合線23，陶瓷厚膜電容8上的第三個焊盤與內(nèi)引腳6相連，形成第五鍵合線19 ;載體1上塑封有塑封體10，載體1、MEMS芯片3、陶瓷厚膜電阻5、ASIC芯片7、陶瓷厚膜電容8、內(nèi)引腳6和所有的鍵合線均塑封于塑封體10內(nèi)，內(nèi)引腳6與位于塑封體10外的外引腳11相連接。
[0018]如圖5和圖6所示，本實(shí)用新型單載體MEMS封裝件中的第一種堆疊封裝，該第一種堆疊封裝的結(jié)構(gòu)與單載體MEMS封裝件中的第二種平面封裝的結(jié)構(gòu)基本相同。兩者之間的區(qū)別在于:第一種堆疊封裝中，MEMS芯片3上粘貼有VGA放大器芯片13，VGA放大器芯片13上的三個焊盤與三個內(nèi)引腳6相連，形成第三鍵合線17，VGA放大器芯片13上的其余焊盤分別與MEMS芯片3上的焊盤相連，形成第十二鍵合線26 ;VGA放大器芯片13和所有的焊線均封裝于塑封體10內(nèi)。
[0019]如圖7和圖8所示，本實(shí)用新型單載體MEMS封裝件中的第二種堆疊封裝，該第二種堆疊封裝的結(jié)構(gòu)與單載體MEMS封裝件中的第一種堆疊封裝的結(jié)構(gòu)基本相同。兩者之間的區(qū)別在于:ASIC芯片7上粘貼有Flash芯片14，F(xiàn)lash芯片14上的一個焊盤與MEMS芯片3上的一個焊盤相連，形成第十三鍵合線27，F(xiàn)lash芯片14上的第二個焊盤與ASIC芯片7的焊盤連接，形成第十四鍵合線28 ；Flash芯片14上的第三個焊盤與第五個內(nèi)引腳6相連形成第四鍵合線18，F(xiàn)lash芯片14上的第二個焊盤與ASIC芯片7的焊盤連接，形成第十四鍵合線28 ;Flash芯片14上的第三個焊盤與第五個內(nèi)引腳6相連形成第四鍵合線18 ;Flash芯片14和所有的焊線均封裝于塑封體10內(nèi)。
[0020]本實(shí)用新型單載體MEMS封裝件采用銅合金引線框架作為承載體材料，無源元件采用微細(xì)熔覆的厚膜電阻(超薄瓷片上的激光調(diào)阻)，采用激光厚膜工藝在厚度0.3mm?0.5mm的陶瓷片上，制作高精度陶瓷厚膜電容和高精度陶瓷厚膜電阻。激光劃片后，可如同芯片一樣通過粘片膠或膠膜片粘接在引線框架載體上，通過焊線實(shí)現(xiàn)互連。
[0021]本封裝件首先設(shè)計適用CSP封裝的多排(至少為8排)矩陣式高密度集成的系統(tǒng)級(SiP型)單載體MEMS封裝的定制引線框架，該引線框架尺寸為259.00mmX 79.00mm,并根據(jù)封裝件的尺寸最優(yōu)化設(shè)計框架的排數(shù)和封裝單元數(shù)，單載體上有多個凸臺(多4)和多個凹坑(多3)，載體與引線框架邊框的