專利名稱：無線信號精確到達(dá)時間檢測電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種定位系統(tǒng)的信號源位置檢測電路，具體為一種采用 擴(kuò)頻技術(shù)的精確定位系統(tǒng)的信號源位置檢測電路。
背景技術(shù)：
精確的實時定位裝置在企業(yè)資產(chǎn)管理、人員跟蹤、港口倉儲物流等許多
領(lǐng)域有著廣泛的需求，但是已有的GPS衛(wèi)星定位、RFID區(qū)域查詢等技術(shù)由于 應(yīng)用場所、實施成本以及定位精度等原因限制無法滿足實際需求。
其中RFID的區(qū)域査詢，WLAN的信號強(qiáng)度定位，這類技術(shù)都是利用信 號傳輸距離對信號強(qiáng)度的影響，來進(jìn)行的。此類定位方式的缺點在于定位的 精確度不夠， 一般在5M 20M范圍內(nèi)。
GPS定位，利用衛(wèi)星定位技術(shù)，精確度較高，但成本較高，而GPS終端 已知自己的位置，而往往在物資管理領(lǐng)域中，需要的是系統(tǒng)已知各個物資的 位置狀況，而GPS正好相反。
因此迫切需要新的技術(shù)手段解決這樣的問題。
實踐表明采用射頻技術(shù)的定位和跟蹤裝置，具有更優(yōu)良的性能。其最關(guān) 鍵的技術(shù)是精確的獲得信號源產(chǎn)生的無線信號到達(dá)的時間，只有獲得了精確 的時間，才能通過時間差得到位置差，從而進(jìn)行精確的定位。
精確的獲得信號源產(chǎn)生的無線信號到達(dá)的時間，需要通過相關(guān)的算法和 適當(dāng)?shù)碾娐穪硗瓿伞?br>
實用新型內(nèi)容
本實用新型的目的在于提供一種無線信號精確到達(dá)時間檢測電路，能夠 精確的獲得信號源產(chǎn)生的無線信號到達(dá)的時間。
本實用新型所解決的問題可以采用以下技術(shù)方案來實現(xiàn)
3無線信號精確到達(dá)時間檢測電路包括信號處理系統(tǒng)、信號發(fā)射系統(tǒng)、信 號接收系統(tǒng)，其特征在于，還包括既具有信號發(fā)射功能又具有信號接收功能
的信號發(fā)射接收系統(tǒng)，信號發(fā)射接收系統(tǒng)與所述信號處理系統(tǒng)通信連接； 所述信號發(fā)射系統(tǒng)通過數(shù)模轉(zhuǎn)換芯片與所述信號處理系統(tǒng)連接； 所述信號接收系統(tǒng)通過模數(shù)轉(zhuǎn)換芯片與所述信號處理系統(tǒng)連接； 所述信號處理系統(tǒng)包括FPGA (現(xiàn)場可編程門陣列)和與其通信連接的
SRAM存儲器，信號處理系統(tǒng)通過FPGA與信號發(fā)射系統(tǒng)、信號接收系統(tǒng)、
信號發(fā)射接收系統(tǒng)連接。
上述系統(tǒng)中具有信號發(fā)射系統(tǒng)、信號接收系統(tǒng)和信號發(fā)射接收系統(tǒng)，因
此分別具有兩個信號接收部分和兩個信號發(fā)射部分。為獲得信號源產(chǎn)生的無
線信號到達(dá)的時間差奠定了基礎(chǔ)。
所述FPGA采用具有2.5萬邏輯單元、速度等級為7級、可倍頻晶振輸入
的時鐘頻率的FPGA芯片。
所述模數(shù)轉(zhuǎn)換芯片采用采樣速率為65MPS、輸出采樣位數(shù)為10bit的模數(shù)
轉(zhuǎn)換芯片。
所述數(shù)模轉(zhuǎn)換芯片采用最大單路采樣率為20MPS、采樣位數(shù)為10bit雙路 的數(shù)模轉(zhuǎn)換芯片，且具有內(nèi)建的差值濾波器。
所述SRAM存儲器采用容量為8X1024bit、數(shù)據(jù)總線寬度為8Bit、地址 線為20Bit、最高速度響應(yīng)為8ns的SRAM存儲器。
上述設(shè)計中采用了速度較高的FPGA芯片作為邏輯運算和邏輯控制器件， 使整個系統(tǒng)具有了高速且運行穩(wěn)定的核心。
另外上述設(shè)計中選用的模數(shù)轉(zhuǎn)換芯片、數(shù)模轉(zhuǎn)換芯片、SRAM存儲器均 具有較高的運算速度。很顯然，現(xiàn)有的模數(shù)轉(zhuǎn)換芯片、數(shù)模轉(zhuǎn)換芯片、SRAM 存儲器有很多類型較本實用新型采用的器件速度更高，但實踐表明，本實用 新型所采用的器件在保證運行速度達(dá)到要求的情況下，運行最為穩(wěn)定可靠。
本實用新型通過提高運算速度和穩(wěn)定性達(dá)到精確的獲得信號源產(chǎn)生的無 線信號到達(dá)時間的目的。

圖1為本實用新型的結(jié)構(gòu)示意圖。
具體實施方式
為了使本實用新型實現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明 白了解，下面結(jié)合具體圖示，進(jìn)一步闡述本實用新型。
參照圖1， FPGA 1通過數(shù)模轉(zhuǎn)換芯片2連接信號發(fā)射系統(tǒng)3; FPGA 1通 過模數(shù)轉(zhuǎn)換芯片4連接信號接收系統(tǒng)5; FPGA 1與既具有信號發(fā)射功能又具 有信號接收功能的信號發(fā)射接收系統(tǒng)6;FPGA1與SRAM存儲器7通訊連接。
FPGA 1通過信號發(fā)射系統(tǒng)3和信號發(fā)射接收系統(tǒng)6，向外界發(fā)送相關(guān)信 號，以便與需要定位的信號源進(jìn)行通信和實現(xiàn)同步。
FPGA 1通過信號接收系統(tǒng)5和信號發(fā)射接收系統(tǒng)6，接收需要定位的信 號源產(chǎn)生的相關(guān)信號，以便與需要定位的信號源進(jìn)行通信和實現(xiàn)同步。最關(guān) 鍵的是通過兩個不在同一位置的信號接收裝置，在信號接收時產(chǎn)生相位差， 以便于定位。
所述FPGA1采用具有2.5萬邏輯單元、速度等級為7級、可倍頻晶振輸 入的時鐘頻率的FPGA芯片。
FPGA芯片可采用Altera公司CyclonIII系列的EP3C25F324C7N。
所述模數(shù)轉(zhuǎn)換芯片4采用采樣速率為65MPS、輸出采樣位數(shù)為10bit的模 數(shù)轉(zhuǎn)換芯片。
可采用ADI公司的AD9214。
所述數(shù)模轉(zhuǎn)換芯片2采用最大單路采樣率為20MPS、采樣位數(shù)為10bit 雙路的數(shù)模轉(zhuǎn)換芯片，且具有內(nèi)建的差值濾波器。 可采用ADI公司的AD9761 。
所述SRAM存儲器7采用容量為8X1024bit、數(shù)據(jù)總線寬度為8Bit、地 址線為20Bit、最高速度響應(yīng)為8ns的SRAM存儲器。 可采用ISSI公司的IS61WV10248BLL。
以上顯示和描述了本實用新型的基本原理和主要特征和本實用新型的優(yōu) 點。本行業(yè)的技術(shù)人員應(yīng)該了解，本實用新型不受上述實施例的限制，上述 實施例和說明書中描述的只是說明本實用新型的原理，在不脫離本實用新型精神和范圍的前提下，本實用新型還會有各種變化和改進(jìn)，這些變化和改進(jìn) 都落入要求保護(hù)的本實用新型范圍內(nèi)。本實用新型要求保護(hù)范圍由所附的權(quán) 利要求書及其等效物界定。
權(quán)利要求1. 無線信號精確到達(dá)時間檢測電路包括信號處理系統(tǒng)、信號發(fā)射系統(tǒng)、信號接收系統(tǒng)，其特征在于，還包括既具有信號發(fā)射功能又具有信號接收功能的信號發(fā)射接收系統(tǒng)，信號發(fā)射接收系統(tǒng)與所述信號處理系統(tǒng)通信連接；所述信號發(fā)射系統(tǒng)通過數(shù)模轉(zhuǎn)換芯片與所述信號處理系統(tǒng)連接；所述信號接收系統(tǒng)通過模數(shù)轉(zhuǎn)換芯片與所述信號處理系統(tǒng)連接；所述信號處理系統(tǒng)包括FPGA現(xiàn)場可編程門陣列和與其通信連接的SRAM存儲器，信號處理系統(tǒng)通過FPGA與信號發(fā)射系統(tǒng)、信號接收系統(tǒng)、信號發(fā)射接收系統(tǒng)連接。
2. 根據(jù)權(quán)利要求1所述的無線信號精確到達(dá)時間檢測電路，其特征在于， 所述FPGA采用具有2.5萬邏輯單元、速度等級為7級、可倍頻晶振輸入的時 鐘頻率的FPGA芯片。
3. 根據(jù)權(quán)利要求1所述的無線信號精確到達(dá)時間檢測電路，其特征在于， 所述模數(shù)轉(zhuǎn)換芯片采用采樣速率為65MPS、輸出采樣位數(shù)為10bit的模數(shù)轉(zhuǎn)換 心片。
4. 根據(jù)權(quán)利要求1所述的無線信號精確到達(dá)時間檢測電路，其特征在于， 所述數(shù)模轉(zhuǎn)換芯片采用最大單路采樣率為20MPS、采樣位數(shù)為10bit雙路的數(shù) 模轉(zhuǎn)換芯片，且具有內(nèi)建的差值濾波器。
5. 根據(jù)權(quán)利要求1所述的無線信號精確到達(dá)時間檢測電路，其特征在于， 所述SRAM存儲器采用容量為8X1024bit、數(shù)據(jù)總線寬度為8Bit、地址線為 20Bit、最高速度響應(yīng)為8ns的SRAM存儲器。
專利摘要無線信號精確到達(dá)時間檢測電路涉及一種定位系統(tǒng)的信號源位置檢測電路，具體為一種采用擴(kuò)頻技術(shù)的精確定位系統(tǒng)的信號源位置檢測電路。系統(tǒng)中選用的模數(shù)轉(zhuǎn)換芯片、數(shù)模轉(zhuǎn)換芯片、SRAM存儲器均具有較高的運算速度。很顯然，現(xiàn)有的模數(shù)轉(zhuǎn)換芯片、數(shù)模轉(zhuǎn)換芯片、SRAM存儲器有很多類型較本實用新型采用的器件速度更高，但實踐表明，本實用新型所采用的器件在保證運行速度達(dá)到要求的情況下，運行最為穩(wěn)定可靠。本實用新型通過提高運算速度和穩(wěn)定性達(dá)到精確的獲得信號源產(chǎn)生的無線信號到達(dá)時間的目的。
文檔編號G01S5/02GK201255770SQ200820058429
公開日2009年6月10日 申請日期2008年5月15日 優(yōu)先權(quán)日2008年5月15日
發(fā)明者巍 張, 董麗華, 錢漢望 申請人:上海海事大學(xué)