專利名稱：一種具有可重構(gòu)功能的飛輪模擬器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種飛輪模擬器。
背景技術(shù)：
衛(wèi)星設(shè)備模擬器具有研制周期短、研制成本低等優(yōu)勢(shì)，在衛(wèi)星地面仿真測(cè)試系統(tǒng)中常代替真實(shí)的衛(wèi)星部件完成衛(wèi)星的仿真測(cè)試。飛輪模擬器就是一種模擬真實(shí)衛(wèi)星飛輪電氣特性的衛(wèi)星設(shè)備模擬器，用于衛(wèi)星姿態(tài)軌道控制仿真測(cè)試系統(tǒng)中?，F(xiàn)有的飛輪模擬器大都采用DSP或單片機(jī)作為處理器，采用這種方式設(shè)計(jì)的每個(gè)模擬器通常只能夠模擬單一種類的飛輪模型，通用性差，靈活性差。

發(fā)明內(nèi)容
本發(fā)明是為了解決現(xiàn)有采用DSP或單片機(jī)作為處理器的飛輪模擬器只能夠模擬單一種類的飛輪模型，造成通用性差以及靈活性差的問(wèn)題，從而提供一種具有可重構(gòu)功能的飛輪模擬器。一種具有可重構(gòu)功能的飛輪模擬器，它包括FPGA、電壓輸入接口電路、模擬量采集電路、RS-422接口電路、重構(gòu)觸發(fā)按鍵、Flash電路、數(shù)字隔離電路、模擬量輸出電路、飛輪轉(zhuǎn)速輸出電路和飛輪轉(zhuǎn)速方向輸出電路和JTAG接口電路，所述FPGA內(nèi)嵌有系統(tǒng)重構(gòu)控制邏輯模塊、用戶重構(gòu)控制邏輯模塊和配置芯片控制邏輯模塊；重構(gòu)控制邏輯模塊用于接收來(lái)自重構(gòu)觸發(fā)按鍵或RS-422接口電路的觸發(fā)命令； 還用于根據(jù)用戶的控制參數(shù)或通過(guò)外置控制器的控制參數(shù)實(shí)現(xiàn)可重構(gòu)功能；用戶重構(gòu)控制邏輯模塊用于根據(jù)系統(tǒng)重構(gòu)控制邏輯模塊的控制參數(shù)監(jiān)測(cè)重構(gòu)的狀態(tài)，還用于確定配置鏡像的載入次序、出廠配置鏡像的用戶重構(gòu)控制邏輯上電后讀取起始地址，以及重構(gòu)后確定下一次調(diào)用的應(yīng)用配置文件；配置芯片控制邏輯模塊用于將Flash電路中的配置數(shù)據(jù)讀入FPGA并進(jìn)行參數(shù)配置；電壓輸入接口電路的電壓信號(hào)輸出端與模擬量采集電路的電壓信號(hào)輸入端連接； 所述模擬量采集電路的電壓信號(hào)輸出端與FPGA的電壓信號(hào)輸入端連接；重構(gòu)觸發(fā)按鍵的重構(gòu)觸發(fā)信號(hào)輸出/輸入端通過(guò)RS-422接口電路與FPGA的RS-422信號(hào)輸入/輸出端連接；Flash電路的Flash信號(hào)輸出/輸入端與FPGA的Flash信號(hào)輸入/輸出端連接；FPGA 的數(shù)字隔離信號(hào)輸出端與數(shù)字隔離電路的數(shù)字隔離信號(hào)輸入端連接；數(shù)字隔離電路的模擬量輸出端與模擬量輸出電路的模擬量輸入端連接；數(shù)字隔離電路的飛輪轉(zhuǎn)速信號(hào)輸出端與飛輪轉(zhuǎn)速方向輸出電路的飛輪轉(zhuǎn)速信號(hào)輸入端連接；數(shù)字隔離電路的飛輪轉(zhuǎn)速方向信號(hào)輸出端與飛輪轉(zhuǎn)速方向輸出電路的飛輪轉(zhuǎn)速方向信號(hào)輸入端連接JTAG接口電路的JTAG信號(hào)輸出/輸入端與FPGA的JTAG信號(hào)輸入/輸出端連接。有益效果本發(fā)明設(shè)計(jì)的飛輪模擬器具有可重構(gòu)功能，能夠在相同硬件基礎(chǔ)上通過(guò)配置文件的改變實(shí)現(xiàn)對(duì)不同飛輪的模擬，通用性強(qiáng)；本發(fā)明采用FPGA作為可重構(gòu)處理器
3和飛輪模型求解的運(yùn)算器，飛輪模型解算的精度更高。本發(fā)明能夠隨時(shí)通過(guò)觸發(fā)重構(gòu)改變模擬的飛輪模型，靈活性強(qiáng)。


圖1是本發(fā)明的結(jié)構(gòu)示意圖；圖2是遠(yuǎn)程系統(tǒng)方式不同配置文件之間轉(zhuǎn)換關(guān)系示意圖；圖3是可重構(gòu)功能電路結(jié)構(gòu)示意圖；圖4是本發(fā)明的整體邏輯控制示意圖；圖5是出廠配置鏡像用戶重構(gòu)控制邏輯流程示意圖。
具體實(shí)施例方式具體實(shí)施方式
一、結(jié)合圖1說(shuō)明本具體實(shí)施方式
，一種具有可重構(gòu)功能的飛輪模擬器，它包括FPGAl、電壓輸入接口電路2、模擬量采集電路3、RS-422接口電路4、重構(gòu)觸發(fā)按鍵5、Flash電路6、數(shù)字隔離電路7、模擬量輸出電路8、飛輪轉(zhuǎn)速輸出電路9和飛輪轉(zhuǎn)速方向輸出電路10和JTAG接口電路11，所述FPGAl內(nèi)嵌有系統(tǒng)重構(gòu)控制邏輯模塊、用戶重構(gòu)控制邏輯模塊和配置芯片控制邏輯模塊；重構(gòu)控制邏輯模塊用于接收來(lái)自重構(gòu)觸發(fā)按鍵5或RS-422接口電路4的觸發(fā)命令；還用于根據(jù)用戶的控制參數(shù)或通過(guò)外置控制器的控制參數(shù)實(shí)現(xiàn)可重構(gòu)功能；用戶重構(gòu)控制邏輯模塊用于根據(jù)系統(tǒng)重構(gòu)控制邏輯模塊1-1的控制參數(shù)監(jiān)測(cè)重構(gòu)的狀態(tài)，還用于確定配置鏡像的載入次序、出廠配置鏡像的用戶重構(gòu)控制邏輯上電后讀取起始地址，以及重構(gòu)后確定下一次調(diào)用的應(yīng)用配置文件；配置芯片控制邏輯模塊用于將Flash電路中的配置數(shù)據(jù)讀入FPGA并進(jìn)行參數(shù)配置；電壓輸入接口電路2的電壓信號(hào)輸出端與模擬量采集電路3的電壓信號(hào)輸入端連接；所述模擬量采集電路3的電壓信號(hào)輸出端與FPGAl的電壓信號(hào)輸入端連接；重構(gòu)觸發(fā)按鍵5的重構(gòu)觸發(fā)信號(hào)輸出/輸入端通過(guò)RS-422接口電路4與FPGAl的RS-422信號(hào)輸入 /輸出端連接；Flash電路6的Flash信號(hào)輸出/輸入端與FPGAl的Flash信號(hào)輸入/輸出端連接；FPGAl的數(shù)字隔離信號(hào)輸出端與數(shù)字隔離電路7的數(shù)字隔離信號(hào)輸入端連接；數(shù)字隔離電路7的模擬量輸出端與模擬量輸出電路8的模擬量輸入端連接；數(shù)字隔離電路7的飛輪轉(zhuǎn)速信號(hào)輸出端與飛輪轉(zhuǎn)速方向輸出電路10的飛輪轉(zhuǎn)速信號(hào)輸入端連接；數(shù)字隔離電路7的飛輪轉(zhuǎn)速方向信號(hào)輸出端與飛輪轉(zhuǎn)速方向輸出電路10的飛輪轉(zhuǎn)速方向信號(hào)輸入端連接JTAG接口電路11的JTAG信號(hào)輸出/輸入端與FPGAl的JTAG信號(hào)輸入/輸出端連接。
具體實(shí)施方式
二、本具體實(shí)施方式
與具體實(shí)施方式
一所述的一種具有可重構(gòu)功能的飛輪模擬器的區(qū)別在于，系統(tǒng)重構(gòu)控制邏輯模塊和配置芯片控制邏輯模塊均采用遠(yuǎn)程系統(tǒng)升級(jí)IP核實(shí)現(xiàn)。
具體實(shí)施方式
三、本具體實(shí)施方式
與具體實(shí)施方式
一所述的一種具有可重構(gòu)功能的飛輪模擬器的區(qū)別在于，F(xiàn)PGAl采用Cyclone III系列芯片實(shí)現(xiàn)。
具體實(shí)施方式
四、本具體實(shí)施方式
與具體實(shí)施方式
一所述的一種具有可重構(gòu)功能的飛輪模擬器的區(qū)別在于，F(xiàn)PGAl采用EP3C25F3M型號(hào)芯片實(shí)現(xiàn)。
具體實(shí)施方式
五、本具體實(shí)施方式
與具體實(shí)施方式
一所述的一種具有可重構(gòu)功能的飛輪模擬器的區(qū)別在于，F(xiàn)lash電路6采用型號(hào)為JS^F256P30B85的芯片實(shí)現(xiàn)。本發(fā)明采用Altera公司Cyclone III系列FPGA芯片遠(yuǎn)程系統(tǒng)升級(jí)方式實(shí)現(xiàn)可重構(gòu)功能，遠(yuǎn)程系統(tǒng)升級(jí)重構(gòu)方式是一種全局重構(gòu)，存儲(chǔ)在配置存儲(chǔ)器中的每個(gè)配置文件都必須是覆蓋FPGA全部邏輯資源的配置文件，這些配置文件又分為出廠配置鏡像(Factory Image)和應(yīng)用配置鏡像(Application Image)。出廠配置鏡像只有1個(gè)，應(yīng)用配置鏡像可以有多個(gè)。在系統(tǒng)上電或配置過(guò)程出錯(cuò)時(shí)，載入出廠配置對(duì)FPGA進(jìn)行配置，在觸發(fā)重構(gòu)后，再將相應(yīng)的應(yīng)用配置鏡像載入FPGA進(jìn)行配置，如圖2所示。不同的應(yīng)用配置鏡像之間不能夠進(jìn)行直接的切換，必須要先載入出廠配置鏡像文件，然后再載入相應(yīng)的應(yīng)用配置鏡像文件。本發(fā)明的整體電路包括具有可重構(gòu)功能和飛輪模擬器功能，飛輪模擬器功能包括對(duì)飛輪控制電壓的采集，在FPGA中對(duì)飛輪模型的求解，以及對(duì)TTL脈沖信號(hào)和0 +5V表征飛輪軸溫和電流信息的電壓信號(hào)的輸出，同時(shí)FPGA具有全局可重構(gòu)功能。對(duì)輸入的飛輪控制電壓進(jìn)行采集后，將采集的電壓結(jié)果送入FPGA中進(jìn)行飛輪模型的解算，解算后的轉(zhuǎn)速信號(hào)和方向信號(hào)經(jīng)過(guò)數(shù)字隔離和驅(qū)動(dòng)器后輸出。表征飛輪電流信息和軸溫信息的模擬電壓輸出通過(guò)數(shù)字隔離和D/A轉(zhuǎn)換器實(shí)現(xiàn)?？芍貥?gòu)功能采用Altera公司支持全局重構(gòu)的Cyclone III系列EP3C25F3M型號(hào)芯片實(shí)現(xiàn)。Cyclone III系列FPGA 支持遠(yuǎn)程系統(tǒng)升級(jí)，可以實(shí)現(xiàn)全局可重構(gòu)。該方案采用片外并行Flash作為配置存儲(chǔ)器，采用用戶自己編寫的邏輯功能模塊和遠(yuǎn)程系統(tǒng)升級(jí)IP核實(shí)現(xiàn)配置文件的讀入和配置，以及對(duì)可重構(gòu)功能的控制?？芍貥?gòu)功能電路包括FPGA、配置存儲(chǔ)器Flash芯片、JTAG接口、RS-422接口和重構(gòu)觸發(fā)按鍵五部分，各部分之間的連接關(guān)系如圖3所示。配置存儲(chǔ)器Flash芯片用來(lái)存儲(chǔ)重構(gòu)需要的配置文件，配置文件可以通過(guò)JTAG接口燒寫到Flash芯片中，用戶可以通過(guò)RS-422 向FPGA發(fā)送指令觸發(fā)重構(gòu)，也可以按下重構(gòu)觸發(fā)按鍵觸發(fā)重構(gòu)。本發(fā)明采用Intel公司的JS^F256P30B85型號(hào)Flash芯片作為FPGA的配置芯片。 該Flash芯片支持遠(yuǎn)程系統(tǒng)升級(jí)配置方式。FPGA的配置采用速度較快的AP配置方式，采用 AP配置方式時(shí)，F(xiàn)lash芯片的各個(gè)管腳不能隨意地連接到FPGA的任意通用1/0管腳上，所有Flash管腳都要連接到指定的FPGA管腳上。本發(fā)明的整體邏輯可重構(gòu)飛輪模擬器一個(gè)出廠鏡像配置文件和兩個(gè)應(yīng)用鏡像配置文件。在這三個(gè)配置文件中，出廠鏡像模擬零動(dòng)量反作用飛輪；應(yīng)用配置鏡像1模擬皮衛(wèi)星微飛輪；應(yīng)用配置鏡像2模擬零動(dòng)量反作用飛輪的反轉(zhuǎn)故障。三種配置文件的整體邏輯都如圖4所示。整體邏輯包括可重構(gòu)功能邏輯和飛輪模擬器功能邏輯兩部分?？芍貥?gòu)功能的邏輯主要包括系統(tǒng)重構(gòu)控制邏輯、用戶重構(gòu)控制邏輯和配置芯片控制邏輯三個(gè)邏輯模塊。飛輪模擬器功能的邏輯包括RS-422通信邏輯、協(xié)議解析邏輯、模擬量輸出邏輯、A/D轉(zhuǎn)換邏輯和模型解算邏輯五個(gè)邏輯模塊。系統(tǒng)重構(gòu)控制邏輯是用戶與專用遠(yuǎn)程系統(tǒng)升級(jí)電路的接口，可以通過(guò)按鍵或 RS-422向該模塊發(fā)送指令來(lái)觸發(fā)重構(gòu)，系統(tǒng)重構(gòu)控制邏輯是通過(guò)Altera公司為遠(yuǎn)程系統(tǒng)升級(jí)功能專門開(kāi)發(fā)的IP核ALTREM0TE UPGRADE實(shí)現(xiàn)的，用戶通過(guò)編寫控制邏輯或通過(guò)其他的控制器對(duì)該IP核進(jìn)行控制，從而實(shí)現(xiàn)可重構(gòu)功能；用戶重構(gòu)控制邏輯是實(shí)現(xiàn)可重構(gòu)功能的核心邏輯模塊，該邏輯模塊通過(guò)系統(tǒng)重構(gòu)控制邏輯來(lái)監(jiān)測(cè)重構(gòu)的狀態(tài)，并確定配置鏡像的載入次序，出廠配置鏡像的用戶重構(gòu)控制邏輯上電后讀取起始地址，重構(gòu)后通過(guò)判斷上一次讀取的啟動(dòng)地址來(lái)確定上一次是哪個(gè)配置文件，從而確定下一次調(diào)用哪個(gè)應(yīng)用配置文件，其邏輯流程如圖5所示；配置芯片控制邏輯的作用是將配置Flash芯片中的配置數(shù)據(jù)讀入FPGA并配置，采用Altera公司提供的IP核PFL實(shí)現(xiàn)。RS-422通信邏輯接收來(lái)自上位機(jī)的RS-422指令，用來(lái)觸發(fā)重構(gòu)，并接收處理飛輪電流和軸溫信息，同時(shí)將模型解算的結(jié)果以數(shù)字量的形式傳至上位機(jī)，方便上位機(jī)對(duì)解算結(jié)果的分析處理；協(xié)議解析邏輯用來(lái)對(duì)RS-422總線發(fā)送來(lái)的指令碼進(jìn)行解析，確定指令碼的內(nèi)容，并將輸出模擬量的數(shù)值送至模擬量輸出邏輯；模擬量輸出邏輯接收協(xié)議解析邏輯發(fā)送的模擬量輸出的通道和電壓值，控制D/A轉(zhuǎn)換器輸出相應(yīng)的電壓值；A/D轉(zhuǎn)換邏輯控制 A/D轉(zhuǎn)換器對(duì)飛輪的控制電壓進(jìn)行采集，并將采集后的電壓數(shù)字量送給模型解算邏輯進(jìn)行飛輪數(shù)學(xué)模型的求解；模型解算邏輯的功能是對(duì)飛輪的數(shù)學(xué)模型進(jìn)行求解，該模塊是實(shí)現(xiàn)飛輪模擬器功能的中心邏輯模塊，模型解算模塊將飛輪模型解算結(jié)果的飛輪轉(zhuǎn)速信號(hào)和方向信號(hào)以脈沖形式輸出。本發(fā)明的具有可重構(gòu)功能的飛輪模擬器有很多優(yōu)勢(shì)，例如(1)可以通過(guò)重構(gòu)觸發(fā)改變配置文件，從而改變所模擬的飛輪模型，具有很強(qiáng)的通用性；( 采用FPGA進(jìn)行飛輪模型的解算，模型解算的結(jié)果更精確，解算速度更快；C3)可以通過(guò)配置文件的改變隨時(shí)改變模擬的飛輪模型，靈活性強(qiáng)；(4)本發(fā)明采用的可重構(gòu)方案不需要外部的重構(gòu)控制器，采用FPGA內(nèi)部邏輯對(duì)重構(gòu)進(jìn)行控制，降低了開(kāi)發(fā)成本。本發(fā)明設(shè)計(jì)的具有可重構(gòu)功能的飛輪模擬器，采用Altera公司EP3C25F3M型號(hào) FPGA作為可重構(gòu)處理器，能夠通過(guò)重構(gòu)功能的觸發(fā)，在三個(gè)配置文件之間進(jìn)行功能轉(zhuǎn)換，分別實(shí)現(xiàn)對(duì)零動(dòng)量反作用飛輪、具有反轉(zhuǎn)故障的零動(dòng)量反作用飛輪和用于皮衛(wèi)星的微飛輪電氣特性的模擬。
權(quán)利要求
1.一種具有可重構(gòu)功能的飛輪模擬器，其特征是它包括FPGA(I)、電壓輸入接口電路 O)、模擬量采集電路(3)、RS-422接口電路G)、重構(gòu)觸發(fā)按鍵(5)、Flash電路(6)、數(shù)字隔離電路(7)、模擬量輸出電路(8)、飛輪轉(zhuǎn)速輸出電路(9)、飛輪轉(zhuǎn)速方向輸出電路(10)和 JTAG 接口電路(11)，所述FPGA(I)內(nèi)嵌有系統(tǒng)重構(gòu)控制邏輯模塊、用戶重構(gòu)控制邏輯模塊和配置芯片控制邏輯模塊；重構(gòu)控制邏輯模塊用于接收來(lái)自重構(gòu)觸發(fā)按鍵(5)或RS-422接口電路的觸發(fā)命令；還用于根據(jù)用戶的控制參數(shù)或通過(guò)外置控制器的控制參數(shù)實(shí)現(xiàn)可重構(gòu)功能；用戶重構(gòu)控制邏輯模塊用于根據(jù)系統(tǒng)重構(gòu)控制邏輯模塊(1-1)的控制參數(shù)監(jiān)測(cè)重構(gòu)的狀態(tài)，還用于確定配置鏡像的載入次序、出廠配置鏡像的用戶重構(gòu)控制邏輯上電后讀取起始地址，以及重構(gòu)后確定下一次調(diào)用的應(yīng)用配置文件；配置芯片控制邏輯模塊用于將Flash電路中的配置數(shù)據(jù)讀入FPGA并進(jìn)行參數(shù)配置；電壓輸入接口電路( 的電壓信號(hào)輸出端與模擬量采集電路C3)的電壓信號(hào)輸入端連接；所述模擬量采集電路(3)的電壓信號(hào)輸出端與FPGA(I)的電壓信號(hào)輸入端連接；重構(gòu)觸發(fā)按鍵(5)的重構(gòu)觸發(fā)信號(hào)輸出/輸入端通過(guò)RS-422接口電路(4)與FPGA(I)的RS-422 信號(hào)輸入/輸出端連接；Flash電路(6)的Flash信號(hào)輸出/輸入端與FPGA(I)的Flash 信號(hào)輸入/輸出端連接；FPGA⑴的數(shù)字隔離信號(hào)輸出端與數(shù)字隔離電路(7)的數(shù)字隔離信號(hào)輸入端連接；數(shù)字隔離電路(7)的模擬量輸出端與模擬量輸出電路(8)的模擬量輸入端連接；數(shù)字隔離電路(7)的飛輪轉(zhuǎn)速信號(hào)輸出端與飛輪轉(zhuǎn)速方向輸出電路(10)的飛輪轉(zhuǎn)速信號(hào)輸入端連接；數(shù)字隔離電路(7)的飛輪轉(zhuǎn)速方向信號(hào)輸出端與飛輪轉(zhuǎn)速方向輸出電路(10)的飛輪轉(zhuǎn)速方向信號(hào)輸入端連接；JTAG接口電路(11)的JTAG信號(hào)輸出/輸入端與FPGA⑴的JTAG信號(hào)輸入/輸出端連接。
2.根據(jù)權(quán)利要求1所述的一種具有可重構(gòu)功能的飛輪模擬器，其特征在于系統(tǒng)重構(gòu)控制邏輯模塊和配置芯片控制邏輯模塊均采用遠(yuǎn)程系統(tǒng)升級(jí)IP核實(shí)現(xiàn)。
3.根據(jù)權(quán)利要求1所述的一種具有可重構(gòu)功能的飛輪模擬器，其特征在于FPGA(I)采用Cyclone III系列芯片實(shí)現(xiàn)。
4.根據(jù)權(quán)利要求1所述的一種具有可重構(gòu)功能的飛輪模擬器，其特征在于FPGA(I)采用EP3C25F3M型號(hào)芯片實(shí)現(xiàn)。
5.根據(jù)權(quán)利要求1所述的一種具有可重構(gòu)功能的飛輪模擬器，其特征在于Flash電路 (6)采用型號(hào)為JS^F256P30B85的芯片實(shí)現(xiàn)。
全文摘要
一種具有可重構(gòu)功能的飛輪模擬器，涉及一種飛輪模擬器。它是為了解決現(xiàn)有采用DSP或單片機(jī)作為處理器的飛輪模擬器只能夠模擬單一種類的飛輪模型，造成通用性差以及靈活性差的問(wèn)題。它采用基于FPGA的可重構(gòu)技術(shù)，利用Altera公司EP3C25F324型號(hào)FPGA作為可重構(gòu)處理器，能夠通過(guò)重構(gòu)功能的觸發(fā)，在三個(gè)配置文件之間進(jìn)行功能轉(zhuǎn)換，分別實(shí)現(xiàn)對(duì)零動(dòng)量反作用飛輪、具有反轉(zhuǎn)故障的零動(dòng)量反作用飛輪和用于皮衛(wèi)星的微飛輪電氣特性的模擬。通用性更強(qiáng)，能夠更好地滿足衛(wèi)星測(cè)試過(guò)程中對(duì)飛輪模擬器的需求。
文檔編號(hào)G05D17/02GK102495646SQ20111039601
公開(kāi)日2012年6月13日 申請(qǐng)日期2011年12月2日 優(yōu)先權(quán)日2011年12月2日
發(fā)明者劉大同, 龐業(yè)勇, 彭宇, 王少軍, 趙光權(quán), 馬飛 申請(qǐng)人:哈爾濱工業(yè)大學(xué)