專利名稱：半導(dǎo)體集成電路的測(cè)試裝置及半導(dǎo)體集成電路的測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的測(cè)試裝置及半導(dǎo)體集成電路的測(cè)試方法，尤其是涉及包括將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的A/D轉(zhuǎn)換電路及將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的D/A轉(zhuǎn)換電路的半導(dǎo)體集成電路的測(cè)試裝置及測(cè)試方法。
背景技術(shù)：
這種半導(dǎo)體集成電路的測(cè)試裝置，稱作測(cè)試器。近年來，在作為由在功能上系統(tǒng)化了的多個(gè)電路組件構(gòu)成的單片半導(dǎo)體集成電路(單片LSI)或?qū)⒍鄠€(gè)電路的各個(gè)芯片組合的混合集成電路(芯片組LSI)等而構(gòu)成的系統(tǒng)LSI中，將高性能、高精度的數(shù)字電路和模擬電路組合后的混合型式(混合信號(hào)型)取得飛速的進(jìn)展，在對(duì)這些半導(dǎo)體集成電路的測(cè)試裝置方面也與這種混合型式對(duì)應(yīng)地取得著進(jìn)展，并且由測(cè)試裝置的廠商提供著與混合信號(hào)型半導(dǎo)體集成電路對(duì)應(yīng)的測(cè)試器。
但是，與這種混合信號(hào)型半導(dǎo)體集成電路對(duì)應(yīng)的測(cè)試器，應(yīng)具有與其相應(yīng)的高性能規(guī)格，所以存在著使測(cè)試裝置的價(jià)格提高的傾向，在這種情況下，也出現(xiàn)了又重新使用采用現(xiàn)有的低速、低精度的例如邏輯LSI等的測(cè)試器以避免測(cè)試器的價(jià)格增加的動(dòng)向。
這種測(cè)試裝置中的一個(gè)大的課題，是對(duì)將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的D/A轉(zhuǎn)換電路及將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的A/D轉(zhuǎn)換電路的測(cè)試。隨著這些轉(zhuǎn)換電路的精度的提高，必須解決的課題是如何降低對(duì)包括這些轉(zhuǎn)換電路的半導(dǎo)體集成電路的測(cè)試裝置的價(jià)格。
在測(cè)試器的一般測(cè)試環(huán)境中，在從測(cè)試器內(nèi)部的測(cè)定裝置到被測(cè)試半導(dǎo)體集成電路(稱為DUT)的測(cè)試路徑上，存在著多個(gè)DUT電路基板(DUT板)、電纜等測(cè)試器與DUT之間的連接件，而且該測(cè)試路徑都較長(zhǎng)，所以成為噪聲發(fā)生、測(cè)定精度降低的原因，而且也很難同時(shí)測(cè)試多個(gè)DUT。此外，對(duì)低速測(cè)試器來說，由于其速度的限制，不能按實(shí)際使用速度進(jìn)行測(cè)試，而且也擔(dān)心在批量測(cè)試中測(cè)試時(shí)間將會(huì)增加。
在特開平1-316024號(hào)公報(bào)中，提出一種方案，在測(cè)試器中設(shè)置一個(gè)用于按照由對(duì)測(cè)試電路的D/A轉(zhuǎn)換部的輸入數(shù)據(jù)指定的地址存儲(chǔ)轉(zhuǎn)換數(shù)據(jù)的存儲(chǔ)元件，將經(jīng)D/A轉(zhuǎn)換后的模擬信號(hào)輸入到A/D轉(zhuǎn)換器，并依次將該A/D轉(zhuǎn)換器的輸出存儲(chǔ)在存儲(chǔ)元件內(nèi)，當(dāng)對(duì)全部輸入數(shù)據(jù)的轉(zhuǎn)換結(jié)束時(shí)，將存儲(chǔ)在存儲(chǔ)元件內(nèi)的轉(zhuǎn)換數(shù)據(jù)依次送入測(cè)試器，并由測(cè)試器依次對(duì)輸入數(shù)據(jù)和轉(zhuǎn)換數(shù)據(jù)進(jìn)行比較判定。
但是，由于必須由測(cè)試器供給對(duì)D/A轉(zhuǎn)換部的輸入數(shù)據(jù)、與存儲(chǔ)轉(zhuǎn)換數(shù)據(jù)的存儲(chǔ)元件對(duì)應(yīng)的地址、控制信號(hào)，進(jìn)一步還必須將存儲(chǔ)元件中的存儲(chǔ)數(shù)據(jù)供給測(cè)試器，所以測(cè)試精度有可能因測(cè)試器與DUT之間的測(cè)試路徑上的噪聲而降低。此外，由于對(duì)測(cè)試器的插腳式電子線路的插腳數(shù)的占用，很難對(duì)多個(gè)DUT同時(shí)進(jìn)行測(cè)定。進(jìn)一步，在向測(cè)試器發(fā)送轉(zhuǎn)換數(shù)據(jù)的通信上需花費(fèi)很多時(shí)間，而且在全部測(cè)試結(jié)束后進(jìn)行對(duì)測(cè)試結(jié)果的判定處理，所以也很難縮短測(cè)試時(shí)間。
發(fā)明內(nèi)容
本發(fā)明是為解決上述課題而開發(fā)的，其目的是提供一種能以較低的成本實(shí)現(xiàn)高速度、高精度測(cè)定的半導(dǎo)體集成電路的測(cè)試裝置及半導(dǎo)體集成電路的測(cè)試方法。
本發(fā)明的另一目的是，提供一種可以實(shí)現(xiàn)高速度、高精度的測(cè)定并能同時(shí)對(duì)多個(gè)半導(dǎo)體集成電路進(jìn)行測(cè)試的半導(dǎo)體集成電路的測(cè)試裝置及半導(dǎo)體集成電路的測(cè)試方法。
本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置，備有構(gòu)成為與包括將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的A/D轉(zhuǎn)換電路及將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的D/A轉(zhuǎn)換電路的被測(cè)試半導(dǎo)體集成電路進(jìn)行信號(hào)交換的測(cè)試電路基板、配置在該測(cè)試電路基板附近并與其連接的測(cè)試輔助裝置、及與上述測(cè)試輔助裝置連接的測(cè)試機(jī)構(gòu)，上述測(cè)試輔助裝置，具有產(chǎn)生數(shù)字測(cè)試信號(hào)并將其供給上述被測(cè)試半導(dǎo)體集成電路的D/A轉(zhuǎn)換電路的數(shù)據(jù)電路、將來自該數(shù)據(jù)電路的數(shù)字測(cè)試信號(hào)轉(zhuǎn)換為模擬測(cè)試信號(hào)后供給上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路的測(cè)試用D/A轉(zhuǎn)換電路、將來自上述被測(cè)試半導(dǎo)體集成電路的D/A轉(zhuǎn)換電路的模擬測(cè)試輸出轉(zhuǎn)換為數(shù)字測(cè)試輸出的測(cè)試用A/D轉(zhuǎn)換電路、存儲(chǔ)來自上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路的數(shù)字測(cè)試輸出及上述測(cè)試用A/D轉(zhuǎn)換電路的數(shù)字測(cè)試輸出的測(cè)定數(shù)據(jù)存儲(chǔ)器、及對(duì)存儲(chǔ)在上述測(cè)定數(shù)據(jù)存儲(chǔ)器內(nèi)的上述各數(shù)字測(cè)試輸出進(jìn)行分析的分析部，根據(jù)來自上述測(cè)試機(jī)構(gòu)的指示將上述數(shù)字測(cè)試信號(hào)及上述模擬測(cè)試信號(hào)供給被測(cè)試半導(dǎo)體集成電路，并將由上述分析部對(duì)存儲(chǔ)在上述測(cè)定數(shù)據(jù)存儲(chǔ)器內(nèi)的各數(shù)字測(cè)試輸出進(jìn)行分析后的分析結(jié)果供給上述測(cè)試機(jī)構(gòu)。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置，上述半導(dǎo)體集成電路，構(gòu)成為用模制樹脂覆蓋半導(dǎo)體集成電路芯片并從該模制樹脂引出多個(gè)端子的模制型IC，上述測(cè)試電路基板，具有用于安裝該模制型IC的插座。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置，上述半導(dǎo)體集成電路，包含在半導(dǎo)體片內(nèi)，在上述測(cè)試電路基板上設(shè)有與上述半導(dǎo)體集成電路接觸的多個(gè)探針。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置，上述測(cè)試輔助裝置，具有安裝了上述測(cè)試用D/A轉(zhuǎn)換電路、上述測(cè)試用A/D轉(zhuǎn)換電路、上述測(cè)定數(shù)據(jù)存儲(chǔ)器、及上述分析電路的測(cè)試輔助基板。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置，上述測(cè)試輔助基板，可以插入上述測(cè)試電路基板上的插座。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置，上述測(cè)試輔助基板，裝設(shè)在上述測(cè)試電路基板上。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置，上述測(cè)試輔助裝置，直接組裝在上述測(cè)試電路基板上。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置，上述測(cè)試用A/D轉(zhuǎn)換電路及上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路，每當(dāng)輸出數(shù)字測(cè)試輸出時(shí)，輸出推進(jìn)信號(hào)，根據(jù)該信號(hào)，使由上述數(shù)據(jù)電路產(chǎn)生的數(shù)字測(cè)試信號(hào)向前推進(jìn)，并使測(cè)定數(shù)據(jù)存儲(chǔ)器的地址向前推進(jìn)。
進(jìn)一步，本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置，每當(dāng)上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路輸出數(shù)字測(cè)試輸出時(shí)，由上述測(cè)試機(jī)構(gòu)輸出推進(jìn)信號(hào)，根據(jù)該推進(jìn)信號(hào)，使由上述數(shù)據(jù)電路產(chǎn)生的數(shù)字測(cè)試信號(hào)向前推進(jìn)，并使測(cè)定數(shù)據(jù)存儲(chǔ)器的地址向前推進(jìn)。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試方法，用于對(duì)包括將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的A/D轉(zhuǎn)換電路及將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的D/A轉(zhuǎn)換電路的被測(cè)試半導(dǎo)體集成電路進(jìn)行測(cè)試，在該半導(dǎo)體集成電路的測(cè)試方法中，將測(cè)試輔助裝置配置在與上述被測(cè)試半導(dǎo)體集成電路進(jìn)行信號(hào)交換的測(cè)試電路基板附近，該測(cè)試輔助裝置，具有產(chǎn)生數(shù)字測(cè)試信號(hào)并將其供給上述被測(cè)試半導(dǎo)體集成電路的D/A轉(zhuǎn)換電路的數(shù)據(jù)電路、將來自該數(shù)據(jù)電路的數(shù)字測(cè)試信號(hào)轉(zhuǎn)換為模擬測(cè)試信號(hào)后供給上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路的測(cè)試用D/A轉(zhuǎn)換電路、將來自上述被測(cè)試半導(dǎo)體集成電路的D/A轉(zhuǎn)換電路的模擬測(cè)試輸出轉(zhuǎn)換為數(shù)字測(cè)試輸出的測(cè)試用A/D轉(zhuǎn)換電路、存儲(chǔ)來自上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路的數(shù)字測(cè)試輸出及上述測(cè)試用A/D轉(zhuǎn)換電路的數(shù)字測(cè)試輸出的測(cè)定數(shù)據(jù)存儲(chǔ)器、及對(duì)存儲(chǔ)在上述測(cè)定數(shù)據(jù)存儲(chǔ)器內(nèi)的上述各數(shù)字測(cè)試輸出進(jìn)行分析的分析部，根據(jù)來自測(cè)試機(jī)構(gòu)的指示將上述數(shù)字測(cè)試信號(hào)及模擬測(cè)試信號(hào)供給被測(cè)試半導(dǎo)體集成電路，并將由上述分析部對(duì)存儲(chǔ)在上述測(cè)定數(shù)據(jù)存儲(chǔ)器內(nèi)的各數(shù)字測(cè)試輸出進(jìn)行分析后的分析結(jié)果供給上述測(cè)試機(jī)構(gòu)，從而對(duì)上述被測(cè)試半導(dǎo)體集成電路進(jìn)行測(cè)試。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試方法，上述被測(cè)試半導(dǎo)體集成電路，是用模制樹脂覆蓋半導(dǎo)體集成電路芯片并從該模制樹脂引出多個(gè)端子的模制型IC，通過將該模制型IC安裝于上述測(cè)試電路基板的插座而進(jìn)行測(cè)試。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試方法，上述被測(cè)試半導(dǎo)體集成電路，包含在半導(dǎo)體片內(nèi)，通過使上述測(cè)試電路基板上所設(shè)有的多個(gè)探針與上述半導(dǎo)體集成電路接觸而進(jìn)行測(cè)試。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試方法，上述測(cè)試輔助裝置，具有安裝了上述測(cè)試用D/A轉(zhuǎn)換電路、上述測(cè)試用A/D轉(zhuǎn)換電路、上述測(cè)定數(shù)據(jù)存儲(chǔ)器、及上述分析電路的測(cè)試輔助基板，通過將該測(cè)試輔助基板配置在上述測(cè)試電路基板附近而進(jìn)行測(cè)試。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試方法，通過將上述測(cè)試輔助基板插入上述測(cè)試電路基板上的插座而進(jìn)行測(cè)試。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試方法，通過將上述測(cè)試輔助基板裝設(shè)在上述測(cè)試電路基板上而進(jìn)行測(cè)試。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試方法，通過將上述測(cè)試輔助裝置直接組裝在上述測(cè)試電路基板上而進(jìn)行測(cè)試。
另外，本發(fā)明的半導(dǎo)體集成電路的測(cè)試方法，上述測(cè)試用A/D轉(zhuǎn)換電路及上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路，每當(dāng)輸出數(shù)字測(cè)試輸出時(shí)，輸出推進(jìn)信號(hào)，根據(jù)該信號(hào)，使由數(shù)據(jù)電路產(chǎn)生的數(shù)字測(cè)試信號(hào)向前推進(jìn)，并使測(cè)定數(shù)據(jù)存儲(chǔ)器的地址向前推進(jìn)，從而進(jìn)行測(cè)試。
進(jìn)一步，本發(fā)明的半導(dǎo)體集成電路的測(cè)試方法，每當(dāng)上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路輸出數(shù)字測(cè)試輸出時(shí)，由上述測(cè)試機(jī)構(gòu)輸出推進(jìn)信號(hào)，根據(jù)該推進(jìn)信號(hào)，使由上述數(shù)據(jù)電路產(chǎn)生的數(shù)字測(cè)試信號(hào)向前推進(jìn)，并使測(cè)定數(shù)據(jù)存儲(chǔ)器的地址向前推進(jìn)，從而進(jìn)行測(cè)試。
附圖的簡(jiǎn)單說明
圖1示出本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置及使用該裝置的測(cè)試方法的實(shí)施形態(tài)1，圖(a)是DUT部分的俯視圖，圖(b)是其側(cè)視圖，圖(c)是測(cè)試機(jī)構(gòu)的結(jié)構(gòu)圖。
圖2是表示實(shí)施形態(tài)1的電路結(jié)構(gòu)的框圖。
圖3是本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置的實(shí)施形態(tài)2的DUT部分的側(cè)視圖。
圖4示出本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置及使用該裝置的測(cè)試方法的實(shí)施形態(tài)3，圖(a)是BOST板的俯視圖，圖(b)是BOST IF板的俯視圖，圖(c)是DUT部分的俯視圖，圖(d)是其側(cè)視圖。
圖5示出本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置及使用該裝置的測(cè)試方法的實(shí)施形態(tài)4的DUT部分，圖(a)是其側(cè)視圖，圖(b)是俯視圖。
圖6是表示本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置及使用該裝置的測(cè)試方法的實(shí)施形態(tài)5的電路結(jié)構(gòu)的框圖。
發(fā)明的具體實(shí)施形態(tài)實(shí)施形態(tài)1圖1是表示本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置及使用該裝置的測(cè)試方法的實(shí)施形態(tài)1的結(jié)構(gòu)的圖。圖(a)是測(cè)試電路基板(DUT板)部分的俯視圖，圖(b)是其側(cè)視圖，圖(c)是測(cè)試機(jī)構(gòu)(測(cè)試器)的結(jié)構(gòu)圖。
本實(shí)施形態(tài)1的測(cè)試裝置，備有測(cè)試電路基板(DUT板)10、測(cè)試輔助裝置(BOST裝置)20、及測(cè)試機(jī)構(gòu)(測(cè)試器)40。
在本實(shí)施形態(tài)1中，測(cè)試電路基板10，以作為被測(cè)試半導(dǎo)體集成電路(DUT)11的模制型IC為測(cè)試對(duì)象。模制型IC，用模制樹脂覆蓋半導(dǎo)體集成電路(IC)芯片并從該模制樹脂引出多個(gè)端子。該DUT11的IC芯片，例如是單片混合信號(hào)型系統(tǒng)LSI，在一個(gè)芯片內(nèi)包含將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的D/A轉(zhuǎn)換器及將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的A/D轉(zhuǎn)換器。作為DUT11，也可以使用在公用電路基板上集成多個(gè)芯片的混合信號(hào)型的混合集成電路(混合IC)。
測(cè)試電路基板10，具有用于插入被測(cè)試半導(dǎo)體集成電路(DUT)11的端子的DUT插座12，在其周圍配置有許多連接端子13、測(cè)試用繼電器、電容器群14。
在測(cè)試電路基板10的下部，配置著測(cè)試頭15。該測(cè)試頭15，具有多個(gè)與測(cè)試電路基板10連接的連接插腳16，并通過該連接插腳16與DUT11進(jìn)行必要的信號(hào)交換。
測(cè)試輔助裝置(BOST裝置)20，配置在測(cè)試電路基板10附近。在本實(shí)施形態(tài)1中，測(cè)試輔助裝置20，在測(cè)試輔助基板(BOST板)21上構(gòu)成。該BOST板21安裝在DUT板10上。在DUT板10上，固定著一個(gè)用于安裝BOST板21的插座17，BOST板21，在底面具有插入該插座17的連接器22，通過將該連接器22插入該插座17而被支承在DUT板10上，并經(jīng)過該插座17與測(cè)試頭15進(jìn)行信號(hào)交換。
BOST(BUILT-OFF-SELF-TEST的縮寫)板21，是不依賴于測(cè)試器40而對(duì)在DUT內(nèi)部進(jìn)行自測(cè)試(BISTBUILT-IN-SELF-TEST)的測(cè)試電路起輔助作用的DUT外部測(cè)試輔助裝置的基板，具有AD/DA測(cè)定部23、控制部24、DSP分析部25、存儲(chǔ)部26、電源部27。
測(cè)試器40，具有測(cè)試碼模式發(fā)生器(TPG)41、電源部42、插腳式電子線路部43，對(duì)BOST板21供給電源電壓Vd，并與BOST板21之間交換BOST控制信號(hào)44。在該控制信號(hào)44中，不僅有從測(cè)試器40對(duì)BOST板21、DUT板10發(fā)送的指令信號(hào)，還包含從BOST板21向測(cè)試器40發(fā)送的測(cè)試分析結(jié)果信號(hào)。包含著從測(cè)試器40輸入到BOST板21的測(cè)試分析序號(hào)、代碼等的控制信號(hào)44，由內(nèi)裝于測(cè)試器40的測(cè)試碼模式發(fā)生器41根據(jù)測(cè)試程序中所記述的測(cè)試信號(hào)條件以與對(duì)其他DUT11的測(cè)試相同的方式生成為測(cè)試碼模式信號(hào)，并通過測(cè)試器40的備有多個(gè)信號(hào)輸入輸出插腳的插腳式電子線路部43供給BOST板21、DUT板10。另一方面，從BOST板21輸出的測(cè)試分析結(jié)果(Pass/Fail信息合格/故障信息)，發(fā)送到測(cè)試器40的插腳式電子線路部43，并由該插腳式電子線路部43的判定部根據(jù)與測(cè)試碼模式信號(hào)的比較和判斷取入該結(jié)果信息。
圖2是表示實(shí)施形態(tài)1的電路結(jié)構(gòu)的框圖。DUT11，包括將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的A/D轉(zhuǎn)換電路51及將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的D/A轉(zhuǎn)換電路52。
BOST板21，具有對(duì)DUT11的A/D轉(zhuǎn)換電路51供給模擬測(cè)試信號(hào)的測(cè)試用D/A轉(zhuǎn)換電路61、將來自DUT11的D/A轉(zhuǎn)換電路52的模擬測(cè)試輸出轉(zhuǎn)換為數(shù)字測(cè)試輸出的測(cè)試用A/D轉(zhuǎn)換電路62，還具有DAC輸入數(shù)據(jù)電路(DAC計(jì)數(shù)器)63、數(shù)據(jù)寫入控制電路64、測(cè)定數(shù)據(jù)存儲(chǔ)地址計(jì)數(shù)器65、測(cè)定數(shù)據(jù)存儲(chǔ)器66、基準(zhǔn)時(shí)鐘電路67、時(shí)鐘脈沖發(fā)生電路68、及DSP分析部69。DSP分析部69，具有DSP程序ROM70。
測(cè)試用D/A轉(zhuǎn)換電路61、測(cè)試用A/D轉(zhuǎn)換電路62、DAC輸入數(shù)據(jù)電路63、數(shù)據(jù)寫入控制電路64、測(cè)定數(shù)據(jù)存儲(chǔ)地址計(jì)數(shù)器65，包含在圖1的D/A、A/D測(cè)定部23內(nèi)，測(cè)定數(shù)據(jù)存儲(chǔ)器66，包含在存儲(chǔ)部26內(nèi)，而DSP分析部69包含在DSP分析部25內(nèi)。
測(cè)試用的數(shù)字測(cè)試信號(hào)(測(cè)試數(shù)據(jù))，存儲(chǔ)在DAC輸入數(shù)據(jù)電路63內(nèi)，根據(jù)來自測(cè)試器40的指令，將來自該DAC輸入數(shù)據(jù)電路63的測(cè)試數(shù)據(jù)供給D/A轉(zhuǎn)換電路52和BOST板21的測(cè)試用D/A轉(zhuǎn)換電路61。
供給到D/A轉(zhuǎn)換電路61的數(shù)字測(cè)試信號(hào)(測(cè)試數(shù)據(jù))，被轉(zhuǎn)換為模擬測(cè)試信號(hào)后，供給DUT11的A/D轉(zhuǎn)換電路51，并由該DUT11的A/D轉(zhuǎn)換電路51轉(zhuǎn)換為數(shù)字測(cè)試輸出后，供給測(cè)定數(shù)據(jù)存儲(chǔ)器66。
另一方面，從DAC輸入數(shù)據(jù)電路63直接供給DUT11的D/A轉(zhuǎn)換電路52的數(shù)字測(cè)試信號(hào)，由D/A轉(zhuǎn)換電路52轉(zhuǎn)換為模擬測(cè)試輸出，并由BOST板21的測(cè)試用A/D轉(zhuǎn)換電路62將其轉(zhuǎn)換為數(shù)字測(cè)試輸出后，供給測(cè)定數(shù)據(jù)存儲(chǔ)器66。
測(cè)定數(shù)據(jù)存儲(chǔ)器66，按所決定的地址依次存儲(chǔ)從DUT11的A/D轉(zhuǎn)換電路51供給的數(shù)字測(cè)試輸出、及從D/A轉(zhuǎn)換電路52經(jīng)由A/D轉(zhuǎn)換電路62供給的數(shù)字測(cè)試輸出。
DUT11的A/D轉(zhuǎn)換電路51、BOST板21的測(cè)試用A/D轉(zhuǎn)換電路62，依次將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，但每當(dāng)產(chǎn)生一個(gè)數(shù)字信號(hào)時(shí)便分別輸出BUSY(占用)信號(hào)。這些BUSY信號(hào)，都供給BOST板21上的數(shù)據(jù)寫入控制電路64。數(shù)據(jù)寫入控制電路64的作用是，根據(jù)所供給的BUSY信號(hào)，以每個(gè)數(shù)據(jù)為單位將DAC輸入數(shù)據(jù)電路63的數(shù)字測(cè)試數(shù)據(jù)依次向前推進(jìn)到下一個(gè)數(shù)字測(cè)試數(shù)據(jù)并使測(cè)定數(shù)據(jù)存儲(chǔ)地址計(jì)數(shù)器65將測(cè)定數(shù)據(jù)存儲(chǔ)器66的地址依次向前推進(jìn)。
按照這種方式，根據(jù)BUSY信號(hào)，在DAC輸入數(shù)據(jù)電路63中將由DUT11轉(zhuǎn)換的數(shù)字測(cè)試數(shù)據(jù)的代碼向前推進(jìn)，并在測(cè)定數(shù)據(jù)存儲(chǔ)器66中將由DUT11轉(zhuǎn)換的數(shù)字測(cè)試輸出的存儲(chǔ)地址依次向前推進(jìn)，其結(jié)果是，在DUT11中，由A/D轉(zhuǎn)換電路51、D/A轉(zhuǎn)換電路52依次進(jìn)行測(cè)試所需的轉(zhuǎn)換，并將該轉(zhuǎn)換后的測(cè)定數(shù)據(jù)依次存儲(chǔ)在測(cè)定數(shù)據(jù)存儲(chǔ)器66內(nèi)。接著，將轉(zhuǎn)換測(cè)試一直進(jìn)行到由BOST板21的DSP分析部69設(shè)定的最終代碼，并將其結(jié)果全部存儲(chǔ)在測(cè)定數(shù)據(jù)存儲(chǔ)器66內(nèi)。
由上述DUT11的A/D轉(zhuǎn)換電路51、D/A轉(zhuǎn)換電路52進(jìn)行的轉(zhuǎn)換測(cè)試結(jié)束后，BOST板21的DSP分析部69，利用存儲(chǔ)在DSP程序ROM70內(nèi)的程序，依次讀出存儲(chǔ)在測(cè)定數(shù)據(jù)存儲(chǔ)器66內(nèi)的轉(zhuǎn)換數(shù)據(jù)，并進(jìn)行轉(zhuǎn)換特性分析。該分析包括A/D轉(zhuǎn)換特性參數(shù)、D/A轉(zhuǎn)換特性參數(shù)、微分線性、積分非線性誤差等的計(jì)算，將分析結(jié)果(Pass/Fail信息)從BOST板21發(fā)送到測(cè)試器40，由測(cè)試器40進(jìn)行測(cè)試結(jié)果處理。
在實(shí)施形態(tài)1中，BOST板21被配置在DUT板10附近，并具有進(jìn)行DUT11的A/D轉(zhuǎn)換電路51、D/A轉(zhuǎn)換電路52的轉(zhuǎn)換測(cè)試的功能，所以，可以在BOST板21上進(jìn)行該轉(zhuǎn)換測(cè)試。其結(jié)果是，可以縮短DUT板10與BOST板21之間的模擬測(cè)定系統(tǒng)的線路，并能將因噪聲而引起的誤差抑制到足夠小的限度，因而可以實(shí)現(xiàn)高精度的測(cè)試，同時(shí)還可以根據(jù)DUT板10與在其附近的BOST板21之間的信號(hào)交換以更高的速度進(jìn)行測(cè)試。在BOST板21與測(cè)試器40之間，可以不設(shè)模擬測(cè)試系統(tǒng)線路，因而可以提高測(cè)試精度。此外，在BOST板21上，在結(jié)束必要的轉(zhuǎn)換測(cè)試后僅將其結(jié)果發(fā)送到測(cè)試器40，所以，與將轉(zhuǎn)換數(shù)據(jù)發(fā)送到測(cè)試器40的情況相比，可以提高測(cè)試速度。
在實(shí)施形態(tài)1中，由于將DUT11的A/D轉(zhuǎn)換電路51、D/A轉(zhuǎn)換電路52的轉(zhuǎn)換測(cè)試功能配置在BOST板21上，所以在測(cè)試器40上不需要為此而附加更多的功能，因此可以防止測(cè)試器40的價(jià)格提高，甚至可以使用現(xiàn)有的低速的測(cè)試器。此外，當(dāng)制作具有特殊測(cè)試功能的測(cè)試器40時(shí)，存在著測(cè)試器的硬件結(jié)構(gòu)對(duì)功能擴(kuò)展的限制，同時(shí)還要對(duì)測(cè)試器本身進(jìn)行改造，所以有可能使開發(fā)成本增加。按照本實(shí)施形態(tài)1，可以使用在一般的測(cè)試器中按標(biāo)準(zhǔn)裝備的測(cè)試碼模式發(fā)生器、插腳式電子線路，所以在BOST板的構(gòu)成和控制上可以不受各種測(cè)試器規(guī)格、限制的影響，因而可以應(yīng)用于各種測(cè)試器。實(shí)施形態(tài)2圖3是表示本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置及使用該裝置的測(cè)試方法的實(shí)施形態(tài)2的DUT部分的側(cè)視圖。在該實(shí)施形態(tài)2中，將實(shí)施形態(tài)1的BOST板21裝設(shè)在DUT板10的上表面。該實(shí)施形態(tài)2，也是通過將模制型半導(dǎo)體集成電路插入DUT板10上的插座12，對(duì)其A/D轉(zhuǎn)換器41、D/A轉(zhuǎn)換器42進(jìn)行測(cè)試。
在圖3中，將BOST板21裝設(shè)在DUT板10的右上表面，在該裝設(shè)部分上進(jìn)行兩板之間的連接，并進(jìn)行與測(cè)試頭15之間的信號(hào)交換。此外，BOST板21上的結(jié)構(gòu)與圖1相同，電路結(jié)構(gòu)與圖2相同。實(shí)施形態(tài)3，圖4示出本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置及使用該裝置的測(cè)試方法的實(shí)施形態(tài)3的DUT部分的結(jié)構(gòu)。圖(a)是BOST板21A的俯視圖，圖(b)是BOST IF板的俯視圖，圖(c)是DUT板10A的俯視圖，圖(d)是各板的側(cè)視圖。在該實(shí)施形態(tài)3中，將圓片狀態(tài)的半導(dǎo)體集成電路用作測(cè)試對(duì)象(DUT)。DUT板10A是探針電路板卡，按圓形構(gòu)成，在其中心部的底面具有對(duì)圓片11A的多個(gè)探針30。在該DUT板10A上，通過連接構(gòu)件31配置BOST IF板32，在該BOST IF板32上安裝著連接器33。構(gòu)成BOST裝置20的BOST板21A，也按圓形構(gòu)成，在該BOST板21A的上表面，配置與實(shí)施形態(tài)1一樣的AD/DA測(cè)定部23、控制部24、存儲(chǔ)部26、DSP分析部25、及電源部27。
實(shí)施形態(tài)3的電路結(jié)構(gòu)，與實(shí)施形態(tài)1的圖2相同，通過使探針30與圓片11A的芯片對(duì)應(yīng)部分的許多端子接觸，進(jìn)行與實(shí)施形態(tài)1相同的測(cè)試。使圓片11A的芯片對(duì)應(yīng)部分依次移動(dòng)，從而依次對(duì)鄰接的芯片對(duì)應(yīng)部分進(jìn)行測(cè)試。實(shí)施形態(tài)4圖5示出本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置及使用該裝置的測(cè)試方法的實(shí)施形態(tài)4的DUT部分，圖(a)是側(cè)視圖，圖(b)是俯視圖。在該實(shí)施形態(tài)4中，將實(shí)施形態(tài)3中的BOST板21A省略，并將BOSTIF板32、連接構(gòu)件31也省略，在具有探針30的DUT板10的上表面，配置全部的AD/DA測(cè)定部23、控制部24、存儲(chǔ)部26、DSP分析部25、及電源部27，并進(jìn)行必要的連接。
實(shí)施形態(tài)4的電路結(jié)構(gòu)，與實(shí)施形態(tài)1的圖2相同，并按同樣的方式進(jìn)行DUT11的A/D轉(zhuǎn)換電路51、D/A轉(zhuǎn)換電路52的測(cè)試。
在實(shí)施形態(tài)2、3、4中，也是將BOST裝置20或BOST板21、21A配置在DUT板10、10A附近，并按與實(shí)施形態(tài)1同樣的方式進(jìn)行測(cè)試，所以，與實(shí)施形態(tài)1一樣，可以實(shí)現(xiàn)高精度、高速度的測(cè)試并能降低裝置的價(jià)格。實(shí)施形態(tài)5圖6是表示本發(fā)明的半導(dǎo)體集成電路的測(cè)試裝置及使用該裝置的測(cè)試方法的實(shí)施形態(tài)5的電路結(jié)構(gòu)的框圖。在該實(shí)施形態(tài)5中，DUT11的A/D轉(zhuǎn)換電路51，是不產(chǎn)生BUSY信號(hào)的型式，因此，通過從測(cè)試器40供給觸發(fā)信號(hào)74，進(jìn)行將數(shù)據(jù)電路63的測(cè)試數(shù)據(jù)按數(shù)字單位向前推進(jìn)的動(dòng)作及使數(shù)據(jù)存儲(chǔ)器66的地址向前推進(jìn)的動(dòng)作。此外，由于BOST板的A/D轉(zhuǎn)換電路62可以構(gòu)成為產(chǎn)生BUSY信號(hào)，所以可以將該BUSY信號(hào)與觸發(fā)信號(hào)74同時(shí)使用。其他結(jié)構(gòu)于圖2相同。
在該實(shí)施形態(tài)5中，從測(cè)試器40發(fā)送到BOST裝置20的觸發(fā)信號(hào)74是數(shù)字信號(hào)，而且在測(cè)試器40與BOST裝置20之間沒有追加易受噪聲影響的模擬信號(hào)系統(tǒng)，所以，與實(shí)施形態(tài)一樣，也可以實(shí)現(xiàn)高精度、高速度的測(cè)試。
發(fā)明的效果如上所述，本發(fā)明，在配置于測(cè)試電路基板附近的測(cè)試輔助裝置中，設(shè)置數(shù)據(jù)電路、測(cè)試用D/A轉(zhuǎn)換電路、測(cè)試用A/D轉(zhuǎn)換電路、測(cè)定數(shù)據(jù)存儲(chǔ)器、及DSP分析部，并可以由該測(cè)試輔助裝置進(jìn)行被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路及D/A轉(zhuǎn)換電路的測(cè)試，并能以高精度、高速度進(jìn)行包含A/D轉(zhuǎn)換電路和D/A轉(zhuǎn)換電路的混合信號(hào)型的半導(dǎo)體集成電路的測(cè)試，同時(shí)可以降低測(cè)試裝置的價(jià)格。
另外，在測(cè)試電路基板上裝有用于安裝模制IC的插座的結(jié)構(gòu)中，可以很容易地進(jìn)行模制型半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路及D/A轉(zhuǎn)換電路的測(cè)試，此外，如采用裝有探針的測(cè)試電路基板，則可以很容易地在圓片狀態(tài)下進(jìn)行同樣的測(cè)試。
另外，在測(cè)試輔助裝置具有安裝了數(shù)據(jù)電路、測(cè)試用D/A轉(zhuǎn)換電路、測(cè)試用A/D轉(zhuǎn)換電路、測(cè)定數(shù)據(jù)存儲(chǔ)器、及DSP分析部的測(cè)試輔助基板的結(jié)構(gòu)中，可以將測(cè)試輔助裝置集中在測(cè)試輔助基板上而使裝置得到簡(jiǎn)化。此外，在可以將該測(cè)試輔助基板插入測(cè)試電路基板的插座的結(jié)構(gòu)中，可以使組裝簡(jiǎn)化，而如果將測(cè)試輔助基板裝設(shè)在測(cè)試電路基板上，則可以使裝置更為簡(jiǎn)化。
另外，在將測(cè)試輔助基板直接組裝在測(cè)試電路基板上的結(jié)構(gòu)中，可以使裝置進(jìn)一步簡(jiǎn)化。
另外，在由測(cè)試用A/D轉(zhuǎn)換電路及被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路產(chǎn)生推進(jìn)信號(hào)及從測(cè)試機(jī)構(gòu)產(chǎn)生推進(jìn)信號(hào)的結(jié)構(gòu)中，可以一面根據(jù)推進(jìn)信號(hào)使數(shù)字測(cè)試信號(hào)向前推進(jìn)并使測(cè)定數(shù)據(jù)存儲(chǔ)齊器的地址向前推進(jìn)一面進(jìn)行有效的測(cè)試。
權(quán)利要求
1.一種半導(dǎo)體集成電路的測(cè)試裝置，備有構(gòu)成為與包括將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的A/D轉(zhuǎn)換電路及將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的D/A轉(zhuǎn)換電路的被測(cè)試半導(dǎo)體集成電路進(jìn)行信號(hào)交換的測(cè)試電路基板、配置在該測(cè)試電路基板附近并與其連接的測(cè)試輔助裝置、及與上述測(cè)試輔助裝置連接的測(cè)試機(jī)構(gòu)，該半導(dǎo)體集成電路的測(cè)試裝置的特征在于上述測(cè)試輔助裝置，具有產(chǎn)生數(shù)字測(cè)試信號(hào)并將其供給上述被測(cè)試半導(dǎo)體集成電路的D/A轉(zhuǎn)換電路的數(shù)據(jù)電路、將來自該數(shù)據(jù)電路的數(shù)字測(cè)試信號(hào)轉(zhuǎn)換為模擬測(cè)試信號(hào)后供給上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路的測(cè)試用D/A轉(zhuǎn)換電路、將來自上述被測(cè)試半導(dǎo)體集成電路的D/A轉(zhuǎn)換電路的模擬測(cè)試輸出轉(zhuǎn)換為數(shù)字測(cè)試輸出的測(cè)試用A/D轉(zhuǎn)換電路、存儲(chǔ)來自上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路的數(shù)字測(cè)試輸出及上述測(cè)試用A/D轉(zhuǎn)換電路的數(shù)字測(cè)試輸出的測(cè)定數(shù)據(jù)存儲(chǔ)器、及對(duì)存儲(chǔ)在上述測(cè)定數(shù)據(jù)存儲(chǔ)器內(nèi)的上述各數(shù)字測(cè)試輸出進(jìn)行分析的分析部，根據(jù)來自上述測(cè)試機(jī)構(gòu)的指示將上述數(shù)字測(cè)試信號(hào)及上述模擬測(cè)試信號(hào)供給被測(cè)試半導(dǎo)體集成電路，并將由上述分析部對(duì)存儲(chǔ)在上述測(cè)定數(shù)據(jù)存儲(chǔ)器內(nèi)的各數(shù)字測(cè)試輸出進(jìn)行分析后的分析結(jié)果供給上述測(cè)試機(jī)構(gòu)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路的測(cè)試裝置，其特征在于上述半導(dǎo)體集成電路，構(gòu)成為用模制樹脂覆蓋半導(dǎo)體集成電路芯片并從該模制樹脂引出多個(gè)端子的模制型IC，上述測(cè)試電路基板，具有用于安裝該模制型IC的插座。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路的測(cè)試裝置，其特征在于上述測(cè)試輔助裝置，具有安裝了上述測(cè)試用D/A轉(zhuǎn)換電路、上述測(cè)試用A/D轉(zhuǎn)換電路、上述測(cè)定數(shù)據(jù)存儲(chǔ)器、及上述分析電路的測(cè)試輔助基板。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路的測(cè)試裝置，其特征在于上述測(cè)試輔助基板，可以插入上述測(cè)試電路基板上的插座。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路的測(cè)試裝置，其特征在于上述測(cè)試輔助基板，裝設(shè)在上述測(cè)試電路基板上。
6.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體集成電路的測(cè)試裝置，其特征在于上述測(cè)試輔助裝置，直接組裝在上述測(cè)試電路基板上。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路的測(cè)試裝置，其特征在于上述測(cè)試用A/D轉(zhuǎn)換電路及上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路，每當(dāng)輸出數(shù)字測(cè)試輸出時(shí)，輸出推進(jìn)信號(hào)，根據(jù)該信號(hào)，使由上述數(shù)據(jù)電路產(chǎn)生的數(shù)字測(cè)試信號(hào)向前推進(jìn)，并使測(cè)定數(shù)據(jù)存儲(chǔ)器的地址向前推進(jìn)。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路的測(cè)試裝置，其特征在于每當(dāng)上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路輸出數(shù)字測(cè)試輸出時(shí)，由上述測(cè)試機(jī)構(gòu)輸出推進(jìn)信號(hào)，根據(jù)該推進(jìn)信號(hào)，使由上述數(shù)據(jù)電路產(chǎn)生的數(shù)字測(cè)試信號(hào)向前推進(jìn)，并使測(cè)定數(shù)據(jù)存儲(chǔ)器的地址向前推進(jìn)。
9.一種半導(dǎo)體集成電路的測(cè)試方法，用于對(duì)包括將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的A/D轉(zhuǎn)換電路及將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的D/A轉(zhuǎn)換電路的被測(cè)試半導(dǎo)體集成電路進(jìn)行測(cè)試，該半導(dǎo)體集成電路的測(cè)試方法的特征在于將測(cè)試輔助裝置配置在與上述被測(cè)試半導(dǎo)體集成電路進(jìn)行信號(hào)交換的測(cè)試電路基板附近，該測(cè)試輔助裝置，具有產(chǎn)生數(shù)字測(cè)試信號(hào)并將其供給上述被測(cè)試半導(dǎo)體集成電路的D/A轉(zhuǎn)換電路的數(shù)據(jù)電路、將來自該數(shù)據(jù)電路的數(shù)字測(cè)試信號(hào)轉(zhuǎn)換為模擬測(cè)試信號(hào)后供給上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路的測(cè)試用D/A轉(zhuǎn)換電路、將來自上述被測(cè)試半導(dǎo)體集成電路的D/A轉(zhuǎn)換電路的模擬測(cè)試輸出轉(zhuǎn)換為數(shù)字測(cè)試輸出的測(cè)試用A/D轉(zhuǎn)換電路、存儲(chǔ)來自上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路的數(shù)字測(cè)試輸出及上述測(cè)試用A/D轉(zhuǎn)換電路的數(shù)字測(cè)試輸出的測(cè)定數(shù)據(jù)存儲(chǔ)器、及對(duì)存儲(chǔ)在上述測(cè)定數(shù)據(jù)存儲(chǔ)器內(nèi)的上述各數(shù)字測(cè)試輸出進(jìn)行分析的分析部，根據(jù)來自測(cè)試機(jī)構(gòu)的指示將上述數(shù)字測(cè)試信號(hào)及模擬測(cè)試信號(hào)供給被測(cè)試半導(dǎo)體集成電路，并將由上述分析部對(duì)存儲(chǔ)在上述測(cè)定數(shù)據(jù)存儲(chǔ)器內(nèi)的各數(shù)字測(cè)試輸出進(jìn)行分析后的分析結(jié)果供給上述測(cè)試機(jī)構(gòu)，從而對(duì)上述被測(cè)試半導(dǎo)體集成電路進(jìn)行測(cè)試。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路的測(cè)試方法，其特征在于上述測(cè)試輔助裝置，具有安裝了上述測(cè)試用D/A轉(zhuǎn)換電路、上述測(cè)試用A/D轉(zhuǎn)換電路、上述測(cè)定數(shù)據(jù)存儲(chǔ)器、及上述分析電路的測(cè)試輔助基板，并通過將該測(cè)試輔助基板配置在上述測(cè)試電路基板附近而進(jìn)行測(cè)試。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路的測(cè)試方法，其特征在于通過將上述測(cè)試輔助基板插入上述測(cè)試電路基板上的插座而進(jìn)行測(cè)試。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路的測(cè)試方法，其特征在于通過將上述測(cè)試輔助基板裝設(shè)在上述測(cè)試電路基板上而進(jìn)行測(cè)試。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路的測(cè)試方法，其特征在于通過將上述測(cè)試輔助裝置直接組裝在上述測(cè)試電路基板上而進(jìn)行測(cè)試。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路的測(cè)試方法，其特征在于上述測(cè)試用A/D轉(zhuǎn)換電路及上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路，每當(dāng)輸出數(shù)字測(cè)試輸出時(shí)，輸出推進(jìn)信號(hào)，根據(jù)該信號(hào)，使由上述數(shù)據(jù)電路產(chǎn)生的數(shù)字測(cè)試信號(hào)向前推進(jìn)，并使測(cè)定數(shù)據(jù)存儲(chǔ)器的地址向前推進(jìn)，從而進(jìn)行測(cè)試。
15.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路的測(cè)試方法，其特征在于每當(dāng)上述測(cè)試用A/D轉(zhuǎn)換電路及上述被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路輸出數(shù)字測(cè)試輸出時(shí)，由上述測(cè)試機(jī)構(gòu)輸出推進(jìn)信號(hào)，根據(jù)該推進(jìn)信號(hào)，使由數(shù)據(jù)電路產(chǎn)生的數(shù)字測(cè)試信號(hào)向前推進(jìn)，并使測(cè)定數(shù)據(jù)存儲(chǔ)器的地址向前推進(jìn)，從而進(jìn)行測(cè)試。
全文摘要
一種能以高精度、高速度對(duì)具有A/D轉(zhuǎn)換電路和D/A轉(zhuǎn)換電路的混合信號(hào)型半導(dǎo)體集成電路中的A/D轉(zhuǎn)換電路和D/A轉(zhuǎn)換電路進(jìn)行測(cè)試的半導(dǎo)體集成電路的測(cè)試裝置。將測(cè)試輔助裝置設(shè)置在安裝了被測(cè)試半導(dǎo)體集成電路的測(cè)試電路基板附近,在該測(cè)試輔助裝置中,設(shè)有對(duì)被測(cè)試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路供給模擬測(cè)試信號(hào)并對(duì)其D/A轉(zhuǎn)換電路供給數(shù)字測(cè)試信號(hào)的數(shù)據(jù)電路、存儲(chǔ)來自被測(cè)試半導(dǎo)體集成電路的測(cè)試輸出的測(cè)定數(shù)據(jù)存儲(chǔ)器、及對(duì)該測(cè)定數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)數(shù)據(jù)進(jìn)行分析的分析部。
文檔編號(hào)G01R31/316GK1354503SQ0113301
公開日2002年6月19日 申請(qǐng)日期2001年9月13日 優(yōu)先權(quán)日2000年11月22日
發(fā)明者森長(zhǎng)也, 山田真二, 船倉輝彥 申請(qǐng)人:三菱電機(jī)株式會(huì)社, 菱電半導(dǎo)體系統(tǒng)工程株式會(huì)社