專(zhuān)利名稱(chēng):半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置,具體地說(shuō),涉及具有補(bǔ)救壞位用的備用存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)裝置。更具體地說(shuō),本發(fā)明涉及能夠正確檢測(cè)壞地址編程的編程缺陷的半導(dǎo)體存儲(chǔ)裝置。
背景技術(shù):
圖24概略地表示以前的半導(dǎo)體存儲(chǔ)裝置主要部分的結(jié)構(gòu)。在圖24中,半導(dǎo)體存儲(chǔ)裝置包括排列成矩陣狀的含有多個(gè)正常存儲(chǔ)單元的正常陣列900、含有補(bǔ)救該正常陣列900中的壞存儲(chǔ)單元用的備用存儲(chǔ)單元的備用陣列902、根據(jù)內(nèi)部地址信號(hào)intAD選擇正常陣列900的存儲(chǔ)單元行的正常行選擇回路904、存貯正常陣列900的壞地址在內(nèi)部地址信號(hào)intAD指定了壞地址時(shí)生成備用行使能信號(hào)SRE并指定備用陣列902的備用存儲(chǔ)單元行的備用地址編程回路906、根據(jù)壞地址編程回路906的輸出信號(hào)把與備用陣列902對(duì)應(yīng)的備用存儲(chǔ)單元行驅(qū)動(dòng)為選擇狀態(tài)的備用選擇回路908。
在壞地址編程回路906中,對(duì)分別指定備用陣列902的多行備用存儲(chǔ)單元的壞地址進(jìn)行編程的情況下,分別對(duì)應(yīng)這些壞地址,生成指示內(nèi)部地址信號(hào)intAD是否指定了壞地址的信號(hào),通過(guò)這些信號(hào)的OR運(yùn)算,生成備用行使能信號(hào)SRE。分別對(duì)應(yīng)于壞地址配置備用字線。
備用行使能信號(hào)SRE一旦激活,正常行選擇回路904的行選擇動(dòng)作便被禁止。因而,在正常陣列900中,當(dāng)壞存儲(chǔ)單元行被地址指定時(shí),備用陣列902的備用存儲(chǔ)單元行被驅(qū)動(dòng)為選擇狀態(tài)。壞的正常存儲(chǔ)單元行被備用存儲(chǔ)單元行置換,等價(jià)地補(bǔ)救了壞存儲(chǔ)單元行。這樣,便補(bǔ)救了壞存儲(chǔ)單元行,使產(chǎn)品的成品率得以改善。
在該備用陣列902中,除對(duì)壞存儲(chǔ)單元行進(jìn)行補(bǔ)救的備用行以外,為了置換正常陣列900中的壞存儲(chǔ)單元列進(jìn)行補(bǔ)救,還設(shè)置備用列。
圖25表示例如在特開(kāi)平11-203888號(hào)公報(bào)中公開(kāi)的壞地址編程回路的結(jié)構(gòu)。在該圖25所示的壞地址編程回路906中,根據(jù)行地址位RA0-RAn和反相行地址位/RA0-/RAn確定是否指定了壞地址。
在圖25中,該壞地址編程回路906包括在各自柵極上接受行地址位RA0-RAn的N溝道MOS晶體管TR0-TRn;在各自柵極上接受反相行地址位/RA0-/RAn的N溝道MOS晶體管ZTR0-ZTRn;分別連接在MOS晶體管TR0-TRn和判定節(jié)點(diǎn)912之間的熔絲元件FU0-FUn;分別連接在MOS晶體管ZTR0-ZTRn和判定節(jié)點(diǎn)912之間的熔絲元件ZFU0-ZFUn;和根據(jù)預(yù)充電指示信號(hào)ZPR把判定節(jié)點(diǎn)912充電到電源電壓Vcc電平的P溝道MOS晶體管910。從該判定節(jié)點(diǎn)912輸出備用行使能信號(hào)SREi。MOS晶體管TR0-TRn和ZTR0-ZTRn的各個(gè)源極都連接到接地節(jié)點(diǎn)。
在該圖25所示的壞地址編程回路906中,與指定壞地址時(shí)變?yōu)镠電平的位對(duì)應(yīng)的熔絲元件用激光等能量線熔斷。例如,在壞地址為地址(RA0...RAn)=(100...01)的情況下,把熔絲元件FU0和FUn以及ZFU0至ZFUn-1熔斷。
不存在壞地址時(shí),所有熔絲元件保持非熔斷狀態(tài)。
分別對(duì)應(yīng)于備用行配置壞地址編程回路,進(jìn)行行選擇時(shí),一旦激活備用行使能信號(hào)SREi,對(duì)應(yīng)的備用行(字線)便被驅(qū)動(dòng)為選擇狀態(tài)。對(duì)于正常行選擇回路910,根據(jù)對(duì)各備用行配置的壞地址編程回路的輸出信號(hào)SREi的OR運(yùn)算,生成備用行使能信號(hào)SRE。
在預(yù)充電周期中,地址位RA0-RAn以及/RA0-/RAn全都處于L電平,把判定節(jié)點(diǎn)912的放電回路隔斷,判定節(jié)點(diǎn)912便被MOS晶體管910預(yù)充電至電源電壓Vcc的電平。
進(jìn)行行選擇動(dòng)作時(shí),在指定了壞地址的情況下,由于與該H電平地址位對(duì)應(yīng)的熔絲已熔斷,故判定節(jié)點(diǎn)912不存在放電回路。因而,備用行使能信號(hào)SREi維持H電平,備用行選擇回路908被激活,于是備用陣列902相應(yīng)的備用存儲(chǔ)單元行被選擇。
在指定了壞地址時(shí),根據(jù)備用行使能信號(hào)SREi,激活傳輸給正常行選擇回路904的備用行使能信號(hào)SRE。
另一方面,指定了與壞地址不同的地址時(shí),這些熔絲元件FU0-FUn以及ZFU0-ZFUn中,傳輸給針對(duì)非熔斷狀態(tài)的熔絲元件設(shè)置的MOS晶體管的柵極的地址位變?yōu)镠電平。因而,判定節(jié)點(diǎn)912被放電至接地電壓電平,備用行使能信號(hào)SREi被驅(qū)動(dòng)至L電平,正常行選擇回路904根據(jù)內(nèi)部地址信號(hào)intAD選擇正常存儲(chǔ)單元行。備用行使能信號(hào)SREi處于非激活狀態(tài),備用元行選擇回路908維持非激活狀態(tài)。
另外,預(yù)充電指示信號(hào)ZPR在待命周期時(shí)被激活,把判定節(jié)點(diǎn)912預(yù)充電至電源電壓Vcc電平,在進(jìn)行存儲(chǔ)單元選擇的激活周期中,該預(yù)充電指示信號(hào)ZPR為H電平,MOS晶體管910維持非導(dǎo)通狀態(tài)。
進(jìn)行壞地址編程時(shí),在完全進(jìn)行熔絲元件的熔斷情況下,備用行使能信號(hào)SRE(SREi)根據(jù)是否指定了壞地址,變?yōu)殡娫措妷篤cc電平或接地電壓電平,可靠地用備用存儲(chǔ)單元置換壞存儲(chǔ)單元,進(jìn)行缺陷補(bǔ)救。
另一方面,在該熔絲元件FU(FU0-FUn)以及ZFU(ZFU0-ZFUn)的熔斷完全失敗的情況下,即使指定了壞地址,備用行使能信號(hào)SRE(SREi)也變?yōu)長(zhǎng)電平而不選擇備用存儲(chǔ)單元,所以不能用備用存儲(chǔ)單元置換壞行,不能進(jìn)行缺陷補(bǔ)救。在這種情況下,通過(guò)出庫(kù)前的成品測(cè)試可以檢測(cè)出壞地址的編程缺陷。
但是,進(jìn)行了不完全的熔絲元件熔斷的情況下,有微小的電流流過(guò)不完全熔斷的熔絲元件。
圖26表示處于不完全熔斷狀態(tài)的熔絲元件狀態(tài)的一個(gè)示例。在圖26中,熔絲元件FUi不完全熔斷,處于部分連接狀態(tài)。在該狀態(tài)下,一旦向相應(yīng)的MOS晶體管Tri傳輸H電平的地址位,便從判定節(jié)點(diǎn)912向接地節(jié)點(diǎn)流過(guò)微小的電流I。
指定壞地址時(shí),該微小電流I使備用行使能信號(hào)SRE(SREi)處于中間電壓電平,該電壓電平會(huì)產(chǎn)生使備用行選擇回路908進(jìn)行備用行選擇動(dòng)作的情況和使正常行選擇回路904激活、進(jìn)行正常行選擇動(dòng)作的情況。在這種情況下,由于進(jìn)行壞存儲(chǔ)單元補(bǔ)救的情況和不進(jìn)行壞存儲(chǔ)單元補(bǔ)救的情況并存,產(chǎn)生動(dòng)作中的間歇故障。在這種間歇故障的情況下,由于故障出現(xiàn)在壞地址上,同樣可以通過(guò)各種各樣的測(cè)試模式檢測(cè)出來(lái)。
另外,在該備用行使能信號(hào)SRE處于中間電壓電平的情況下,由于該電壓電平,備用行選擇回路908和正常行選擇回路904都處于激活狀態(tài),發(fā)生壞的正常字線和備用字線都被驅(qū)動(dòng)為選擇狀態(tài)的多重選擇的情況(字線的多重選擇)。
圖27概略地表示正常字線NWL和備用字線SPWL的存儲(chǔ)單元配置。在圖27中,在正常字線NWL和備用字線SPWL的交叉方向上配置位線BL0、/BL0-BLm、/BLm。這些位線BL0、/BL0-BLm、/BLm分別成對(duì)配置。在對(duì)應(yīng)于正常字線NWL和位線BL0、/BL1、...、/BLm的交叉部位配置正常存儲(chǔ)單元NMC。另外,在對(duì)應(yīng)于備用字線SPWL和位線BL0、/BL1、...、/BLm的交叉部位配置備用存儲(chǔ)單元SMC。
通常,在存儲(chǔ)單元陣列中,存儲(chǔ)單元MC配置成矩陣狀,連接到正常字線的存儲(chǔ)單元MC用作正常存儲(chǔ)單元NMC,連接到備用字線SPWL的存儲(chǔ)單元用作備用存儲(chǔ)單元SMC。在這種存儲(chǔ)單元陣列中,備用存儲(chǔ)單元SMC和正常存儲(chǔ)單元NMC都以連續(xù)模式配置。
考慮在該壞的正常字線NWL具有與備用字線SPWL相同的存儲(chǔ)單元連接配置的情況下,壞正常字線NWL和備用字線SPWL同時(shí)被選擇的狀態(tài)。在這種情況下,正常存儲(chǔ)單元NMC和備用存儲(chǔ)單元SMC存儲(chǔ)的數(shù)據(jù)都在同一位線上讀出。另外,在發(fā)生多重選擇的情況下,通常,備用存儲(chǔ)單元SMC和正常存儲(chǔ)單元NMC中寫(xiě)入同一邏輯電平的數(shù)據(jù)并讀出,因而出現(xiàn)了無(wú)法識(shí)別是否發(fā)生了多重選擇的問(wèn)題。
為了識(shí)別這樣的多重選擇,有必要寫(xiě)入正常存儲(chǔ)單元NMC與備用存儲(chǔ)單元SMC邏輯電平不同的數(shù)據(jù)。在這種情況下,壞地址編程之后,必須強(qiáng)制地使壞的正常字線NWL處于選擇狀態(tài),寫(xiě)入某種數(shù)據(jù)模式,另外,把備用字線SPWL強(qiáng)制地驅(qū)動(dòng)為選擇狀態(tài),寫(xiě)入與該壞的正常字線NWL上所寫(xiě)數(shù)據(jù)邏輯電平相反的數(shù)據(jù)模式。
在和壞字線相應(yīng)的備用字線上,即使在存儲(chǔ)單元連接模式不同的情況下,一方的字線上存儲(chǔ)單元連接到位線BL,另一方的字線上存儲(chǔ)單元連接到反相位線/BL。因而,在發(fā)生了多重選擇的情況下,對(duì)正常的和備用的存儲(chǔ)單元,存儲(chǔ)了邏輯電平相反的數(shù)據(jù),讀出數(shù)據(jù)時(shí),由于讀出與寫(xiě)入數(shù)據(jù)相同的邏輯電平的數(shù)據(jù),所以無(wú)法檢測(cè)出多重選擇。
因此,在寫(xiě)入各種各樣的數(shù)據(jù)模式進(jìn)行試驗(yàn)的情況下,僅僅為了檢測(cè)出多重選擇,必須存儲(chǔ)壞地址,把寫(xiě)入該壞地址的數(shù)據(jù)模式和邏輯電平反轉(zhuǎn)后的數(shù)據(jù)模式寫(xiě)入備用字線SPWL。就是說(shuō),必須對(duì)與備用字線對(duì)應(yīng)的壞的正常字線寫(xiě)入邏輯電平相反的數(shù)據(jù)模式。在把其他各種各樣的數(shù)據(jù)模式存入存儲(chǔ)單元、檢測(cè)出存儲(chǔ)單元存在漏電等檢測(cè)的同時(shí)進(jìn)行該多重選擇的檢測(cè),會(huì)有該數(shù)據(jù)模式被限制,產(chǎn)生對(duì)測(cè)試數(shù)據(jù)模式的制約的問(wèn)題。
本發(fā)明的目的是提供一種能夠可靠地檢測(cè)出是否正確地進(jìn)行壞地址編程的半導(dǎo)體存儲(chǔ)裝置。
本發(fā)明的另一個(gè)目的是提供一種能夠正確地檢測(cè)出是否發(fā)生了字線多重選擇的半導(dǎo)體存儲(chǔ)裝置。
本發(fā)明的半導(dǎo)體存儲(chǔ)裝置包含配置成矩陣狀的多個(gè)正常存儲(chǔ)單元;與各正常存儲(chǔ)單元行對(duì)應(yīng)配置、與各個(gè)對(duì)應(yīng)的行的正常存儲(chǔ)單元連接的多條正常字線;與正常存儲(chǔ)單元共有列的配置成矩陣狀的多個(gè)備用存儲(chǔ)單元;與備用存儲(chǔ)單元行對(duì)應(yīng)配置、與各個(gè)對(duì)應(yīng)的行的備用存儲(chǔ)單元連接的多條備用字線;以及對(duì)壞的正常字線的地址編程用的壞地址編程回路。該壞地址編程回路包括生成一致指示信號(hào)的回路,該信號(hào)指示外部地址與所編程的壞地址一致/不一致的判定結(jié)果。
本發(fā)明的半導(dǎo)體存儲(chǔ)裝置還包括根據(jù)外部地址和一致指示信號(hào)、從多條正常字線和備用字線選擇相應(yīng)的字線用的字線選擇回路;和用以改變外部地址與多條備用字線的對(duì)應(yīng)關(guān)系的地址變更回路。
圖1概略地表示根據(jù)本發(fā)明實(shí)施例1的半導(dǎo)體存儲(chǔ)裝置的整體結(jié)構(gòu);圖2概略地表示圖1所示的選擇回路的備用地址變換狀態(tài);圖3概略地表示根據(jù)本發(fā)明實(shí)施例2的半導(dǎo)體存儲(chǔ)裝置主要部分的結(jié)構(gòu);圖4概略地表示根據(jù)本發(fā)明實(shí)施例2的半導(dǎo)體存儲(chǔ)裝置的陣列部分的結(jié)構(gòu);圖5表示圖3所示壞地址編程回路結(jié)構(gòu)的一個(gè)示例;圖6表示圖3所示備用主字線譯碼器結(jié)構(gòu)的一個(gè)示例;圖7表示圖3所示正常主字線譯碼器結(jié)構(gòu)的一個(gè)示例;圖8表示圖3所示備用地址變換回路和備用子字線譯碼器結(jié)構(gòu)的一個(gè)示例;圖9概略地表示圖3所示備用字線譯碼器的譯碼部分的結(jié)構(gòu);圖10表示圖3所示子字驅(qū)動(dòng)器結(jié)構(gòu)的一個(gè)示例;圖11概略地表示根據(jù)本發(fā)明實(shí)施例2中一般動(dòng)作方式下備用字線和行地址的對(duì)應(yīng)關(guān)系;圖12表示本發(fā)明實(shí)施例2中測(cè)試方式下備用子字線和行地址位的對(duì)應(yīng)關(guān)系;圖13概略地表示本發(fā)明實(shí)施例2中子字線和正常字線的對(duì)應(yīng)關(guān)系;圖14表示本發(fā)明實(shí)施例2中正常存儲(chǔ)單元和備用存儲(chǔ)單元的寫(xiě)入數(shù)據(jù)模式的一個(gè)示例;
圖15表示本發(fā)明實(shí)施例2中多重選擇檢測(cè)時(shí)試驗(yàn)的動(dòng)作流程圖;圖16表示按照本發(fā)明實(shí)施例2的變體實(shí)施例中多重選擇檢測(cè)試驗(yàn)時(shí)的動(dòng)作的流程圖;圖17概略地表示本發(fā)明實(shí)施例3的半導(dǎo)體存儲(chǔ)裝置主要部分的結(jié)構(gòu);圖18表示圖17所示正常主字線譯碼器和備用主字線譯碼器的信號(hào)變換部分的結(jié)構(gòu)的一個(gè)示例;圖19表示按照本發(fā)明實(shí)施例3的變體實(shí)施例中多重選擇試驗(yàn)動(dòng)作的流程圖;圖20表示本發(fā)明實(shí)施例4中地址變換回路的結(jié)構(gòu);圖21表示本發(fā)明實(shí)施例4中正常字線和子字線的對(duì)應(yīng)關(guān)系;圖22表示本發(fā)明實(shí)施例4中正常存儲(chǔ)單元和備用存儲(chǔ)單元的寫(xiě)入數(shù)據(jù)和字線的對(duì)應(yīng)選擇;圖23表示圖22所示結(jié)構(gòu)中存儲(chǔ)單元數(shù)據(jù)讀出時(shí)的信號(hào)波形;圖24概略地表示傳統(tǒng)半導(dǎo)體存儲(chǔ)裝置主要部分的結(jié)構(gòu);圖25表示圖24所示壞地址編程回路結(jié)構(gòu)的一個(gè)示例;圖26表示傳統(tǒng)壞地址編程回路的編程缺陷狀態(tài);圖27概略地表示傳統(tǒng)的半導(dǎo)體存儲(chǔ)裝置的正常存儲(chǔ)單元和備用存儲(chǔ)單元的配置。
具體實(shí)施例方式圖1概略地表示根據(jù)本發(fā)明實(shí)施例1的半導(dǎo)體存儲(chǔ)裝置的整體結(jié)構(gòu)。在圖1中,半導(dǎo)體存儲(chǔ)裝置包括4個(gè)存儲(chǔ)體BK0-BK3。這些存儲(chǔ)體BK0-BK3可以彼此獨(dú)立地把內(nèi)部存儲(chǔ)單元行驅(qū)動(dòng)為選擇狀態(tài)。存儲(chǔ)體BK0-BK3各自包括正常存儲(chǔ)單元配置成矩陣狀的正常存儲(chǔ)陣列NMA0-NMA3;補(bǔ)救正常存儲(chǔ)陣列NMA0-NMA3的壞存儲(chǔ)單元行用的冗余存儲(chǔ)陣列RMA0-RMA3;選擇與這些正常存儲(chǔ)陣列NMA0-NMA3和冗余存儲(chǔ)陣列RMA0-RMA3的被地址指定的行所對(duì)應(yīng)的字線用的行選擇回路RSK0-RSK3。
行選擇回路RSK0-RSK3包括分別與正常存儲(chǔ)陣列NMA0-NMA3對(duì)應(yīng)地設(shè)置的正常行選擇回路和分別與冗余存儲(chǔ)陣列RMA0-RMA3對(duì)應(yīng)地設(shè)置的備用行選擇回路。在冗余存儲(chǔ)陣列RMA0-RMA3中,分別配置多行冗余(備用)存儲(chǔ)單元,與這些多個(gè)冗余存儲(chǔ)單元行對(duì)應(yīng)地配置備用字線。行選擇回路RSK0-RSK3具有在測(cè)試動(dòng)作方式時(shí)變換冗余存儲(chǔ)陣列RMA0-RMA3的冗余行(備用字線)地址的功能。
就是說(shuō),在測(cè)試動(dòng)作中,選擇備用字線時(shí),根據(jù)外部地址選擇備用字線。通過(guò)在測(cè)試時(shí)變更該外部地址和備用字線的對(duì)應(yīng)關(guān)系,使選擇備用字線時(shí)發(fā)生多重選擇時(shí)在位線上讀出邏輯電平不同的數(shù)據(jù)。
半導(dǎo)體存儲(chǔ)裝置還包括接受決定來(lái)自外部的時(shí)鐘信號(hào)CLK和內(nèi)部時(shí)鐘信號(hào)的使能/禁止的時(shí)鐘使能信號(hào)CKE的時(shí)鐘緩沖器1、與來(lái)自時(shí)鐘緩沖器1的內(nèi)部時(shí)鐘信號(hào)同步接收來(lái)自外部的地址位A0-A10(A0-10)和存儲(chǔ)體地址信號(hào)BA,生成內(nèi)部地址信號(hào)的地址緩沖器3、與來(lái)自時(shí)鐘緩沖器1的內(nèi)部時(shí)鐘信號(hào)同步接收來(lái)自外部的控制信號(hào)/CS、/RAS、/CAS、/WE和DQMU/L,生成內(nèi)部控制信號(hào)的控制信號(hào)緩沖器2;根據(jù)來(lái)自這些地址緩沖器3和控制信號(hào)緩沖器2的信號(hào),通過(guò)內(nèi)部總線5向所選擇的存儲(chǔ)體傳達(dá)內(nèi)部控制信號(hào),并通過(guò)內(nèi)部總線5向存儲(chǔ)體BK0-BK3傳達(dá)來(lái)自地址緩沖器3的內(nèi)部地址信號(hào)的控制回路4;和這些存儲(chǔ)體BK0-BK3中的選擇存儲(chǔ)體進(jìn)行數(shù)據(jù)交換的輸入輸出緩沖器6。
這種半導(dǎo)體存儲(chǔ)裝置是與時(shí)鐘信號(hào)CLK同步地動(dòng)作的同步型半導(dǎo)體存儲(chǔ)裝置,根據(jù)處于時(shí)鐘信號(hào)邊沿的控制信號(hào)/CS、/RAS、/CAS和/WE以及DQMU/L的狀態(tài),決定內(nèi)部動(dòng)作。
在這里,信號(hào)DQMU/L是對(duì)高位字節(jié)和低位字節(jié)的寫(xiě)入進(jìn)行掩蔽的數(shù)據(jù)掩蔽指示信號(hào),包括高位字節(jié)用的數(shù)據(jù)掩蔽信號(hào)DQMU和低位字節(jié)掩蔽指示信號(hào)DQML。
從地址緩沖器3生成的內(nèi)部地址信號(hào)通過(guò)設(shè)置在控制回路4中的預(yù)譯碼器進(jìn)行預(yù)譯碼,該地址預(yù)譯碼信號(hào)也可以送給存儲(chǔ)體BK0-BK3。另外,也可以不如此,而是在控制回路5的控制下把來(lái)自地址緩沖器3的內(nèi)部地址信號(hào)傳達(dá)給存儲(chǔ)體BK0-BK3,在存儲(chǔ)體BK0-BK3中進(jìn)行內(nèi)部地址的預(yù)譯碼和譯碼。
圖2概略地表示按照本發(fā)明實(shí)施例1的字線多重選擇檢測(cè)方法的原理。在圖2中,正常字線NWL是壞字線,置換成備用字線SPWL0。另一方面,另一條備用字線SPWL1通過(guò)與另一條壞的正常字線置換以進(jìn)行補(bǔ)救?,F(xiàn)在來(lái)考慮由于熔絲編程缺陷而出現(xiàn)字線多重選擇的情況。在這種情況下,備用字線SPWL0和壞的正常字線NWL同時(shí)被選擇。因而,出現(xiàn)了多重選擇發(fā)生在備用字線SPWL0和正常字線NWL上的情況,根據(jù)地址信號(hào)AD0把同一數(shù)據(jù)模式DPT0寫(xiě)入這些備用字線SPWL0和正常字線NWL。
另一方面,向備用字線SPWL1分配另一地址,把與數(shù)據(jù)模式DPT0相反的數(shù)據(jù)模式DPT1存入該備用字線SPWL1。就是說(shuō),對(duì)于位線對(duì)BLP,在正常字線NWL和備用字線SPWL0上存入同一邏輯電平的數(shù)據(jù)NT(=ST0)和ST0。另一方面,對(duì)于備用字線SPWL1,存入與這些數(shù)據(jù)NT和ST0邏輯電平相反的數(shù)據(jù)ST1。
進(jìn)行這些數(shù)據(jù)的寫(xiě)入后,進(jìn)行地址變換,指定行地址。在這種情況下,地址變換僅在備用字線上進(jìn)行。在指定壞地址、選擇備用字線SPWL0時(shí),備用字線SPWL0沒(méi)有被選擇,而備用字線SPWL1被選擇。此時(shí),由于發(fā)生了多重選擇,正常字線NWL也被選擇。在這種情況下,對(duì)位線對(duì)BLP讀出數(shù)據(jù)NT和ST1。這些數(shù)據(jù)NT和ST1是邏輯電平相反的數(shù)據(jù),在位線對(duì)BLP上發(fā)生數(shù)據(jù)沖突,由讀出放大器讀出不確定的數(shù)據(jù)。
由該讀出放大器讀出的數(shù)據(jù)與預(yù)期值不同。該數(shù)據(jù)沖突造成的所謂讀出不確定數(shù)據(jù)的狀態(tài)通常出現(xiàn)在除正常字線NWL的壞存儲(chǔ)單元以外的所有正常存儲(chǔ)單元上。通常向備用字線SPWL0和SPWL1寫(xiě)入相反的數(shù)據(jù)模式,而且維持所謂向備用字線SPWL0和正常字線NWL寫(xiě)入相同模式的數(shù)據(jù)的條件,采取各種各樣的數(shù)據(jù)模式進(jìn)行測(cè)試。在經(jīng)常出現(xiàn)多重選擇的情況下,就所有數(shù)據(jù)模式而言,分配給該備用字線SPWL0的地址RA由于發(fā)生缺陷,可以判定發(fā)生了多重選擇。
另外,即使在間歇地發(fā)生多重選擇的情況下,由于在幾個(gè)數(shù)據(jù)模式上檢測(cè)出缺陷,即使在發(fā)生這樣的間歇性多重選擇的情況下,也可以可靠地檢測(cè)出多重選擇。
指定該備用字線的地址時(shí),在非層次字線結(jié)構(gòu)的情況下,外部地址與備用字線地址的對(duì)應(yīng)關(guān)系的變動(dòng)是通過(guò)切換壞地址編程回路和備用字線的對(duì)應(yīng)關(guān)系來(lái)實(shí)現(xiàn)的。向壞的正常字線寫(xiě)入數(shù)據(jù)時(shí),強(qiáng)制地使壞地址編程回路的輸出信號(hào)維持非激活狀態(tài),選擇壞的正常字線。對(duì)備用字線寫(xiě)入數(shù)據(jù)時(shí),不進(jìn)行地址變換(壞地址編程回路的輸出的切換),根據(jù)外部地址把數(shù)據(jù)寫(xiě)入備用字線。在讀出數(shù)據(jù)時(shí)進(jìn)行地址變換。
就是說(shuō),在通常的非層次字線結(jié)構(gòu)的情況下,配置分別在備用字線SPWL0和SPWL1上存入壞地址的熔絲編程回路。因而在這種情況下,檢測(cè)多重選擇時(shí),作為地址變換,切換壞地址編程回路的輸出信號(hào)的傳輸路徑,在指定備用字線SPWL0時(shí)設(shè)定成使備用字線SPWL1被選擇,并在指定備用字線SPWL1時(shí)構(gòu)造成使備用字線SPWL0被選擇。在這種情況下,要求所謂向壞正常字線存入相反數(shù)據(jù)模式的條件。通常,存儲(chǔ)單元的缺陷由于粒子等發(fā)生在存儲(chǔ)陣列中的集中部分的概率高,所以相鄰字線同時(shí)出現(xiàn)缺陷狀態(tài)的可能性大。因而,例如,在這種情況下,偶數(shù)行地址和奇數(shù)行地址上,只生成測(cè)試模式以存入不同的數(shù)據(jù)模式,可以在備用字線SPWL0和SPWL1上分別存入不同的數(shù)據(jù)模式。
字線的結(jié)構(gòu)為由主字線和子字線構(gòu)成的層次字線結(jié)構(gòu)的情況下,正如后面將要詳細(xì)描述的,為了以主字線為單位進(jìn)行壞存儲(chǔ)單元行的補(bǔ)救,檢測(cè)出多重選擇時(shí)對(duì)該子字線進(jìn)行地址變換。
另外,字線采取非層次結(jié)構(gòu)時(shí),在備用字線只配置一根的情況下對(duì)于偶數(shù)地址和奇數(shù)地址,寫(xiě)入數(shù)據(jù)使之形成棋盤(pán)狀的數(shù)據(jù)模式,在檢測(cè)出多重選擇時(shí),由于通過(guò)對(duì)正常字線在偶數(shù)地址和奇數(shù)地址之間進(jìn)行地址變換,在選擇備用字線時(shí)把模式與存儲(chǔ)在該正常字線的數(shù)據(jù)不同的數(shù)據(jù)從正常字線的存儲(chǔ)單元讀出,故可檢測(cè)出多重選擇。
如上所述,按照本發(fā)明實(shí)施例1,檢測(cè)多重選擇時(shí),構(gòu)造成可以對(duì)分配給備用字線的地址進(jìn)行變換,通過(guò)在這些備用字線上寫(xiě)入相反的數(shù)據(jù)模式,即可容易地檢測(cè)出多重選擇。
另外,在數(shù)據(jù)寫(xiě)入時(shí)進(jìn)行地址變換,而在數(shù)據(jù)讀出時(shí)也可以不進(jìn)行地址變換。在數(shù)據(jù)寫(xiě)入時(shí)和數(shù)據(jù)讀出時(shí)地址對(duì)備用字線的對(duì)應(yīng)關(guān)系也可以不同。
圖3概略地表示按照本發(fā)明實(shí)施例2的半導(dǎo)體存儲(chǔ)裝置主要部分的結(jié)構(gòu)。在圖3中,概略地表示一個(gè)存儲(chǔ)體中的存儲(chǔ)陣列的結(jié)構(gòu)。在圖3中,在正常存儲(chǔ)陣列NMA中,配置主字線和子字線。圖3中代表性地顯示了正常存儲(chǔ)陣列NMA中的一根正常主字線NMWL和與該正常主字線NMWL對(duì)應(yīng)配置的4根正常子字線NSWL0-NSWL3。
分別與正常子字線NSWL0-NSWL3對(duì)應(yīng),配置正常子字驅(qū)動(dòng)器NSWD0-NSWD3。這些正常子字驅(qū)動(dòng)器NSWD0-NSWD3,分別按照多個(gè)正常主字線NMWL上的信號(hào)和來(lái)自正常子字線譯碼器11的子譯碼器信號(hào)NSD0-NSD3(NSD0-3),把對(duì)應(yīng)的正常子字線NSWL0-NSWL3驅(qū)動(dòng)為選擇狀態(tài)。正常子字線譯碼器11對(duì)子字線地址SRA譯碼,生成正常子譯碼信號(hào)NSD0-NSD3。
另一方面,正常主字線NMWL對(duì)主字線地址MRA進(jìn)行譯碼,根據(jù)生成正常主字線選擇信號(hào)的正常主字線譯碼器10的輸出信號(hào),驅(qū)動(dòng)為選擇狀態(tài)。該正常主字線譯碼器10,在正常行使能信號(hào)NRE處于激活狀態(tài)時(shí)進(jìn)行譯碼動(dòng)作,在正常行使能信號(hào)NRE處于非激活狀態(tài)時(shí)禁止該譯碼動(dòng)作,正常主字線NMWL保持非選擇狀態(tài)。
在冗余存儲(chǔ)陣列中,備用存儲(chǔ)單元配置成矩陣狀。該冗余存儲(chǔ)陣列RMA中,還配置層次字線結(jié)構(gòu)的備用字線。就是說(shuō),配置了備用主字線SMWL和與該備用主字線SMWL對(duì)應(yīng)配置的4根備用子字線SSWL0-SSWL3。分別對(duì)備用子字線SSWL0-SSWL3配置備用子字驅(qū)動(dòng)器SSWD0-SSWD3。
對(duì)于備用主字線SMWL,設(shè)置存儲(chǔ)用該備用主字線SMWL所替換的壞正常主字線的地址的壞地址編程回路12和根據(jù)來(lái)自該壞地址編程回路12的備用行使能信號(hào)SREF把備用主字線SMWL驅(qū)動(dòng)為選擇狀態(tài)的備用主字線譯碼器13。壞地址編程回路12,又根據(jù)主字線地址和所存儲(chǔ)的壞地址,生成正常行使能信號(hào)NRE,送往主字線譯碼器。
備用主字線譯碼器13等價(jià)于驅(qū)動(dòng)回路,一旦來(lái)自壞地址編程回路12的備用行使能快速信號(hào)SREF被激活,便把相應(yīng)的備用主字線SMWL驅(qū)動(dòng)為選擇狀態(tài)。
另一方面,對(duì)于備用子字線SSWL0-SSWL3,設(shè)置根據(jù)測(cè)試方式指示信號(hào)TE對(duì)子字線地址SRA進(jìn)行變換的備用地址變換回路14和根據(jù)來(lái)自備用地址變換回路14的變換備用地址而生成備用子譯碼信號(hào)SSD0-SSD3的備用子字線譯碼器15。選擇備用主字線SMWL時(shí),根據(jù)來(lái)自備用子字線譯碼器15的備用子字線譯碼信號(hào)SSD0-SSD3,選擇備用子字驅(qū)動(dòng)器SSWD0-SSED3中的一個(gè),把相應(yīng)的備用子字線SSWL(SSWL1-SSWL3中的一個(gè))驅(qū)動(dòng)為選擇狀態(tài)。
以前,不設(shè)置該備用子字驅(qū)動(dòng)器15,對(duì)于正常子字線和備用子字線,共同地提供來(lái)自正常子字線譯碼器11的子譯碼信號(hào)。因此,在主字線被置換的情況下,正常子字線NSWL0-NSWL3分別被備用子字線SSWL0-SSWL3置換。分配給這些正常子字線NSWL0-NSWL3的地址與分別分配給備用子字線SSWL0-SSWL3的地址相同。
在與主字線NWL和SMWL交叉的方向上配置位線對(duì)BLP。在該位線對(duì)BLP上,沿著列方向以預(yù)定的模式配置存儲(chǔ)單元。
圖4概略地表示正常存儲(chǔ)陣列和冗余存儲(chǔ)陣列中存儲(chǔ)單元的配置。在圖4中,存儲(chǔ)單元以兩比特的存儲(chǔ)單元為單位,配置成矩陣狀。該正常存儲(chǔ)陣列和冗余存儲(chǔ)陣列中,連續(xù)地反復(fù)同一模式,配置存儲(chǔ)單元。在圖4中的配置中,在列方向上,以4行為單位連續(xù)地重復(fù)同一模式,配置存儲(chǔ)單元,在行方向上,每隔一列配置存儲(chǔ)單元。
該連續(xù)地重復(fù)同一模式的存儲(chǔ)單元中,補(bǔ)救壞存儲(chǔ)單元用的存儲(chǔ)單元用作備用存儲(chǔ)單元SMC,除此以外的存儲(chǔ)單元,用作根據(jù)地址信號(hào)進(jìn)行存取的正常存儲(chǔ)單元NMC。因此,這些正常存儲(chǔ)單元NMC和備用存儲(chǔ)單元SMC,在同一陣列區(qū)域內(nèi)以同一模式重復(fù)配置,并具有同一結(jié)構(gòu)。
對(duì)于存儲(chǔ)單元列,配置位線對(duì)BLP0-BLP1。位線對(duì)BLP0包含位線BL0和/BL0,位線對(duì)BLP1包含位線BL1和/BL1。
對(duì)應(yīng)存儲(chǔ)單元各行配置子字線。圖4中顯示正常子字線NSWL0-NSWL3和備用子字線SSWL0-SSWL3。正常子字線NSWL0-NSWL3與正常主字線NMWL對(duì)應(yīng)配置,備用子字線SSWL0-SSWL3與備用主字線SMWL對(duì)應(yīng)配置。
存儲(chǔ)單元SMC和NMC分別包括連接到相應(yīng)的位線上的位線觸點(diǎn)19、與相應(yīng)子字線交叉部對(duì)應(yīng)地形成的存儲(chǔ)晶體管20和與存儲(chǔ)信息的電容連接的存儲(chǔ)單元觸點(diǎn)21。就是說(shuō),這些備用存儲(chǔ)單元SMC和正常存儲(chǔ)單元NMC具有單晶體管/單電容的存儲(chǔ)單元結(jié)構(gòu)。每?jī)蓷l子字線與位線BL和/BL對(duì)應(yīng)地在列的方向上交互地形成位線觸點(diǎn)19。在一條位線BL和/BL上,每隔4條子字線,配置一個(gè)位線觸點(diǎn)19。在行方向上,每隔1條位線形成位線觸點(diǎn)19。因此,與位線對(duì)中的一條位線和子字線交叉部對(duì)應(yīng)地配置存儲(chǔ)單元。
在該存儲(chǔ)單元配置的情況下,正常子字線NSWL0和NSWL1以及備用子字線SSWL0和SSWL1,配置的存儲(chǔ)單元模式相同。另外,正常子字線NSWL2和NSWL3以及備用子字線SSWL2和SSWL3連接的存儲(chǔ)單元的模式相同。
對(duì)于位線對(duì)BLP0,設(shè)置在激活時(shí)把位線BL0和/BL0預(yù)充電至中間電壓VBL并進(jìn)行均衡的均衡器BQ1、激活時(shí)檢測(cè)位線BL0和/BL0上讀出的數(shù)據(jù)并進(jìn)行放大的讀出放大器SA0,和根據(jù)來(lái)自列譯碼器的列選擇信號(hào)CS0把讀出放大器SA0連接到內(nèi)部數(shù)據(jù)線IO和/IO的列選擇門(mén)CSD0。
對(duì)于位線對(duì)BLP1也一樣,設(shè)置在激活時(shí)把位線BL1和/BL1預(yù)充電至中間電壓VBL并進(jìn)行均衡的均衡器BQ1和激活時(shí)檢測(cè)位線BL1和/BL1的電位差并進(jìn)行放大的讀出放大器SA1。圖4中雖然沒(méi)有明確示出,但與讀出放大器SA1相鄰,設(shè)置列選擇門(mén)、根據(jù)來(lái)自列譯碼器26的列選擇信號(hào)CSL1,該讀出放大器SA1與其他內(nèi)部數(shù)據(jù)線結(jié)合。
對(duì)于正常子字線NSWL0-NSWL3,設(shè)置子字驅(qū)動(dòng)回路22,對(duì)于備用子字線SSWL0-SSWL3,設(shè)置子字驅(qū)動(dòng)回路24。子字驅(qū)動(dòng)回路22包含圖3所示正常子字驅(qū)動(dòng)器NSWD0-NSWD3,子字驅(qū)動(dòng)回路24包含圖3所示備用子字驅(qū)動(dòng)器SSWD0-SSWD3。
圖5表示圖3所示壞地址編程回路12結(jié)構(gòu)的一個(gè)示例。在圖5中,壞地址編程回路12包括分別在柵極上接受預(yù)譯碼信號(hào)X0-Xk的N溝道MOS晶體管TQ0-TQk;串聯(lián)在判定節(jié)點(diǎn)25和這些MOS晶體管TQ0-TQk之間的熔絲元件FL0-FLk;預(yù)充電指示信號(hào)ZSRP的激活時(shí)導(dǎo)通、向判定節(jié)點(diǎn)送去電源電壓Vcc的P溝道MOS晶體管26;把判定節(jié)點(diǎn)25的信號(hào)翻轉(zhuǎn)的反相器27a;使反相器27a的輸出信號(hào)翻轉(zhuǎn)、生成備用行使能快速信號(hào)SREF的反相器27b;根據(jù)反相器27a的輸出信號(hào)選擇性地導(dǎo)通,導(dǎo)通時(shí)向判定節(jié)點(diǎn)25送去電源電壓Vcc的P溝道MOS晶體管28,以及將判定節(jié)點(diǎn)25上的信號(hào)翻轉(zhuǎn)的3級(jí)級(jí)聯(lián)反相器29a-29c。反相器29c輸出正常行使能信號(hào)NRE。
MOS晶體管TQ0-TQk的源極分別連接到接地節(jié)點(diǎn)。
在該圖5所示的壞地址編程回路12的結(jié)構(gòu)中,與指定壞地址時(shí)變?yōu)镠電平的預(yù)譯碼信號(hào)對(duì)應(yīng)的熔絲元件FL熔斷。因此,指定壞地址時(shí),由于放電回路被切斷,判定節(jié)點(diǎn)25維持被MOS晶體管26預(yù)充電的電源電壓Vcc電平,備用行使能快速信號(hào)SREF維持H電平。另一方面,此時(shí)反相器29c輸出的正常行使能信號(hào)NRE變?yōu)長(zhǎng)電平。
MOS晶體管28是在激活周期中預(yù)充電指示信號(hào)ZSRP變?yōu)镠電平,MOS晶體管26變?yōu)榻刂箷r(shí),為了防止在指定壞地址時(shí)判定節(jié)點(diǎn)25變?yōu)楦】諣顟B(tài)而設(shè)置的。
如圖5的壞地址編程回路12的結(jié)構(gòu)所示,在熔絲元件FL0-FLk中至少有一個(gè)熔絲元件熔斷不完全的情況下,判定節(jié)點(diǎn)25的電壓電平由于漏電流而變?yōu)橹虚g電壓電平。在這種情況下,反相器27a的輸出信號(hào)也變?yōu)橹虚g電壓電平。在該狀態(tài)下,在激活周期中,MOS晶體管26即使變?yōu)榻刂範(fàn)顟B(tài),MOS晶體管28也變?yōu)閷?dǎo)通狀態(tài),從電源節(jié)點(diǎn)向判定節(jié)點(diǎn)25提供電流,該判定節(jié)點(diǎn)25維持中間電壓電平。
反相器29a的輸出信號(hào),在比反相器29b的輸入邏輯閾值還低的情況下,備用行使能快速信號(hào)SREF維持H電平。另一方面,反相器29a和29b的輸出信號(hào)同樣變?yōu)橹虚g電壓電平,該反相器29b的輸出信號(hào)比反相器29c的輸入邏輯閾值還低的情況下,正常行使能信號(hào)NRE變?yōu)镠電平。因而在此情況下,備用行使能快速信號(hào)SREF和正常行使能信號(hào)NRE都變?yōu)镠電平,正常行和備用行均被選擇。
另外,判定節(jié)點(diǎn)25的電壓電平由于漏電流而漸漸降低,激活周期開(kāi)始后,若備用行使能信號(hào)SREF降低為L(zhǎng)電平且正常行使能信號(hào)NRE上升為H電平,則同樣地備用主字線和正常主字線都被驅(qū)動(dòng)為選擇狀態(tài),發(fā)生字線多重選擇。
此外,該壞地址編程回路12,也可以接收互補(bǔ)內(nèi)部行地址位RA和/RA,代替預(yù)譯碼信號(hào)X0-Xk。
圖6表示圖4所示備用主字線譯碼器13結(jié)構(gòu)的一個(gè)示例。圖6中,備用主字線譯碼器13包括接受激活周期指示信號(hào)RXTD和備用行使能快速信號(hào)SREF的AND回路33;串聯(lián)在節(jié)點(diǎn)32和接地節(jié)點(diǎn)之間、分別給柵極送去電源電壓Vcc的N溝道MOS晶體管30和31;根據(jù)AND回路33的輸出信號(hào)把節(jié)點(diǎn)32電氣連接到節(jié)點(diǎn)35的N溝道MOS晶體管34;根據(jù)預(yù)充電指示信號(hào)ZSRPP向節(jié)點(diǎn)35送去高電壓VPP的P溝道MOS晶體管36;將節(jié)點(diǎn)35的信號(hào)反轉(zhuǎn)的反相器38;反轉(zhuǎn)反相器38輸出信號(hào)、輸出備用主字線選擇信號(hào)ZSMWL的反相器39,以及反相器38輸出信號(hào)處于L電平時(shí)導(dǎo)通、導(dǎo)通時(shí)向節(jié)點(diǎn)35送去高電壓VPP的P溝道MOS晶體管37。
預(yù)充電指示信號(hào)ZSRPP是振幅為高電壓VPP電平的信號(hào),與預(yù)充電指示信號(hào)ZSRP同樣變化。
反相器38和39,作為其動(dòng)作電壓,接受高電壓VPP。備用主字線選擇信號(hào)ZSMWL,在選擇時(shí)設(shè)定為L(zhǎng)電平,在非選擇時(shí)設(shè)定為高電壓VPP電平。這是因?yàn)閷?duì)于選擇子字線來(lái)說(shuō)必須傳送高電壓VPP。
在圖6所示的備用主字線譯碼器13的結(jié)構(gòu)中,由于MOS晶體管30和31總是處于導(dǎo)通狀態(tài),所以節(jié)點(diǎn)32保持接地電壓電平。預(yù)充電周期中,預(yù)充電指示信號(hào)ZSRP處于L電平,節(jié)點(diǎn)35被MOS晶體管36充電至高電壓VPP電平,備用主字線選擇信號(hào)ZSMWL維持高電壓VPP電平。
預(yù)充電周期中,激活周期指示信號(hào)RXTD為L(zhǎng)電平,AND回路33的輸出信號(hào)為L(zhǎng)電平,MOS晶體管34處于截止?fàn)顟B(tài)。另外,反相器38的輸出信號(hào)為L(zhǎng)電平,MOS晶體管37處于導(dǎo)通狀態(tài)。
一旦激活周期開(kāi)始,預(yù)充電指示信號(hào)ZSRPP便變?yōu)楦唠妷篤PP電平的H電平,MOS晶體管36變?yōu)榻刂範(fàn)顟B(tài)。此外,激活周期指示信號(hào)RXTD變?yōu)镠電平。在壞地址被指定的情況下,備用行使能快速信號(hào)SREF為H電平,AND回路33的輸出信號(hào)變?yōu)镠電平,MOS晶體管34變?yōu)閷?dǎo)通狀態(tài)。相應(yīng)地,節(jié)點(diǎn)35通過(guò)MOS晶體管34,30和31向接地節(jié)點(diǎn)放電,反相器38的輸出信號(hào)變?yōu)楦唠妷篤PP電平,MOS晶體管37變?yōu)榻刂範(fàn)顟B(tài)。另外,來(lái)自反相器39的備用主字線選擇信號(hào)ZSMWL變?yōu)榻拥仉妷弘娖降腖電平,備用主字線SMWL被驅(qū)動(dòng)為選擇狀態(tài)。
在壞地址以外的地址被指定的情況下,備用行使能快速信號(hào)SREF為L(zhǎng)電平,AND回路33的輸出信號(hào)為L(zhǎng)電平,MOS晶體管34維持截止?fàn)顟B(tài),備用主字線譯碼器13維持和預(yù)充電周期時(shí)相同的狀態(tài)。
如該圖6所示,AND回路33的輸出信號(hào)為L(zhǎng)電平時(shí),MOS晶體管34設(shè)定為截止?fàn)顟B(tài)。因而,備用行使能快速信號(hào)SREF在激活周期開(kāi)始時(shí)為H電平,一旦節(jié)點(diǎn)35放電為L(zhǎng)電平之后由于漏電流使備用行使能快速信號(hào)SREF降至L電平,MOS晶體管34便維持截止?fàn)顟B(tài),節(jié)點(diǎn)35由于L電平而變?yōu)楦】諣顟B(tài),備用主字線選擇信號(hào)ZSMWL維持選擇狀態(tài)的L電平。此時(shí),一旦正常行使能信號(hào)NRE變?yōu)镠電平,正常主字線選擇信號(hào)即被激活,發(fā)生多重選擇。
圖7表示圖3所示正常主字線譯碼器10結(jié)構(gòu)的一個(gè)示例。在圖7中,正常主字線譯碼器10包括串聯(lián)連接在節(jié)點(diǎn)42和接地節(jié)點(diǎn)之間、在各自的柵極上接受預(yù)譯碼信號(hào)Xi和Xj的N溝道MOS晶體管40和41;連接在電源節(jié)點(diǎn)和節(jié)點(diǎn)42之間、而且在該柵極上接受預(yù)譯碼信號(hào)Xi的P溝道MOS晶體管43;連接在節(jié)點(diǎn)42和電源節(jié)點(diǎn)之間而且在其柵極上接受預(yù)譯碼信號(hào)Xj的P溝道MOS晶體管44;接受激活周期指示信號(hào)RXTD和正常行使能信號(hào)NRE的AND回路45;在AND回路45的輸出信號(hào)為H電平時(shí)導(dǎo)通,導(dǎo)通時(shí)把節(jié)點(diǎn)42電氣連接到節(jié)點(diǎn)47的N溝道MOS晶體管46;在預(yù)充電周期指示信號(hào)ZSRPP為L(zhǎng)電平時(shí)導(dǎo)通,導(dǎo)通時(shí)向節(jié)點(diǎn)47傳送高電壓VPP的P溝道MOS晶體管48a;把節(jié)點(diǎn)47的信號(hào)反轉(zhuǎn)的反相器49a;把反相器49a的輸出信號(hào)反轉(zhuǎn)、生成主字線選擇信號(hào)ZNMWL的反相器49b;在反相器49a的輸出信號(hào)為L(zhǎng)電平時(shí)導(dǎo)通、導(dǎo)通時(shí)向節(jié)點(diǎn)47傳送高電壓VPP的P溝道MOS晶體管48b。
正常主字線選擇信號(hào)ZMWL在選擇時(shí)為L(zhǎng)電平,非選擇時(shí)變?yōu)楦唠妷篤PP的電平。因而,反相器49a和49b接受高電壓VPP作為動(dòng)作電源電壓。
在該圖7所示的主字線譯碼器10的結(jié)構(gòu)中,在預(yù)充電周期中,AND回路45的輸出信號(hào)為L(zhǎng)電平,MOS晶體管46處于截止?fàn)顟B(tài)。另一方面,MOS晶體管48a根據(jù)預(yù)充電指示信號(hào)ZSRPP變?yōu)閷?dǎo)通狀態(tài),節(jié)點(diǎn)47預(yù)充電至高電壓VPP電平。相應(yīng)地,反相器49a的輸出信號(hào)變?yōu)長(zhǎng)電平,另外MOS晶體管48n變?yōu)閷?dǎo)通狀態(tài)。
一旦激活周期開(kāi)始,預(yù)充電指示信號(hào)ZSRPP變?yōu)楦唠妷篤PP電平,MOS晶體管48a變?yōu)榻刂範(fàn)顟B(tài)。另一方面,激活周期指示信號(hào)RXTD變?yōu)镠電平,若正常行使能信號(hào)NRE為H電平,則AND回路45的輸出信號(hào)變?yōu)镠電平,MOS晶體管46變?yōu)閷?dǎo)通狀態(tài)。若預(yù)譯碼信號(hào)Xi和Xj均為H電平,則MOS晶體管43和44變?yōu)榻刂範(fàn)顟B(tài),MOS晶體管40和41變?yōu)閷?dǎo)通狀態(tài),節(jié)點(diǎn)42被驅(qū)動(dòng)為接地電壓電平,相應(yīng)地,節(jié)點(diǎn)47變?yōu)長(zhǎng)電平,正常主字線選擇信號(hào)ZNMWL變?yōu)長(zhǎng)電平。
另一方面,預(yù)譯碼信號(hào)Xi和Xj中至少一個(gè)為L(zhǎng)電平時(shí),MOS晶體管40和41中至少一個(gè)變?yōu)榻刂範(fàn)顟B(tài),另外,MOS晶體管43和44中至少一個(gè)變?yōu)閷?dǎo)通狀態(tài)。因此,節(jié)點(diǎn)42變?yōu)殡娫措妷篤cc電平。MOS晶體管46的柵極和源極電壓均變?yōu)殡娫措妷篤cc電平,自身變?yōu)榻刂範(fàn)顟B(tài),起著在電氣上把節(jié)點(diǎn)42和節(jié)點(diǎn)47分開(kāi)的去耦晶體管的功能。因此,節(jié)點(diǎn)47維持高電壓VPP電平,正常主字線選擇信號(hào)ZNMWL維持高電壓VPP電平。
在該激活周期中,正常行使能信號(hào)NRE為L(zhǎng)電平時(shí),AND回路45的輸出信號(hào)為L(zhǎng)電平,MOS晶體管46變?yōu)榻刂範(fàn)顟B(tài),正常主字線ZNMWL與預(yù)充電周期時(shí)相同,維持高電壓VPP電平。
另外,激活周期中預(yù)譯碼信號(hào)被圖中未示出的回路鎖存,一旦正常行使能信號(hào)NRE從L電平上升為H電平,MOS晶體管46變?yōu)閷?dǎo)通狀態(tài),節(jié)點(diǎn)47根據(jù)預(yù)譯碼信號(hào)Xi和Xj被放電為接地電壓電平,正常字線選擇信號(hào)ZMWL被驅(qū)動(dòng)為L(zhǎng)電平。
該正常主字線選擇信號(hào)ZMWL在讀出放大器激活后被驅(qū)動(dòng)到選擇狀態(tài)的情況下,根據(jù)連接到備用子字線的存儲(chǔ)單元的數(shù)據(jù),確定位線電位,雖然抑制了壞位數(shù)據(jù)產(chǎn)生的不良影響,但是產(chǎn)生了消耗電流增大的問(wèn)題。讀出放大器激活前,一旦正常主字線選擇信號(hào)ZMWL被驅(qū)動(dòng)為選擇狀態(tài),壞存儲(chǔ)單元的數(shù)據(jù)對(duì)連接到備用子字線的存儲(chǔ)單元的數(shù)據(jù)產(chǎn)生不良影響,無(wú)法讀出正確數(shù)據(jù)。這樣的多重選擇用以下詳細(xì)示出的結(jié)構(gòu)檢測(cè)出來(lái)。
圖8表示圖3所示備用地址變換電路14的結(jié)構(gòu)的一個(gè)示例。在圖8中,還示出備用子字線譯碼器15的預(yù)譯碼回路15A的結(jié)構(gòu)。
在圖8中,備用地址變換回路14包括接受測(cè)試方式指示信號(hào)TE的反相器50;根據(jù)測(cè)試方式指示信號(hào)TE和反相器50的輸出信號(hào),向節(jié)點(diǎn)55傳送反相的行地址位/RA0的CMOS傳輸門(mén)51;根據(jù)測(cè)試方式指示信號(hào)TE和反相器50輸出信號(hào),與CMOS傳輸門(mén)51互補(bǔ)地導(dǎo)通,導(dǎo)通時(shí)把行地址位RA0傳輸給節(jié)點(diǎn)55的CMOS傳輸門(mén)52;根據(jù)測(cè)試方式指示信號(hào)TE和反相器50的輸出信號(hào)而選擇性地導(dǎo)通,導(dǎo)通時(shí)把行地址位RA0傳輸給節(jié)點(diǎn)57的CMOS傳輸門(mén)53;根據(jù)測(cè)試方式指示信號(hào)TE和反相器50的輸出信號(hào)而與CMOS傳輸門(mén)53互補(bǔ)地導(dǎo)通,導(dǎo)通時(shí)把反相的行地址位/RA0傳輸給節(jié)點(diǎn)57的CMOS傳輸門(mén)54。地址位RA0和/RA0從圖1所示的地址緩沖器3生成。
由該行地址位RA0指定地址的偶數(shù)/奇數(shù)。測(cè)試方式指示信號(hào)TE為H電平時(shí),CMOS傳輸門(mén)52和54導(dǎo)通,向節(jié)點(diǎn)55和57傳輸?shù)刂肺籖A0和/RA0。另一方面,當(dāng)測(cè)試方式指示TE為L(zhǎng)電平時(shí),CMOS傳輸門(mén)51和53導(dǎo)通,分別向節(jié)點(diǎn)55和57傳輸?shù)刂肺?RA0和RA0。
因此,通過(guò)變更測(cè)試方式指示信號(hào)TE的邏輯電平,交換傳輸互補(bǔ)地址RA0和/RA0的節(jié)點(diǎn)。通過(guò)該行地址位RA0和/RA0的位置交換,等價(jià)地進(jìn)行反轉(zhuǎn)行地址位RA0的邏輯電平的操作。就是說(shuō),通過(guò)該行地址位RA0和/RA0的位置交換,進(jìn)行偶數(shù)地址和奇數(shù)地址的交換。
備用子字線譯碼器15的預(yù)譯碼回路15A包括接受節(jié)點(diǎn)55的位和地址位/RA1的NAND回路60;反轉(zhuǎn)NAND回路60的輸出信號(hào)、生成預(yù)譯碼信號(hào)X0的反相器61;接受節(jié)點(diǎn)57的位和地址位/RA1的NAND回路62;接受NAND回路62的輸出信號(hào)、生成預(yù)譯碼信號(hào)X1的反相器63;接受行地址位/RA0和RA1的NAND回路64;反轉(zhuǎn)NAND回路64的輸出信號(hào)、生成預(yù)譯碼信號(hào)X2的反相器65;接受行地址位/RA0和RA1的NAND回路66;反轉(zhuǎn)NAND回路66的輸出信號(hào)、生成預(yù)譯碼信號(hào)X3的反相器67。由這些預(yù)譯碼信號(hào)X0-X3分別指定備用子字線SSWL0-SSWL3。
該圖8所示的預(yù)譯碼回路部分15A,是AND型預(yù)譯碼回路,在所提供的行地址位都處于H電平時(shí),NAND回路60、62、64和66分別輸出L電平的信號(hào)。
圖9概略地表示備用子字線譯碼器15的譯碼部分的結(jié)構(gòu)。在圖9中,備用字線譯碼器15的譯碼部分15B包括根據(jù)預(yù)譯碼信號(hào)X0和激活周期指示信號(hào)RXTD,生成互補(bǔ)的子譯碼信號(hào)SD0和ZSD0的備用子譯碼器70a;根據(jù)預(yù)譯碼信號(hào)X1和激活周期指示信號(hào)RXTD,生成備用子譯碼信號(hào)SSD1和ZSSD1的備用子譯碼器70b;根據(jù)預(yù)譯碼信號(hào)X2和激活周期指示信號(hào)RXTD,生成備用子譯碼信號(hào)SSD2和ZSSD2的備用子譯碼器70c;根據(jù)預(yù)譯碼信號(hào)X3和激活周期指示信號(hào)RXTD,生成備用子譯碼信號(hào)SSD3和ZSSD3的備用子譯碼器70d。
備用子譯碼信號(hào)SSD0-SSD3的振幅為高電壓VPP電平,另一方面,反相備用子譯碼信號(hào)ZSSD0-ZSSD3的振幅為電源電壓Vcc電平。備用子譯碼信號(hào)SSD0-SSD3在選擇時(shí)為高電壓VPP電平,非選擇時(shí)為接地電壓電平。另一方面,反相的備用子譯碼信號(hào)ZSSD0-ZSSD3在相應(yīng)的子字線選擇時(shí),為接地電壓電平,而在相應(yīng)的子字線為非選擇狀態(tài)時(shí),為電源電壓Vcc電平。
正常子字線譯碼器11具有與圖8和圖9所示的預(yù)譯碼回路15A和譯碼回路15B相同的結(jié)構(gòu),根據(jù)來(lái)自地址緩沖器的地址位RA0和RA1,生成正常子字線譯碼信號(hào)。對(duì)于該正常子字線譯碼器11不進(jìn)行地址變換操作。
圖10表示子字驅(qū)動(dòng)器SWD結(jié)構(gòu)的一個(gè)示例。正常子字驅(qū)動(dòng)器NSWD和備用子字驅(qū)動(dòng)器SSWD具有相同的結(jié)構(gòu),所以在圖10中,只是代表性地表示了一個(gè)子字驅(qū)動(dòng)器SWD的結(jié)構(gòu)。
在圖10中,子字驅(qū)動(dòng)器SWD包括根據(jù)主字線選擇信號(hào)ZMWL向子字線SWL傳輸子譯碼信號(hào)SD的P溝道MOS晶體管72;根據(jù)主字線選擇信號(hào)ZMWL,把子字線SWL放電為接地電壓電平的N溝道MOS晶體管73;根據(jù)反相子譯碼信號(hào)ZSD,把子字線SWL驅(qū)動(dòng)為接地電壓電平的N溝道MOS晶體管74。
主字線選擇信號(hào)ZMWL處于高電壓VPP電平時(shí),MOS晶體管72處于截止?fàn)顟B(tài),MOS晶體管73處于導(dǎo)通狀態(tài),不論子譯碼信號(hào)SD和ZSD的邏輯電平為何,子字線SWL均保持接地電壓電平。
另一方面,主字線選擇信號(hào)ZMWL處于L電平時(shí),MOS晶體管73變?yōu)榻刂範(fàn)顟B(tài)。在這種狀態(tài)下,子譯碼信號(hào)SD為高電壓VPP電平時(shí),經(jīng)過(guò)MOS晶體管72,高電壓VPP電平的子譯碼信號(hào)SD傳送給子字線SWL。反相的子譯碼信號(hào)ZSD為接地電壓電平,MOS晶體管74維持截止?fàn)顟B(tài),子字線SWL被驅(qū)動(dòng)為高電壓VPP電平。
另一方面,子譯碼信號(hào)SD為接地電壓電平時(shí),MOS晶體管72的柵極和源極電壓變得相同,所以維持截止?fàn)顟B(tài)。此時(shí)反相的子譯碼信號(hào)ZSD處于H電平,子字線SWL經(jīng)過(guò)MOS晶體管74被驅(qū)動(dòng)為接地電壓電平。
因此,子字線SWL根據(jù)主字線選擇信號(hào)ZMWL和子譯碼信號(hào)SD以及ZSD,被驅(qū)動(dòng)為高電壓VPP電平或者接地電壓電平。
圖11表示測(cè)試方式指示信號(hào)TE為L(zhǎng)電平時(shí)的行地址位RA1和RA0與備用子字線的對(duì)應(yīng)關(guān)系。在圖11中,測(cè)試方式指示信號(hào)TE1為L(zhǎng)電平時(shí),圖8所示的CMOS傳輸門(mén)51和53變?yōu)閷?dǎo)通狀態(tài),分別向節(jié)點(diǎn)55和57傳輸行地址位/RA0和RA0。因此,行地址位(RA1,RA0)為(0,0)、(0,1)、(1,0)和(1,1)時(shí),分別把預(yù)譯碼信號(hào)X0、X1、X2和X3驅(qū)動(dòng)為選擇狀態(tài)。這些預(yù)譯碼信號(hào)X0-X3分別與備用子字線SSWL0-SSWL3對(duì)應(yīng),通過(guò)使行地址位RA1和RA0所表示的地址逐次增大,即可依次選擇備用子字線SSWL0-SSWL3。
圖12概略地表示測(cè)試方式指示信號(hào)TE為H電平時(shí)行地址位RA1和RA0與備用子字線的對(duì)應(yīng)關(guān)系。測(cè)試方式指示信號(hào)TE為H電平時(shí),圖8所示的CMOS傳輸門(mén)52和54變?yōu)閷?dǎo)通狀態(tài),分別向節(jié)點(diǎn)55和57傳輸行地址位RA0和/RA0。因此,指定行地址位(RA1,RA0)依次逐個(gè)地從(0,0)增大至(1,1)的情況下,預(yù)譯碼信號(hào)按X1、X0、X3和X2的順序被驅(qū)動(dòng)為選擇狀態(tài)。就是說(shuō),偶數(shù)地址變換為奇數(shù)地址。另一方面,奇數(shù)地址變換為偶數(shù)地址。因此,在子字線上,備用子字線SSWL1、SSWL0、SSWL3和SSWL2,也按此順序依次被選擇。
圖13概略地表示該備用子字線SSWL0-SSWL3和相應(yīng)的正常子字線NSWL0-NSWL3的行地址位的對(duì)應(yīng)關(guān)系。在圖13中,測(cè)試方式指示信號(hào)TE處于L電平時(shí),正常子字線NSWL0-NSWL3分別對(duì)應(yīng)于備用子字線SSWL0-SSWL3。
另一方面,測(cè)試方式指示信號(hào)TE設(shè)置為H電平的情況下,備用子字線SSWL0對(duì)應(yīng)于正常子字線NSWL1,備用子字線SSWL1對(duì)應(yīng)于正常子字線NSWL0。另外,備用子字線SSWL2和SSWL3分別對(duì)應(yīng)于正常子字線NSWL3和NSWL2。
因此,通過(guò)在偶數(shù)行地址和奇數(shù)行地址上,寫(xiě)入與列方向上數(shù)據(jù)邏輯電平不同的棋盤(pán)模式的數(shù)據(jù),在發(fā)生多重選擇的情況下,不同的數(shù)據(jù)模式在同一位線上讀出,所以讀出放大器無(wú)法讀出對(duì)應(yīng)于預(yù)期值的數(shù)據(jù)。由讀出放大器放大的鎖存數(shù)據(jù)讀出到外部,與預(yù)期值的數(shù)據(jù)模式比較,即可檢測(cè)出缺陷。
如圖14所示,備用字線SSWL0和SSWL1與正常子字線NSWL0和NSWL1,其所連接的存儲(chǔ)單元的配置模式相同,另外,正常子字線NSWL0和NSWL3以及備用子字線SSWL2和SSWL3,其連接的存儲(chǔ)單元配置模式相同。因此,如圖14所示,在偶數(shù)行地址和奇數(shù)行地址上,寫(xiě)入邏輯電平不同的數(shù)據(jù)的情況下,在同一位線上發(fā)生多重選擇的情況下,便會(huì)讀出邏輯電平不同的數(shù)據(jù)。
現(xiàn)在,如圖14所示,考慮在對(duì)應(yīng)于正常子字線NSWL0和NSWL1分別與位線BL的交叉處配置正常存儲(chǔ)單元NMC。另外,在對(duì)應(yīng)于備用子字線SSWL0和SSWL1分別與位線BL的交叉處也配置備用存儲(chǔ)單元SMC。
對(duì)正常子字線NSWL0的正常存儲(chǔ)單元NMC寫(xiě)入H電平數(shù)據(jù),正常子字線NSWL1連接的正常存儲(chǔ)單元NMC上存入L電平的數(shù)據(jù)。同樣,備用子字線SSWL0連接的備用存儲(chǔ)單元SMC上存入H電平的數(shù)據(jù),備用子字線SSWL1連接的備用存儲(chǔ)單元SMC上存入L電平的數(shù)據(jù)。
在發(fā)生多重選擇的情況下,不進(jìn)行地址變換時(shí),備用子字線SSWL0和正常子字線NSWL0同時(shí)被選擇,在這種情況下,從位線BL讀出H電平數(shù)據(jù)。正常存儲(chǔ)單元MSC是無(wú)缺陷的存儲(chǔ)單元時(shí),在位線上讀出與寫(xiě)入數(shù)據(jù)相同的數(shù)據(jù),由讀出放大器檢測(cè)放大,所以讀出放大器放大鎖存的數(shù)據(jù)與預(yù)期值數(shù)據(jù)相同,在外部無(wú)法檢測(cè)出該多重選擇。
另一方面,測(cè)試方式指示信號(hào)TE設(shè)定為H電平時(shí),備用子字線SSWL1和正常子字線NSWL0在發(fā)生多重選擇時(shí)同時(shí)被選擇。因此,在這種情況下,在位線BL上,從連接到正常子字線NSWL0的存儲(chǔ)單元讀出H電平數(shù)據(jù),從連接到備用子字線SSWL1的備用存儲(chǔ)單元SMC讀出L電平數(shù)據(jù)。因此位線BL上H電平數(shù)據(jù)與L電平數(shù)據(jù)發(fā)生沖突,讀出的數(shù)據(jù)相互抵消,相應(yīng)的讀出放大器無(wú)法正確地讀出存儲(chǔ)單元的數(shù)據(jù),結(jié)果出現(xiàn)讀出故障。因此,讀出放大器放大鎖存的數(shù)據(jù)向外部讀出,通過(guò)與預(yù)期值數(shù)據(jù)比較,即可檢測(cè)出多重選擇的發(fā)生。
圖15表示按照本發(fā)明實(shí)施例2的半導(dǎo)體存儲(chǔ)裝置試驗(yàn)方法的流程圖。以下參照?qǐng)D15說(shuō)明這種多重選擇的檢測(cè)方法。
在圓片級(jí)下檢測(cè)存儲(chǔ)單元的缺陷,壞地址熔絲編程結(jié)束之后,在該圓片級(jí)測(cè)試過(guò)程中,首先把測(cè)試方式指示信號(hào)TE設(shè)定為L(zhǎng)電平,依次寫(xiě)入數(shù)據(jù)模式,使得對(duì)于所有行地址,對(duì)于偶數(shù)行地址和奇數(shù)行地址,至少在列方向上把數(shù)據(jù)的邏輯電平不同的棋盤(pán)模式存入存儲(chǔ)陣列(步驟S1)。
寫(xiě)入該數(shù)據(jù)時(shí),已經(jīng)進(jìn)行了熔絲編程,與壞行地址對(duì)應(yīng)的正常主字線用備用主字線置換。在這種情況下,根據(jù)外部地址進(jìn)行存取,寫(xiě)入數(shù)據(jù)時(shí),在壞地址指定時(shí)不一定經(jīng)常發(fā)生多重選擇。這樣間歇地發(fā)生多重選擇的情況下,通過(guò)反復(fù)用各種各樣的棋盤(pán)模式進(jìn)行測(cè)試,即可檢測(cè)出多重選擇的發(fā)生。
但是,為了可靠地檢測(cè)出多重選擇,正如后面將要說(shuō)明的,也可以強(qiáng)制地把與壞行地址對(duì)應(yīng)的主字線驅(qū)動(dòng)為選擇狀態(tài)(停止冗余置換),對(duì)于與壞行地址對(duì)應(yīng)的存儲(chǔ)單元進(jìn)行數(shù)據(jù)寫(xiě)入。此時(shí),對(duì)備用子字線寫(xiě)入數(shù)據(jù)時(shí),強(qiáng)制地使正常子字線全都保持非選擇狀態(tài)。
在該步驟S1中,對(duì)于所有行地址,至少在列方向上,寫(xiě)入成為棋盤(pán)模式的數(shù)據(jù)模式,然后把測(cè)試方式指示信號(hào)TE設(shè)置為H電平。在這種狀態(tài)下,從所有行地址讀出數(shù)據(jù)(步驟S2)。在該步驟S2中,為了檢測(cè)出多重選擇,僅僅依次地變更行地址,把與壞行地址對(duì)應(yīng)的正常主字線用備用主字線置換。
然后,把讀出的數(shù)據(jù)模式與預(yù)期值數(shù)據(jù)模式比較,根據(jù)比較結(jié)果進(jìn)行多重選擇的判斷(步驟S3)。
因此,在步驟S2,把測(cè)試方式指示信號(hào)TE設(shè)置為H電平,進(jìn)行地址變換并讀出數(shù)據(jù),在訪問(wèn)壞行地址時(shí)出現(xiàn)多重選擇的情況下,數(shù)據(jù)發(fā)生沖突,讀出與預(yù)期值數(shù)據(jù)模式不同的數(shù)據(jù)模式。因此,例如,壞行地址的壞存儲(chǔ)單元的數(shù)據(jù),即使在與對(duì)應(yīng)的備用存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)一致的情況下,由于在其余的存儲(chǔ)單元中數(shù)據(jù)發(fā)生不一致,也可以可靠地檢測(cè)出多重選擇。
在圖15所示的試驗(yàn)方法中,對(duì)于所有行地址(對(duì)于壞地址中包含正常子字線的所有子字線),寫(xiě)入棋盤(pán)模式的數(shù)據(jù),檢測(cè)多重選擇。這是為了在該多重選擇檢測(cè)的同時(shí),進(jìn)行其他存儲(chǔ)單元的漏電等檢測(cè)。但是,在允許進(jìn)行專(zhuān)為檢測(cè)多重選擇的測(cè)試的情況下,也可以如圖16所示,只對(duì)與該壞行地址對(duì)應(yīng)的正常和備用存儲(chǔ)單元寫(xiě)入棋盤(pán)數(shù)據(jù)模式,進(jìn)行數(shù)據(jù)讀出,進(jìn)行多重選擇的檢測(cè)。
具體地說(shuō),首先,如圖16所示,把測(cè)試方式指示信號(hào)TE設(shè)置為L(zhǎng)電平,對(duì)補(bǔ)救對(duì)象的行地址依次寫(xiě)入棋盤(pán)模式(步驟S10)。為了以主字線為單位進(jìn)行缺陷補(bǔ)救,依次指定與該壞主字線對(duì)應(yīng)配置的備用子字線,寫(xiě)入棋盤(pán)的數(shù)據(jù)模式。同樣地,對(duì)于備用主字線,也對(duì)相應(yīng)的備用子字線寫(xiě)入數(shù)據(jù)。在這種情況下,也可以僅僅進(jìn)行冗余置換,指定壞地址進(jìn)行數(shù)據(jù)寫(xiě)入。對(duì)備用子字線寫(xiě)入數(shù)據(jù)時(shí),在發(fā)生多重選擇的情況下,對(duì)相應(yīng)的壞正常子字線也存儲(chǔ)同一數(shù)據(jù)。
即使在寫(xiě)入數(shù)據(jù)時(shí)不發(fā)生多重選擇,而在數(shù)據(jù)讀出時(shí)發(fā)生多重選擇的情況下,讀出數(shù)據(jù)時(shí),對(duì)于被驅(qū)動(dòng)為選擇狀態(tài)的正常子字線,不進(jìn)行數(shù)據(jù)寫(xiě)入。因此,即使在這種情況下,與同時(shí)被選擇的正常和備用子字線連接的正常和備用存儲(chǔ)單元上,由于存入了不同模式的數(shù)據(jù),所以會(huì)讀出與預(yù)期值數(shù)據(jù)不同的數(shù)據(jù)模式,可以檢測(cè)出該多重選擇。
接著,測(cè)試方式指示信號(hào)TE設(shè)置為H電平,依次從補(bǔ)救對(duì)象的地址讀出數(shù)據(jù)(步驟S11)。讀出各個(gè)數(shù)據(jù)時(shí),進(jìn)行冗余置換。接著,與預(yù)期值的模式比較(步驟S12),根據(jù)該比較的結(jié)果,判斷是否發(fā)生了多重選擇(步驟S13)。
在判定發(fā)生了多重選擇的情況下,再次進(jìn)行熔絲編程(步驟S14),另外,在步驟S14結(jié)束之后,再次回到步驟S10。另一方面,在步驟S13中,在判定沒(méi)有發(fā)生多重選擇的情況下,判定進(jìn)行了正確的熔絲編程,該試驗(yàn)過(guò)程結(jié)束。
通過(guò)僅僅對(duì)作為補(bǔ)救對(duì)象的行地址進(jìn)行有無(wú)多重選擇的檢測(cè),可以縮短用以檢測(cè)多重選擇的測(cè)試時(shí)間,另外,由于作為存取對(duì)象的地址數(shù)目少,故可在有限的時(shí)間內(nèi)采用各種各樣的數(shù)據(jù)模式,進(jìn)行可靠的多重選擇的檢測(cè)。
此外,在上述試驗(yàn)方法中,也可以把測(cè)試方式指示信號(hào)TE設(shè)置為H電平,進(jìn)行棋盤(pán)模式數(shù)據(jù)的寫(xiě)入,然后,把測(cè)試方式指示信號(hào)TE設(shè)置為L(zhǎng)電平進(jìn)行數(shù)據(jù)讀出。即使在這種情況下,發(fā)生多重選擇時(shí),由于在備用子字線上,偶數(shù)地址和奇數(shù)地址在數(shù)據(jù)寫(xiě)入時(shí)和在數(shù)據(jù)讀出時(shí)進(jìn)行交換,故可檢測(cè)出多重選擇的發(fā)生。
另外,在上述說(shuō)明中,采用對(duì)一條主字線配置4條子字線的4路層次字線結(jié)構(gòu)。但是,對(duì)于一條主字線配置8條子字線的8路層次字線的結(jié)構(gòu),也可以得到同樣的效果。
如上所述,按照本發(fā)明實(shí)施例2,在數(shù)據(jù)寫(xiě)入時(shí)和數(shù)據(jù)讀出時(shí)根據(jù)測(cè)試方式指示信號(hào)改變備用子字線的地址,對(duì)偶數(shù)地址和奇數(shù)地址,寫(xiě)入成為棋盤(pán)模式的數(shù)據(jù)模式,即可正確地檢測(cè)出多重選擇,檢測(cè)出壞地址編程缺陷。
圖17概略地表示按照本發(fā)明實(shí)施例3的半導(dǎo)體存儲(chǔ)裝置主要部分的結(jié)構(gòu)。在圖17中,來(lái)自子字線譯碼器82的子譯碼器信號(hào)SD0-SD3和ZSD0-ZSD3,一起傳輸給正常存儲(chǔ)陣列NMA和冗余存儲(chǔ)陣列RMA。但是,在圖17中,沒(méi)有示出反相子譯碼信號(hào)ZSD0-ZSD3。
向該子字線的譯碼器82提供接受行地址位RA0和RA1(RA0,1)的地址變換電路80的輸出信號(hào)。該地址變換電路80根據(jù)備用行強(qiáng)制信號(hào)STE,進(jìn)行地址變換動(dòng)作。在該備用行強(qiáng)制信號(hào)STE被激活時(shí)(H電平時(shí))強(qiáng)制選擇備用主字線。
在正常存儲(chǔ)陣列中,設(shè)置接受反相備用行強(qiáng)制信號(hào)ZSTE的正常主字線譯碼器84。該正常主字線譯碼器,在反相備用行強(qiáng)制信號(hào)ZSTE為L(zhǎng)電平時(shí),禁止該譯碼器動(dòng)作。另一方面,反相備用行強(qiáng)制信號(hào)ZSTE為H電平時(shí),正常行使能信號(hào)NRE設(shè)定為常時(shí)激活的狀態(tài),正常主字線NMWL,不論壞地址的編程如何,都被驅(qū)動(dòng)為選擇狀態(tài)。就是說(shuō),與壞地址對(duì)應(yīng)的正常主字線被驅(qū)動(dòng)為選擇狀態(tài)。
圖17所示的結(jié)構(gòu)中,地址變換回路80,僅在備用行強(qiáng)制信號(hào)STE被激活,備用子字線被選擇時(shí)才進(jìn)行地址變換。反相備用行強(qiáng)制信號(hào)ZSTE變?yōu)镠電平的情況下,地址變換回路80使備用行強(qiáng)制信號(hào)STE為L(zhǎng)電平,不進(jìn)行地址變換。按照該圖17的結(jié)構(gòu),可以共同地給正常存儲(chǔ)陣列NMA和冗余存儲(chǔ)陣列SMA配置子字線譯碼器82,可防止回路占用面積增大。
圖18表示產(chǎn)生該備用行強(qiáng)制信號(hào)ZSTE和STE的部分的結(jié)構(gòu)的一個(gè)示例。在圖18中,備用行強(qiáng)制信號(hào)產(chǎn)生部分包括接受測(cè)試方式指示信號(hào)TMOD和強(qiáng)制指示信號(hào)SRFRC的AND回路92;反轉(zhuǎn)強(qiáng)制信號(hào)SRFRC的反相器90;以及接受反相器90輸出信號(hào)和測(cè)試方式指示信號(hào)TMOD的AND回路94。AND回路92輸出備用行強(qiáng)制信號(hào)STE,AND回路94輸出反相的備用行強(qiáng)制信號(hào)ZSTE。
備用行強(qiáng)制信號(hào)產(chǎn)生部分還包括接收來(lái)自壞地址編程回路12的備用行使能快速信號(hào)ZSREFF和AND回路94輸出的反相備用行強(qiáng)制信號(hào)的門(mén)電路95;接受門(mén)電路95的輸出信號(hào)和來(lái)自AND回路92的備用行強(qiáng)制信號(hào)STE,生成備用行使能快速信號(hào)SREF的OR回路96;接受正常行使能快速信號(hào)NREF和AND回路92的輸出信號(hào)STE的門(mén)電路97;接受門(mén)電路97的輸出信號(hào)和AND回路94的輸出信號(hào)ZSTE生成正常行使能信號(hào)NRE的OR回路98。
門(mén)電路95在反相備用強(qiáng)制信號(hào)ZSTE為L(zhǎng)電平時(shí)作為緩沖器回路動(dòng)作,根據(jù)備用行使能快速信號(hào)SREFF,生成輸出信號(hào)。另一方面,門(mén)電路95在反相備用強(qiáng)制信號(hào)ZSTE為H電平時(shí)變?yōu)榻範(fàn)顟B(tài),輸出L電平的信號(hào)。
門(mén)電路97在備用強(qiáng)制信號(hào)STE為L(zhǎng)電平時(shí),作為緩沖器回路動(dòng)作,根據(jù)正常行使能快速信號(hào)NREF,生成輸出信號(hào)。門(mén)電路97另外還在備用強(qiáng)制信號(hào)STE為H電平時(shí)變?yōu)榻範(fàn)顟B(tài),把輸出信號(hào)固定為L(zhǎng)電平。
來(lái)自該OR回路96的備用行使能快速信號(hào)SREF在備用主字線譯碼器86內(nèi)生成,決定備用主字線SMWL被選擇與否。在配置多條備用主字線的情況下,該OR回路96輸出的備用行使能快速信號(hào)SREF一起傳送給這多個(gè)備用主字線譯碼器。
OR回路98也可以分別針對(duì)正常主字線設(shè)置,另外,來(lái)自該OR回路98的正常行使能信號(hào)NRE也可以一起傳輸給在正常存儲(chǔ)陣列NMA中與正常主字線對(duì)應(yīng)配置的正常主字線譯碼器80。
此外,壞地址編程回路12的結(jié)構(gòu)與圖5所示結(jié)構(gòu)相同,只是各輸出信號(hào)所用的符號(hào)變了。
另外,地址變換回路80的結(jié)構(gòu)與圖8所示結(jié)構(gòu)相同,取代測(cè)試方式指示信號(hào)TE,而提供備用行強(qiáng)制信號(hào)STE。
圖19表示按照本發(fā)明實(shí)施例3的半導(dǎo)體存儲(chǔ)裝置試驗(yàn)方法的流程圖。以下參照?qǐng)D19說(shuō)明該圖17所示的半導(dǎo)體存儲(chǔ)裝置的動(dòng)作。
首先,把測(cè)試方式指示信號(hào)TMOD和強(qiáng)制設(shè)定信號(hào)SRFRC設(shè)置為L(zhǎng)電平,至少向補(bǔ)救對(duì)象的行地址寫(xiě)入棋盤(pán)模式(步驟20)。在這里,也可以只對(duì)于壞地址的主字線的子字線,對(duì)偶數(shù)地址和奇數(shù)地址寫(xiě)入棋盤(pán)模式。也可以不這樣做,而是對(duì)包括壞地址的子字線的所有行地址進(jìn)行棋盤(pán)模式寫(xiě)入。
通過(guò)將測(cè)試方式指示信號(hào)TMOD設(shè)定為H電平,把強(qiáng)制設(shè)定信號(hào)SRFRC設(shè)定為L(zhǎng)電平,使AND回路94的輸出信號(hào)變?yōu)镠電平,使OR回路98輸出的正常行使能信號(hào)NRE變?yōu)镠電平,不論壞地址編程如何,都可根據(jù)地址信號(hào)選擇正常主字線。
其次,測(cè)試方式指示信號(hào)TMOD和強(qiáng)制設(shè)定信號(hào)SRFRC一起設(shè)定為H電平。在這種狀態(tài)下,AND回路92輸出的備用行強(qiáng)制信號(hào)STE變?yōu)镠電平,OR回路96的備用行使能信號(hào)SREF變?yōu)镠電平。因此,備用主字線譯碼器80把備用主字線SMWL驅(qū)動(dòng)為選擇狀態(tài)。此時(shí),地址變換回路80進(jìn)行地址變換操作,對(duì)備用子字線交換偶數(shù)地址和奇數(shù)地址并寫(xiě)入數(shù)據(jù)。
選擇該備用子字線時(shí),反相器90的輸出信號(hào)為L(zhǎng)電平,AND回路94的輸出信號(hào)ZSTE變?yōu)長(zhǎng)電平。此時(shí),不論壞地址編程回路的輸出信號(hào)NREF的邏輯電平為何,門(mén)電路97的輸出信號(hào)均為L(zhǎng)電平,把正常行使能信號(hào)NRE設(shè)置為L(zhǎng)電平。因此,即使在存取壞地址時(shí),也能可靠地防止多重選擇。
由于該備用行強(qiáng)制信號(hào)ZSTE為L(zhǎng)電平,門(mén)電路95根據(jù)壞地址編程回路的輸出信號(hào)SREFF,改變其輸出信號(hào)SREF。
因此,對(duì)于備用子字線,可以可靠防止多重選擇,并交換偶數(shù)地址和奇數(shù)地址,寫(xiě)入棋盤(pán)模式。
接著,測(cè)試方式指示信號(hào)TMOD設(shè)定為L(zhǎng)電平。在這種情況下,AND回路92和94輸出信號(hào)STE和ZSTE都變?yōu)長(zhǎng)電平。因此,門(mén)電路95和97作為緩沖器回路動(dòng)作,另外,OR回路96和98也作為緩沖器動(dòng)作,備用行使能信號(hào)SREF和正常行使能信號(hào)NRE分別隨著壞地址編程回路輸出的信號(hào)SREFF和NREF而變化。此時(shí),強(qiáng)制設(shè)定信號(hào)SRFRC的狀態(tài)是任意的。
在此狀態(tài)下,至少依次讀出補(bǔ)救對(duì)象的行地址的數(shù)據(jù)(進(jìn)行冗余置換),讀出的數(shù)據(jù)與預(yù)期值數(shù)據(jù)進(jìn)行比較(步驟S22)。此后,根據(jù)讀出的數(shù)據(jù)模式與預(yù)期值數(shù)據(jù)模式的比較結(jié)果,進(jìn)行是否發(fā)生了多重選擇的判斷,根據(jù)該判斷結(jié)果,采取熔絲重新編程等必要的處理(步驟S23)。
在該圖19所示的動(dòng)作順序的情況下,數(shù)據(jù)寫(xiě)入時(shí),進(jìn)行地址變換。因此,至少對(duì)于備用字線SSWL0-SSWL3,把在正常存儲(chǔ)陣列MA中的偶數(shù)地址上寫(xiě)入的數(shù)據(jù)模式寫(xiě)入奇數(shù)地址,把奇數(shù)地址上寫(xiě)入的數(shù)據(jù)寫(xiě)入偶數(shù)地址。因此,在發(fā)生多重選擇的情況下,例如,即使備用子字線SSWL0和正常子字線NSWL0同時(shí)被選擇,由于該正常子字線NSWL0中存儲(chǔ)著偶數(shù)地址的數(shù)據(jù)模式,在備用子字線SSWL0中存儲(chǔ)著奇數(shù)地址的數(shù)據(jù)模式,故可正確地進(jìn)行多重選擇的檢測(cè)。
另外,即使在該圖19所示的動(dòng)作流程中,該動(dòng)作流程也可以作為多重選擇專(zhuān)用的測(cè)試順序,另外,在進(jìn)行其他存儲(chǔ)單元漏電測(cè)試等測(cè)試的同時(shí),也可以就所有行地址空間進(jìn)行測(cè)試。但是,在步驟S22中僅就進(jìn)行了壞行地址置換的子字線空間進(jìn)行存取。
從該圖17至圖19所示的結(jié)構(gòu)中,沒(méi)有必要對(duì)備用子冗余存儲(chǔ)陣列專(zhuān)門(mén)設(shè)置子字線譯碼器,可減少回路占用面積。此外,即使對(duì)于壞正常子字線,通過(guò)驅(qū)動(dòng)為選擇狀態(tài)并進(jìn)行數(shù)據(jù)寫(xiě)入,也能夠可靠地經(jīng)常在與壞正常子字線對(duì)應(yīng)的備用子字線上寫(xiě)入相反的數(shù)據(jù)模式,即使在發(fā)生了多重選擇的情況下,也能可靠地檢測(cè)出多重選擇。
另外,經(jīng)常發(fā)生多重選擇的情況下,無(wú)須特地強(qiáng)制對(duì)壞正常子字線寫(xiě)入數(shù)據(jù)。因此,在這種情況下,僅僅在壞行地址數(shù)據(jù)寫(xiě)入時(shí),才把備用行選擇信號(hào)STE設(shè)置為H電平,不必使用圖18所示的結(jié)構(gòu)。
如上所述,按照本發(fā)明實(shí)施例3,構(gòu)造成至少在對(duì)備用字線寫(xiě)入數(shù)據(jù)時(shí)進(jìn)行地址變換,可使子字線譯碼器為正常存儲(chǔ)陣列和子冗余存儲(chǔ)陣列所共有,可減少回路占用面積。
圖20表示按照本發(fā)明實(shí)施例4的地址變換回路的結(jié)構(gòu)。該圖20所示的地址變換回路99與以前的圖3所示備用地址變換回路14或圖17所示的地址變換回路80對(duì)應(yīng)。
在圖20中,地址變換回路99包括接受測(cè)試方式指示信號(hào)TE、生成反相測(cè)試方式指示信號(hào)ZTE的反相器100;根據(jù)互補(bǔ)的測(cè)試方式指示信號(hào)TE和ZTE選擇性地導(dǎo)通、導(dǎo)通時(shí)把行地址位/RA1傳輸給節(jié)點(diǎn)105的CMOS傳輸門(mén)101;根據(jù)互補(bǔ)的測(cè)試方式指示信號(hào)TE和ZTE,與CMOS傳輸門(mén)101互補(bǔ)導(dǎo)通、導(dǎo)通時(shí)把行地址位RA1傳輸給節(jié)點(diǎn)105的CMOS傳輸門(mén)102;根據(jù)互補(bǔ)的測(cè)試方式指示信號(hào)TE和ZTE選擇性地導(dǎo)通、導(dǎo)通時(shí)把行地址位RA1傳輸給節(jié)點(diǎn)106的CMOS傳輸門(mén)103;以及根據(jù)互補(bǔ)的測(cè)試方式指示信號(hào)TE和ZTE與CMOS傳輸門(mén)103互補(bǔ)導(dǎo)通、導(dǎo)通時(shí)把行地址位/RA1傳輸給節(jié)點(diǎn)106的CMOS傳輸門(mén)104。
測(cè)試方式指示信號(hào)TE為L(zhǎng)電平時(shí),CMOS傳輸門(mén)101和103導(dǎo)通,分別向節(jié)點(diǎn)105和106傳輸行地址位/RA1和RA1。一旦測(cè)試方式指示信號(hào)TE變?yōu)镠電平,CMOS傳輸門(mén)102和104導(dǎo)通,分別把行地址位RA1和/RA1傳輸給節(jié)點(diǎn)105和106。就是說(shuō),該圖20所示地址變換回路99上,一旦測(cè)試方式指示信號(hào)TE變?yōu)镠電平,行地址位RA1和/RA1便交換位置進(jìn)行傳輸。該行地址位RA1和/RA1通過(guò)交換位位置,等價(jià)地反轉(zhuǎn)該行地址位RA1的邏輯電平。
地址變換回路99的輸出信號(hào)傳輸給子譯碼回路150。該子譯碼回路150與圖3所示的備用子字線譯碼器15或圖17所示的子字線譯碼器82對(duì)應(yīng)。在圖20中,顯示對(duì)所提供的行地址位進(jìn)行預(yù)譯碼的預(yù)譯碼回路150A的結(jié)構(gòu)。
預(yù)譯碼器150A包括接受節(jié)點(diǎn)105上的地址位和行地址位/RA0,生成預(yù)譯碼信號(hào)X0的AND回路107;接受節(jié)點(diǎn)105上的地址位和行地址位RA0,生成預(yù)譯碼信號(hào)X1的預(yù)譯碼回路108;接受節(jié)點(diǎn)106上的地址位和行地址位/RA0生成預(yù)譯碼信號(hào)X2的AND回路109;接受節(jié)點(diǎn)106上的地址位和行地址位RA0,生成預(yù)譯碼信號(hào)X3的AND回路110。
這些預(yù)譯碼信號(hào)X0-X3在選擇時(shí)分別指定子字線SWL0-SWL3。
根據(jù)子字線譯碼回路150內(nèi)的這些預(yù)譯碼信號(hào)X0-X3,生成子譯碼信號(hào)的回路部分與圖9所示的結(jié)構(gòu)相同。
圖21表示利用圖20所示地址變換回路99的情況下子字線NSWL0-NSWL3和SSWL0-SSWL3與地址位(RA1,RA0)的對(duì)應(yīng)關(guān)系。由于對(duì)正常子字線NSWL0-NSWL3不進(jìn)行地址變換,所以不論測(cè)試方式指示信號(hào)TE為L(zhǎng)電平還是H電平,行地址位(RA1,RA0)為(0,0)、(0,1)、(1,0)、(1,1)時(shí),分別指定正常子字線NSWL0,NSWL1,NSWL2和NSWL3。
測(cè)試方式指示信號(hào)TE為L(zhǎng)電平時(shí),分別向節(jié)點(diǎn)105和106傳輸行地址位/RA1和RA1。因此,在這種情況下,預(yù)譯碼信號(hào)X0-X3分別在指定10進(jìn)制數(shù)地址0-3時(shí)進(jìn)行選擇。就是說(shuō),測(cè)試方式指示信號(hào)TE為L(zhǎng)電平時(shí),備用子字線SSWL0-SSWL3與正常子字線NSWL0-NSWL3分別對(duì)應(yīng)。
一旦測(cè)試方式指示信號(hào)TE設(shè)定為H電平,便向節(jié)點(diǎn)105傳輸?shù)刂肺籖A1,向節(jié)點(diǎn)106傳輸?shù)刂肺?RA1。因此,在這種情況下,由于進(jìn)行地址變換,所以行地址位(RA1,RA0)為(1,0)、(1,1)、(0,0)、(0,1)時(shí),分別選擇備用子字線SSWL0、SSWL1、SSWL2和SSWL3。
測(cè)試方式指示信號(hào)TE為L(zhǎng)電平時(shí),發(fā)生備用子字線SSWL0和正常子字線NSWL0的多重選擇。一旦測(cè)試方式指示信號(hào)TE設(shè)定為H電平,便發(fā)生備用子字線SSWL0和正常子字線NSWL2之間的多重選擇。
正常子字線NSWL2和備用子字線SSWL0所連接的存儲(chǔ)單元的配置,與圖4所示的不同。因此,在這種情況下,對(duì)于地址(RA1,RA0)=(0,0)和(1,0),進(jìn)行數(shù)據(jù)寫(xiě)入,使之形成棋盤(pán)模式。同樣地,對(duì)于地址(RA1,RA0)=(0,1)和(1,1),進(jìn)行數(shù)據(jù)模式寫(xiě)入,使之形成棋盤(pán)模式。
圖22概略地表示該正常子字線NSWL0-NSWL3和備用子字線SSWL0-SSWL3與一列存儲(chǔ)單元的連接。在圖22中,在正常子字線NSWL0和NSWL1與位線BL交叉的部分分別配置正常存儲(chǔ)單元NMC0和NMC1。另一方面,在正常子字線NSWL2和NSWL3與反相位線/BL交叉的部分分別配置正常存儲(chǔ)單元NMC2和NMC3。
備用子字線SSWL0-SSWL3用與這些正常子字線NSWL0-NSWL3相同的存儲(chǔ)單元的配置連接備用存儲(chǔ)單元。因此,在備用子字線SSWL0和SSWL1分別與位線BL交叉的部分配置備用存儲(chǔ)單元SMC0和SMC1,在備用子字線SSWL2和SSWL3與位線/BL交叉的部分對(duì)應(yīng)地配置備用存儲(chǔ)單元SMC2和SMC3。
對(duì)正常存儲(chǔ)單元NMC0寫(xiě)入H電平的數(shù)據(jù),另一方面,從外部對(duì)正常存儲(chǔ)單元NMC2寫(xiě)入L電平的數(shù)據(jù)。由于在反相位線/BL上顯現(xiàn)與外部數(shù)據(jù)邏輯電平相反的數(shù)據(jù),所以實(shí)際上在正常存儲(chǔ)單元NMC2存儲(chǔ)著H電平的數(shù)據(jù)。
同樣地,從外部對(duì)備用存儲(chǔ)單元SMC0寫(xiě)入H電平的數(shù)據(jù),從外部對(duì)備用存儲(chǔ)單元SMC2寫(xiě)入L電平數(shù)據(jù)。因此,即使在這種情況下,實(shí)際上在備用存儲(chǔ)單元SMC2上也存儲(chǔ)著H電平的數(shù)據(jù)。
測(cè)試方式指示信號(hào)TE為L(zhǎng)電平時(shí),向備用子字線SSWL0和NSWL0寫(xiě)入相同數(shù)據(jù)模式,向正常子字線NSWL2和備用子字線SSWL2存儲(chǔ)這樣的數(shù)據(jù)模式,使之與這些子字線NSWL0和SSWL0的數(shù)據(jù)模式形成棋盤(pán)模式。
使測(cè)試方式指示信號(hào)TE為H電平并指定了壞地址時(shí),在指定了正常子字線NSWL0的情況下,備用子字線SSWL2被驅(qū)動(dòng)為選擇狀態(tài)。另外,在指定了正常子字線NSWL2的情況下,選擇備用子字線SSWL0。
現(xiàn)將考慮在測(cè)試方式指示信號(hào)TE為H電平,讀出數(shù)據(jù)的情況下,備用子字線SSWL0被選擇的狀態(tài)。在這種情況下,發(fā)生多重選擇時(shí),正常子字線NSWL2被選擇。因此,在位線BL上,讀出備用存儲(chǔ)單元SMC0所存儲(chǔ)的H電平數(shù)據(jù),如圖23所示,該位線BL的電壓電平從中間電平的預(yù)充電電壓上升。同樣地,在反相的位線/BL上,從正常存儲(chǔ)單元NMC2傳輸H電平數(shù)據(jù),反相的位線/BL的電壓電平也上升。
因此,位線BL和/BL電壓電平都上升,所以讀出放大器在該位線BL和/BL上呈現(xiàn)的電位差無(wú)法得到正確的差動(dòng)放大,顯示出不定的數(shù)據(jù)。此后,通過(guò)在外部對(duì)預(yù)期值的數(shù)據(jù)模式和讀出的數(shù)據(jù)模式進(jìn)行比較,判斷是否發(fā)生了多重選擇。
其他備用子字線也是如此,寫(xiě)入這樣的數(shù)據(jù)模式,使之在相鄰的偶數(shù)地址上形成棋盤(pán)模式,而且在相鄰的奇數(shù)地址上,通過(guò)寫(xiě)入這樣的數(shù)據(jù)模式,使之形成棋盤(pán)模式,使得通常在位線BL和/BL上發(fā)生同一方向上變化的電壓變化,讀出放大器無(wú)法正確地進(jìn)行讀出動(dòng)作,向外部讀出與預(yù)期值模式不同的數(shù)據(jù)模式,故可檢測(cè)出發(fā)生了多重選擇。
另外,在該實(shí)施例4中的多重選擇檢測(cè)動(dòng)作,也可以用于以前的實(shí)施例2和3中的任何一個(gè)。因此,寫(xiě)入測(cè)試數(shù)據(jù)時(shí),把測(cè)試方式指示信號(hào)TE設(shè)置為H電平,也可以對(duì)行地址進(jìn)行數(shù)據(jù)寫(xiě)入。此外,也可以僅僅對(duì)與壞地址相關(guān)的行地址進(jìn)行數(shù)據(jù)寫(xiě)入/讀出。
另外,在該實(shí)施例4中,也不限于層次字線結(jié)構(gòu),對(duì)于非層次字線結(jié)構(gòu)也可以通過(guò)切換壞地址編程回路的輸出信號(hào)和備用字線的對(duì)應(yīng)關(guān)系來(lái)同樣檢測(cè)出多重選擇。
另外,子字線的數(shù)目不限于4,例如,設(shè)置為8條也行。
如上所述,若按照本發(fā)明實(shí)施例4,根據(jù)測(cè)試方式指示信號(hào)交換備用子字線的高位地址位的位置,即可變更引起多重選擇的字線組,由于這些子字線連接的存儲(chǔ)單元的配置模式不同,所以通常使引發(fā)多重選擇時(shí)在成對(duì)的位線上發(fā)生同一方向變化的電壓變化,故可正確地檢測(cè)出多重選擇。
以上說(shuō)明了以DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)作為半導(dǎo)體存儲(chǔ)裝置的一個(gè)示例。但是,只要是通過(guò)熔絲元件編程,壞的正常字線用備用字線置換,而且這些正常存儲(chǔ)單元和備用存儲(chǔ)單元共有一列地配置的半導(dǎo)體存儲(chǔ)裝置,則都可適用于本發(fā)明。
如上所述,按照本發(fā)明,構(gòu)成可以變換備用字線的地址,可以向引發(fā)多重選擇的備用行和正常存儲(chǔ)單元行寫(xiě)入不同的數(shù)據(jù)模式,即可正確地檢測(cè)出壞地址的編程缺陷。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置,包括配置成矩陣狀的多個(gè)正常存儲(chǔ)單元和配置成矩陣狀的多個(gè)備用存儲(chǔ)單元,所述多個(gè)存儲(chǔ)單元配置成多行,使得至少與所述的多個(gè)正常存儲(chǔ)單元共有列;與所述各正常存儲(chǔ)單元行對(duì)應(yīng)配置、與各個(gè)對(duì)應(yīng)的行的正常存儲(chǔ)單元連接的多條正常字線;與所述多個(gè)備用存儲(chǔ)單元行對(duì)應(yīng)配置、與各個(gè)對(duì)應(yīng)的行的備用存儲(chǔ)單元連接的多條備用字線;對(duì)壞的正常字線地址進(jìn)行編程的壞地址編程回路,所述壞地址編程回路包括生成一致指示信號(hào)的回路,該信號(hào)用以指示外部地址與所編程的壞地址一致/不一致的判定結(jié)果;用以根據(jù)所述外部地址和所述一致指示信號(hào),從所述正常字線和備用字線中選擇相應(yīng)的字線的字線選擇回路;以及用以變更所述外部地址與所述多條備用字線的對(duì)應(yīng)關(guān)系的地址變更回路。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,所述地址變更回路,根據(jù)測(cè)試方式指示信號(hào),變更所述外部地址與所述備用字線的對(duì)應(yīng)關(guān)系,以便選擇與通常動(dòng)作方式時(shí)不同的備用字線。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,還備有與所述各正常存儲(chǔ)單元列和所述備用存儲(chǔ)單元列對(duì)應(yīng)配置、與各個(gè)對(duì)應(yīng)的列的正常和備用存儲(chǔ)單元連接的多條位線,所述地址變更回路,變更所述對(duì)應(yīng)關(guān)系,以在所述壞字線和列方向上,選擇用與存儲(chǔ)單元配置相同的模式連接備用存儲(chǔ)單元的備用字線。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,還具有與所述正常和備用存儲(chǔ)單元列分別對(duì)應(yīng)地配置、與各個(gè)對(duì)應(yīng)的列的正常和備用存儲(chǔ)單元連接的多個(gè)位線對(duì),所述地址變更回路變更所述對(duì)應(yīng)關(guān)系,以在所述壞字線和列方向上,選擇用與存儲(chǔ)單元配置不同的模式連接備用存儲(chǔ)單元的備用字線。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,還具有與所述正常和備用存儲(chǔ)單元列對(duì)應(yīng)配置、與各個(gè)對(duì)應(yīng)的列的正常和備用存儲(chǔ)單元連接的多個(gè)位線對(duì),所述地址變更回路變更地址,以便在通常動(dòng)作方式下,在所述壞地址的壞字線和列方向上,選擇用與存儲(chǔ)單元配置相同的模式連接備用存儲(chǔ)單元的備用字線,而且在測(cè)試動(dòng)作方式下,在所述壞字線和列方向上,選擇用與存儲(chǔ)單元配置相同的模式連接存儲(chǔ)單元的其他備用字線。
6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,還具有與各所述正常和備用存儲(chǔ)單元列對(duì)應(yīng)地配置、與各個(gè)對(duì)應(yīng)的列的正常和備用存儲(chǔ)單元連接的多個(gè)位線對(duì),所述地址變更回路變更地址,以便在通常動(dòng)作方式下,在所述壞地址的壞正常字線和列方向上,選擇用與存儲(chǔ)單元配置相同的模式連接備用存儲(chǔ)單元的備用字線,并且在測(cè)試動(dòng)作方式下,在所述壞正常字線和列方向上,選擇用與存儲(chǔ)單元配置不同的模式連接備用存儲(chǔ)單元的備用字線。
7.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,所述地址變更回路進(jìn)行所述備用字線的地址的偶數(shù)/奇數(shù)的變換。
8.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,所述正常字線和所述備用字線,分別具有由與預(yù)定數(shù)目的存儲(chǔ)單元行對(duì)應(yīng)配置的主字線和與各個(gè)對(duì)應(yīng)的行的存儲(chǔ)單元連接的子字線構(gòu)成的層次字線結(jié)構(gòu),所述壞地址編程回路,對(duì)與壞的正常存儲(chǔ)單元行對(duì)應(yīng)配置的主字線的地址進(jìn)行編程并存儲(chǔ),所述字線選擇回路,包括根據(jù)所述一致指示信號(hào)和指定所述外部地址的主字線的主字線地址,選擇正常主字線的正常主字線選擇回路,根據(jù)指定所述外部地址的子字線的子字線地址,生成用以選擇所述正常字線的子字線的子字線選擇信號(hào)的正常子字線選擇回路,根據(jù)所述一致指示信號(hào),選擇所述備用字線的主字線的備用主字線選擇回路,根據(jù)所述子字線的地址,生成用以選擇所述備用字線的子字線的備用子字線選擇信號(hào)的備用子字線選擇回路;所述地址變更回路,變更提供給所述備用子字線選擇回路的子字線地址。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,分別設(shè)置所述備用子字線選擇回路和所述正常子字線選擇回路。
10.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,所述備用子字線選擇回路和所述正常子字線選擇回路,用同一選擇回路構(gòu)成,所述同一選擇回路的輸出共同地傳達(dá)給所述正常和備用子字線,所述地址變更回路,在選擇所述備用子字線的動(dòng)作方式時(shí),進(jìn)行所述外部地址中所包含的子字線地址的變更,傳輸給所述同一選擇回路。
11.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,所述子字線地址包含多個(gè)位,所述字線選擇回路包括內(nèi)部地址生成回路,后者根據(jù)所述子字線地址,生成多個(gè)位的互補(bǔ)內(nèi)部子字線地址,所述地址變更回路,變更所述子字線地址的互補(bǔ)位的位置并輸出。
12.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置,其特征在于,所述地址變更回路,交換對(duì)所述子字線地址的特定的一位生成的互補(bǔ)位的位置并輸出。
全文摘要
通過(guò)備用地址變換回路,在數(shù)據(jù)寫(xiě)入時(shí)和數(shù)據(jù)讀出時(shí),使備用子字線的地址分配與正常子字線的地址分配不同。寫(xiě)入數(shù)據(jù),使地址變換前和變換后的備用字線中存入相反的數(shù)據(jù)模式。發(fā)生多重選擇時(shí),由于在對(duì)應(yīng)的位線上發(fā)生數(shù)據(jù)沖突,所以可以可靠地檢測(cè)出多重選擇。
文檔編號(hào)G01R31/28GK1428788SQ0215746
公開(kāi)日2003年7月9日 申請(qǐng)日期2002年12月18日 優(yōu)先權(quán)日2001年12月26日
發(fā)明者赤松宏 申請(qǐng)人:三菱電機(jī)株式會(huì)社