專利名稱：一種準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及大規(guī)模集成電路的技術(shù)領(lǐng)域，特別是涉及準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器。
背景技術(shù)：
降低芯片的功耗已成為集成電路產(chǎn)業(yè)一個不可回避的問題。在對芯片進行低功耗設(shè)計的同時，為了保證投放市場的芯片的質(zhì)量，對芯片測試的要求也日益提高。由于芯片在測試模式下的功耗較之正常工作模式時高出1倍左右，因此，低功耗的測試策略在近年得到了廣泛的重視。
內(nèi)建自測試領(lǐng)域的低功耗設(shè)計方法從降低功耗的著手點分主要有兩類針對待測電路和針對測試向量。前者將待測電路劃分成若干結(jié)構(gòu)化的子電路，各子電路串行測試。這種方法以較小的面積開銷獲得平均功耗和峰值功耗的降低，并能確保不損失故障覆蓋率；不足之處是需要修改電路設(shè)計。后者又可分為過濾無用測試向量和降低測試向量集的跳變率(即測試向量的各位發(fā)生翻轉(zhuǎn)的頻率)兩種，因為偽隨機測試集中有很大一部分不能檢測任何故障或重復(fù)檢測已測出的故障，過濾掉這些向量必將節(jié)省功耗且不損失故障覆蓋率，但這類方法帶來的面積開銷較大；降低測試向量集的跳變率需要對測試產(chǎn)生器進行改造，該途徑降低功耗的原因參見下文，目前已出現(xiàn)的方法有改造LFSR的時鐘樹和DS-LFSR等等，它們都能降低平均測試功耗，但有時會造成故障覆蓋率下降。
在對已出現(xiàn)的同類方法的研究發(fā)現(xiàn)，經(jīng)過改造的測試向量集依然存在較大的跳變率，它們并沒有被最大限度的優(yōu)化。顯然，相鄰向量間只有1位不同的單跳變測試集具有最小的跳變率，但這樣的測試集勢必導(dǎo)致故障覆蓋率降低，如果能夠使測試集在不失隨機性的前提下盡可能接近單跳變，應(yīng)該可以收到比較理想的效果。

發(fā)明內(nèi)容
本發(fā)明是對原始測試產(chǎn)生器——線性反饋移位寄存器(以下簡稱LFSR)加以改造，得到準(zhǔn)單輸入跳變的測試集，大幅降低了整個待測電路在被測試期間的加權(quán)跳變數(shù)，從而節(jié)省了平均測試功能。
本發(fā)明設(shè)計的低功耗測試產(chǎn)生器(如附圖1)由LFSR和控制邏輯(詳見下文)構(gòu)成，控制邏輯一方面LFSR的時鐘進行門控，使它的有效時鐘頻率降為原來的1/2n(n為LFSR位數(shù))，從而降低了LFSR的活動性；一方面將LFSR輸出的每個向量都按逐位翻轉(zhuǎn)的方法擴展為2n個，從而實現(xiàn)了測試集的單輸入跳變。
本發(fā)明的目的在于提供一種準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器。
首先介紹本發(fā)明的理論依據(jù)，再說明它的實際工作情況。
CMOS電路的功耗可以分為靜態(tài)功耗和動態(tài)功耗兩種。靜態(tài)功耗主要來源于持續(xù)的漏電流，在目前的工藝條件下，這種功耗對電路的總功耗影響很小；動態(tài)功耗是影響電路功耗的主要因素，它來自于電路節(jié)點發(fā)生0→1或1→0跳變(switch)時的短路電流和負載電容的充、放電。對于兩個相鄰的輸入向量對(V1，V2)，可以用以下公式計算出電路功耗PP=(12·1TcycVdd2Cunit)×Σj=1ζ{Trans(j)×fanout(j)}=K×P0···(1)]]>式中Tcyc是電路的時鐘周期，Vdd是電路的供電電壓，Cunit為電路邏輯門的單位扇出負載，ζ是電路中邏輯門總數(shù)，j為電路中的一個邏輯門，favnout(j)為門j的扇出數(shù)，Trans(j)在向量對(V1，V2)下產(chǎn)生的跳變數(shù)。式1計算電路功耗的單位為瓦特，如果制造工藝一定，則K為常數(shù)，電路在V1/V2輸入下的功耗正比于P0，我們稱之為加權(quán)跳變數(shù)，可以用`來衡量功耗的大小。
P0=Σj=1ζ{Trans(j)×fanout(j)}···(2)]]>在電路結(jié)構(gòu)一定的情況下，P0中唯一可變的因子是Trans(j)。本發(fā)明上是抓住這一點，通過盡可能降低待測電路輸入端的跳變來降低整個電路的加權(quán)跳變數(shù)。
本發(fā)明的n位LFSR能產(chǎn)生2n-1個測試碼，本發(fā)明電路基于n位LFSR經(jīng)變異后能產(chǎn)生只有一位變化的測試。這樣，既保證故障覆蓋率、又將測試功耗降至最低。


下面結(jié)合附圖進一步說明本發(fā)明。
圖1是本發(fā)明的低功耗測試產(chǎn)生器電路示意圖；圖2是本發(fā)明的低功耗測試產(chǎn)生器的5位CSR產(chǎn)生的一個周期序列圖；圖3是本發(fā)明的低功耗測試產(chǎn)生器在5位LFSR初值為10011時所產(chǎn)上的測試序列圖。
圖1中標(biāo)號的含義如下1二輸入與門2n位線性反饋移位寄存器(LFSR)3非門4n位環(huán)型移位寄存器(以下簡稱CSR)5二輸入或非門6n個二輸入異或門具體實施方式
圖1中，時鐘信息TCK輸入到二端輸入與門(1)和n位環(huán)型移位寄存器CSR(4)。CSR(4)的第n位的值經(jīng)過非門(3)取反后移位器到第1位；第1位和第n位的值同時輸出到二端輸入或非門(5)?；蚍情T(5)的輸出與時鐘TCK一同輸出到二端輸入與門(1)，與門(1)的輸出才是n位線性反饋移位寄存器LFSR(2)真正的控制時鐘信號。n位線性反饋移位寄存器LFSR(2)和n位環(huán)型移位寄存器CSR(4)的n位輸出按位對應(yīng)，都輸出到n個二端輸入異或門(6)，異或后該n個二端輸入異或門(6)的輸出就是本發(fā)明低功耗測試產(chǎn)生器的輸出信號。
其中，n位線性反饋移位寄存器LFSR(2)和n位環(huán)型移位寄存器CSR(4)用于提供未經(jīng)改造的測試集信號；非門(3)使CSR(4)得以產(chǎn)生單跳變的周期為2n的序列；或非門(5)和與門(1)用于對LFSR(2)的時鐘TCK進行門控制，其中或非門(5)連接CSR(4)首部和尾部兩位的輸出并產(chǎn)生控制信號控制信號控制時鐘TCK能否通過與門(1)輸出到LFSR(2)；n個異或門對LFSR(2)和CSR(4)的值進行異或，并輸出準(zhǔn)單跳變測試集信號。
工作時LFSR初始化為測試集種子，CSR初始化為全0。
附圖2示例了n＝5時CSR一個周期的輸出情況。
附圖3示例了當(dāng)LFSR初始值為10011、CSR初始值為全0時，測試產(chǎn)生器出的前10個測試向量。
現(xiàn)以圖2圖3為例說明本低功耗測試產(chǎn)生器的工作過程。由圖2中CSR第1位和第5位的值可知，只有在CSR為全0狀態(tài)時，或非門輸出才會為1，TCK才能經(jīng)與門送往LFSR，也即只有當(dāng)CSR經(jīng)歷一個周期(2n個TCK節(jié)拍)回到全0狀態(tài)時，LFSR才能產(chǎn)生下一個值，在此周期內(nèi)，LFSR的輸出值保持不變。這個不變的值(10011)與CSR每拍產(chǎn)生的值(見圖2)進行異或，就產(chǎn)生出相鄰向量間只有1位不同的測試序列(見圖3)。圖3中Vla的后繼將是LFSR生成的下一拍向量。不難想見，僅在LFSR產(chǎn)生下一拍向量時，這個向量與其前驅(qū)之間不能保證單跳變，因此稱我們的設(shè)計為“準(zhǔn)單輸入跳變”的。
這種低功耗測試產(chǎn)生器在ISCAS’85和ISCAS’89(組合部分)部分電路上的實驗表明，以同長度、同種子的LFSR產(chǎn)生的偽隨機測試向量集帶米的測試功耗為參照，該方法降低平均功耗的幅度在54.4％～98.0％之間，且大多數(shù)情況都是集中在90％左右，其效果明顯優(yōu)于DS一LFSR，且能夠得到和同長度、同種子的偽隨機測試向量集相當(dāng)?shù)墓收细采w率。
本發(fā)明可應(yīng)用于隨機數(shù)字邏輯電路的內(nèi)建自測試，它節(jié)省測試功耗的效果十分明顯，又兼結(jié)構(gòu)簡單，不必對待測電路做復(fù)雜的分析，經(jīng)過故障仿真后可以找到獲得理想故障覆蓋率的測試種子，所以該發(fā)明有良好的應(yīng)用前景。
權(quán)利要求
1.一種準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，包括n位線性反饋移位寄存器LFSR(2)和n位環(huán)型移位寄存器CSR(4)用于提供未經(jīng)改造的測試集信號；非門(3)用于使CSR(4)得以產(chǎn)生單跳變的周期為2n的序列；或非門(5)和與門(1)用于對LFSR(2)的時鐘進行門控制；n個異或門(6)用于對LFSR(2)和CSR(4)的值進行異或，并輸出準(zhǔn)單跳變測試集信號。
2.根據(jù)權(quán)利要求1所述的準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，其特征在于，與門(1)、或非門(5)、異或門(6)都是二端輸入。
3.根據(jù)權(quán)利要求1或2所述的準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，其特征在于，與門(1)接收時鐘信號TCK和或非門(5)的輸出信號，經(jīng)與邏輯后輸出到LFSR(2)。
4.根據(jù)權(quán)利要求1或2所述的的準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，其特征在于，或非門(5)連接CSR(4)的首部和尾部兩位的輸出并產(chǎn)生控制信號控制時鐘TCK能否通過與門(1)的輸出送到LFSR(2)。
5.根據(jù)權(quán)利要求1所述的的準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，其特征在于，與門(1)的輸出是LFSR(2)真正的控制時鐘信號；n個二端輸入異或門(6)的輸出是低功耗測試產(chǎn)生器的輸出信號。
6.一種準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，包括與門(1)和n位環(huán)型移位寄存器CSR(4)接收時鐘信號TCK；CSR(4)的第n位的值經(jīng)過非門(3)取反后移位到第1位；第1位和第n位的值同時輸出到或非門(5)；或非門(5)的輸出與時鐘TCK一同輸出到與門(1)；n位線性反饋移位寄存器LFSR(2)和n位環(huán)型寄存器CSR(4)的n位輸出按位對應(yīng)，都輸出到n個異或門(6)，異或后輸出低功耗測試信號。
7.根據(jù)權(quán)利要求6所述的的準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，其特征在于，與門(1)、或非門(5)、異或門(6)都是二端輸入。
8.根據(jù)權(quán)利要求6或7所述的準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，其特征在于，與門(1)接收時鐘信號TCK和非門(5)的輸出信號；經(jīng)與邏輯后，輸出到LFSR(2)，與門(1)和輸出是LFSR(2)真正的控制時鐘信號。
9.根據(jù)權(quán)利要求6或7所述的準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，其特征在于，或非門(5)連接CSR(4)的首部和尾部兩位的輸出，并產(chǎn)生控制信號控制時鐘TCK能否通過與門(1)的輸出送到LFSR(2)。
10.根據(jù)權(quán)利要求6或7所述的準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器，其特征在于，n個二端輸入異或門(6)的輸出是低功耗測試產(chǎn)生器和輸出信號。
全文摘要
本發(fā)明涉及大規(guī)模集成電路中的準(zhǔn)單跳變測試集的低功耗內(nèi)建自測試產(chǎn)生器。由n位線性反饋移位寄存器LFSR、n位環(huán)型移位寄存器CSR、非門、或非門、n個異或門組成。使有效時鐘頻率降為原來的1/2n(n為LFSR的位數(shù))。本發(fā)明可用于隨機數(shù)字邏輯電路的內(nèi)建自測試，節(jié)省測試功耗效果明顯，又結(jié)構(gòu)簡單。經(jīng)故障仿真后可找到獲得理想故障覆蓋的內(nèi)測試件初態(tài)。
文檔編號G01R31/28GK1534753SQ0312139
公開日2004年10月6日 申請日期2003年3月27日 優(yōu)先權(quán)日2003年3月27日
發(fā)明者何蓉暉, 李曉維 申請人:中國科學(xué)院計算技術(shù)研究所