專(zhuān)利名稱(chēng)：測(cè)量金屬氧化半導(dǎo)體晶體管的柵極通道長(zhǎng)度的方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種測(cè)量金屬氧化半導(dǎo)體晶體管(metal-oxidesemiconductor transistor，MOS transistor)的柵極通道長(zhǎng)度的方法，尤指一種通過(guò)測(cè)量一已知柵極通道長(zhǎng)度的金屬氧化半導(dǎo)體晶體管的反轉(zhuǎn)柵極漏電流(inverse gate leakage)并利用一預(yù)定關(guān)系式，進(jìn)而計(jì)算出一未知柵極通道長(zhǎng)度的金屬氧化半導(dǎo)體晶體管的柵極通道長(zhǎng)度的方法。
背景技術(shù)：
隨著超大型積體電路(very large scale integration，VLSI)的發(fā)展，耗電量較少且適合高積集度(integration)的金屬氧化半導(dǎo)體(metal-oxide-semiconductor，MOS)晶體管，已廣泛地被應(yīng)用在半導(dǎo)體制程中。標(biāo)準(zhǔn)的MOS晶體管包含有一個(gè)柵極(gate)，以及兩個(gè)位于電容器兩側(cè)且電性與硅基底相反的半導(dǎo)體區(qū)，稱(chēng)為源極(source)與漏極(drain)，而柵極主要結(jié)構(gòu)則由一柵極氧化層(gateoxide)以及一柵極導(dǎo)電層所組成。在柵極加入適當(dāng)偏壓的情形下，MOS晶體管可以視為電路中一種固態(tài)的開(kāi)關(guān)(switch)，用來(lái)控制電流的導(dǎo)通。
在MOS晶體管制程中，為維持產(chǎn)品品質(zhì)的穩(wěn)定，須針對(duì)所生產(chǎn)的元件不斷進(jìn)行測(cè)試。通常在進(jìn)行各所述制程的同時(shí)，亦會(huì)采用一些相對(duì)應(yīng)的測(cè)試的步驟，例如在半導(dǎo)體的制作過(guò)程中，大多會(huì)于兩IC晶片(die)間的切割道區(qū)域設(shè)置復(fù)數(shù)個(gè)測(cè)試鍵(testkey)，用來(lái)制作一些測(cè)試用的MOS晶體管等元件或沉積層，然后通過(guò)測(cè)量該等測(cè)試鍵上的測(cè)試用的MOS晶體管等元件或沉積層的各所述規(guī)格、品質(zhì)與功能是否正常，以有效控制產(chǎn)品品質(zhì)及良率。而隨著半導(dǎo)體制程的日益精密復(fù)雜，精確計(jì)算MOS晶體管的柵極通道長(zhǎng)度已成為半導(dǎo)體技術(shù)研究的重要領(lǐng)域，原因無(wú)他，只有在精確地測(cè)量出MOS晶體管的柵極通道長(zhǎng)度，才能更精確地探討并推導(dǎo)出MOS晶體管的其他相關(guān)電性特性。因此柵極通道長(zhǎng)度不僅可以作為半導(dǎo)體制程的參考指標(biāo)，更是電腦輔助設(shè)計(jì)軟體(computer aided design，CAD)模擬晶體管操作結(jié)果的重要依據(jù)之一。
習(xí)知測(cè)量MOS晶體管的柵極通道長(zhǎng)度的方法，通常使用一電子式掃描顯微鏡(scanning electron microscope，SEM)或一穿透式電子顯微鏡(Transmission Electron Microscopy，TEM)作為測(cè)量工具。然而半導(dǎo)體產(chǎn)業(yè)歷經(jīng)長(zhǎng)期以來(lái)的發(fā)展，各所述制程的制程線(xiàn)寬亦隨的縮小，甚至業(yè)已逼近電子式掃描顯微鏡或穿透式電子顯微鏡的參考比例尺的最小精確度，進(jìn)而導(dǎo)致通過(guò)電子式掃描顯微鏡或穿透式電子顯微鏡所測(cè)量而得的MOS晶體管的柵極通道長(zhǎng)度，經(jīng)常產(chǎn)生足以造成產(chǎn)品電性不符規(guī)格的誤差，連帶造成后段各所述制程良率亦同時(shí)降低。因此，如何找出一種可更精確求出MOS晶體管的柵極通道長(zhǎng)度的方法，實(shí)為一刻不容緩的重要課題。

發(fā)明內(nèi)容
因此本發(fā)明的主要目的在于提供一種測(cè)量金屬氧化半導(dǎo)體晶體管(metal-oxide semiconductor transistor，MOS transistor)的柵極通道長(zhǎng)度的方法，以解決上述習(xí)知測(cè)量方法中，因使用電子式掃描顯微鏡(scanning electron microscope，SEM)或穿透式電子顯微鏡(Transmission Electron Microscopy，TEM)而造成誤差的問(wèn)題。
在本發(fā)明的最佳實(shí)施例中，先定義硅基底表面以一第一區(qū)域與一第二區(qū)域，該第一區(qū)域設(shè)于該硅基底表面的切割道內(nèi)或測(cè)試區(qū)(test key)內(nèi)，而該第二區(qū)域則設(shè)于該硅基底表面的主動(dòng)區(qū)域內(nèi)。接著于該第一區(qū)域上形成一第一金屬氧化半導(dǎo)體晶體管，且該第一金屬氧化半導(dǎo)體晶體管具有一第一柵極，并于該第二區(qū)域上形成一第二金屬氧化半導(dǎo)體晶體管，且該第二金屬氧化半導(dǎo)體晶體管具有一第二柵極。的后于該第一柵極以及該第二柵極上分別施加一預(yù)定電壓，并測(cè)量該第一金屬氧化半導(dǎo)體晶體管的一第一反轉(zhuǎn)柵極漏電流(inverse gate leakage)與該第二金屬氧化半導(dǎo)體晶體管的一第二反轉(zhuǎn)柵極漏電流。最后再利用該第一反轉(zhuǎn)柵極漏電流、該第二反轉(zhuǎn)柵極漏電流、該第一柵極的通道寬度、該第二柵極的通道寬度、該第一柵極的通道長(zhǎng)度以及一預(yù)定關(guān)系式，計(jì)算出該第二柵極的通道長(zhǎng)度。
由于本發(fā)明的測(cè)量方法利用當(dāng)該第一柵極氧化層與該第二柵極氧化層的均勻度及成份均相同，并具有一小于20埃(angstrom)的相同厚度時(shí)，其所產(chǎn)生于該第一柵極以及該第二柵極的電通量將相等的原理，于測(cè)量因應(yīng)該預(yù)定電壓而分別于該第一柵極以及該第二柵極所產(chǎn)生的該第一反轉(zhuǎn)柵極漏電流與該第二反轉(zhuǎn)柵極漏電流后，以該預(yù)定關(guān)系式求出該第二柵極的通道長(zhǎng)度，因此可更精確求出該第二柵極的通道長(zhǎng)度，降低習(xí)知以一電子式掃描顯微鏡或一穿透式電子顯微鏡測(cè)量MOS晶體管的柵極通道長(zhǎng)度的方法所造成的誤差，進(jìn)而確保后續(xù)各段制程的良率。


圖1至圖3為本發(fā)明測(cè)量一金屬氧化半導(dǎo)體晶體管的柵極通道長(zhǎng)度的方法示意圖。
圖式的符號(hào)說(shuō)明30 硅基底32 第一區(qū)域34 第二區(qū)域 36 第一MOS晶體管38 第二MOS晶體管 40 第一柵極氧化層42 第二柵極氧化層44 第一柵極46 第二柵極具體實(shí)施方式
請(qǐng)參考圖1至圖3，圖1至圖3為本發(fā)明測(cè)量一金屬氧化半導(dǎo)體晶體管(metal-oxide semiconductor transistor，MOStransistor)的柵極通道長(zhǎng)度的方法示意圖。如圖1所示，硅基底30表面可區(qū)分為一第一區(qū)域32以及一第二區(qū)域34。其中，第一區(qū)域32設(shè)于硅基底30表面的測(cè)試區(qū)(test key area)或切割道(scribeline area)內(nèi)，而第二區(qū)域34則設(shè)于硅基底30表面的主動(dòng)區(qū)域內(nèi)。
如圖2所示，首先于硅基底30表面的第一區(qū)域32上與第二區(qū)域34上，分別形成一第一金屬氧化半導(dǎo)體晶體管36與一第二金屬氧化半導(dǎo)體晶體管38。其中，第一金屬氧化半導(dǎo)體晶體管36與一第二金屬氧化半導(dǎo)體晶體管38可同時(shí)形成于同一黃光暨蝕刻制程中，而第一金屬氧化半導(dǎo)體晶體管36具有一第一柵極氧化層40以及一形成于第一柵極氧化層40上方的第一柵極44，第二金屬氧化半導(dǎo)體晶體管38則具有一第二柵極氧化層42以及一形成于第二柵極氧化層42上方的第二柵極46。此外，第一柵極氧化層40與第二柵極氧化層42的均勻度、成份及品質(zhì)均相同，并具有一小于20埃(angstrom)的相同厚度，而第一柵極氧化層40與第二柵極氧化層42的相對(duì)兩側(cè)另可分別形成有第一金屬氧化半導(dǎo)體晶體管36與第二金屬氧化半導(dǎo)體晶體管38的漏極與源極(未顯示)。
如圖3所示，接著于第一柵極44以及第二柵極46上分別施加一預(yù)定電壓V，并測(cè)量因應(yīng)預(yù)定電壓V，而分別于第一柵極44以及第二柵極46所產(chǎn)生之一第一反轉(zhuǎn)柵極漏電流(inverse gate leakagecurrent)與一第二反轉(zhuǎn)柵極漏電流。當(dāng)?shù)谝唤饘傺趸雽?dǎo)體晶體管36以及第二金屬氧化半導(dǎo)體晶體管38皆為P型的金屬氧化半導(dǎo)體晶體管(PMOS transistor)時(shí)，預(yù)定電壓V為一小于-2伏特(volt)的負(fù)壓；反之，當(dāng)?shù)谝唤饘傺趸雽?dǎo)體晶體管36以及第二金屬氧化半導(dǎo)體晶體管38皆為N型的金屬氧化半導(dǎo)體晶體管(NMOStransistor)時(shí)，預(yù)定電壓V則為一大于2伏特(volt)的正壓。
如前所述，第一柵極氧化層40與第二柵極氧化層42具有一相同厚度，且此一厚度小于20埃(angstrom)，因此當(dāng)施加預(yù)定電壓V于第一柵極44以及第二柵極46時(shí)，產(chǎn)生于第一柵極44以及第二柵極46的電通量將相等。而電通量為反轉(zhuǎn)柵極漏電流與柵極面積的比值，因此可得到下列的關(guān)系式(1)Ig1÷(W1×L1)＝Ig2÷(W2×L2) (1)其中Ig1與Ig2分別為該第一反轉(zhuǎn)柵極漏電流與該第二反轉(zhuǎn)柵極漏電流；W1與W2分別為第一柵極44與第二柵極46的寬度；以及L1與L2分別為第一柵極44與第二柵極46的長(zhǎng)度。
由于在現(xiàn)行的半導(dǎo)體制程中，通道寬度均遠(yuǎn)大于通道長(zhǎng)度，而且亦遠(yuǎn)大于電子式掃描顯微鏡或穿透式電子顯微鏡的參考比例尺的最小精確度，所以本發(fā)明的方法只需將形成于硅基底30表面的測(cè)試區(qū)或切割道內(nèi)的第一金屬氧化半導(dǎo)體晶體管36的第一柵極44的通道寬度暨通道長(zhǎng)度，以及第二金屬氧化半導(dǎo)體晶體管38的第二柵極46的通道寬度設(shè)計(jì)成大于電子式掃描顯微鏡或穿透式電子顯微鏡的參考比例尺的最小精確度，便可以利用準(zhǔn)確的圖案轉(zhuǎn)移并配合電子式掃描顯微鏡或穿透式電子顯微鏡來(lái)實(shí)際的測(cè)量第一柵極44的通道寬度暨通道長(zhǎng)度以及第二柵極46的通道寬度的精確值。然后本發(fā)明便得以利用已知的該第一反轉(zhuǎn)柵極漏電流、該第二反轉(zhuǎn)柵極漏電流、第一柵極44的通道寬度、第二柵極的通道寬度46、第一柵極44的通道長(zhǎng)度以及關(guān)系式(1)，來(lái)精確地計(jì)算出第二柵極46的通道長(zhǎng)度。本發(fā)明的方法在0.13微米以下的制程中，尤顯其重要性。
相較于習(xí)知以一電子式掃描顯微鏡(scanning electronmicroscope，SEM)或一穿透式電子顯微鏡(Transmission ElectronMicroscopy，TEM)測(cè)量MOS晶體管的柵極通道長(zhǎng)度的方法，本發(fā)明利用當(dāng)?shù)谝粬艠O氧化層40與第二柵極氧化層42的均勻度及成份均相同，并具有一小于20埃(angstrom)的相同厚度時(shí)，產(chǎn)生于第一柵極44以及第二柵極46的電通量將相等的原理，于測(cè)量因應(yīng)預(yù)定電壓V而分別于第一柵極44以及第二柵極46所產(chǎn)生的該第一反轉(zhuǎn)柵極漏電流與該第二反轉(zhuǎn)柵極漏電流后，以關(guān)系式(1)求出第二柵極46的通道長(zhǎng)度，進(jìn)而以此求出的第二柵極46的通道長(zhǎng)度的數(shù)據(jù)與由電子式掃描顯微鏡或穿透式電子顯微鏡所測(cè)量而得的數(shù)據(jù)相印證，而更精確求出第二柵極46的通道長(zhǎng)度，故可降低于測(cè)量過(guò)程所產(chǎn)生的誤差，確保后續(xù)各段制程的良率。
以上所述僅本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專(zhuān)利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專(zhuān)利的涵蓋范圍。
權(quán)利要求
1.一種測(cè)量一硅基底表面的一金屬氧化半導(dǎo)體晶體管的柵極通道長(zhǎng)度的方法，其特征是該方法包含有下列步驟于該硅基底表面的一第一區(qū)域上形成一第一金屬氧化半導(dǎo)體晶體管，且該第一金屬氧化半導(dǎo)體晶體管具有一第一柵極；于該硅基底表面的一第二區(qū)域上形成一第二金屬氧化半導(dǎo)體晶體管，且該第二金屬氧化半導(dǎo)體晶體管具有一第二柵極；于該第一柵極以及該第二柵極上分別施加一預(yù)定電壓；測(cè)量該第一金屬氧化半導(dǎo)體晶體管的一第一反轉(zhuǎn)柵極漏電流與該第二金屬氧化半導(dǎo)體晶體管的一第二反轉(zhuǎn)柵極漏電流；以及利用該第一反轉(zhuǎn)柵極漏電流、該第二反轉(zhuǎn)柵極漏電流、該第一柵極的通道寬度、該第二柵極的通道寬度、該第一柵極的通道長(zhǎng)度以及一預(yù)定關(guān)系式，計(jì)算出該第二柵極的通道長(zhǎng)度。
2.如權(quán)利要求1所述的方法，其特征是該第一柵極以及該第二柵極均另各包含有一第一柵極氧化層以及一第二柵極氧化層，且該第一柵極氧化層與第二柵極氧化層的厚度相同。
3.如權(quán)利要求2所述的方法，其特征是該第一柵極氧化層與第二柵極氧化層的厚度均小于20埃。
4.如權(quán)利要求1所述的方法，其特征是該第一金屬氧化半導(dǎo)體晶體管以及該第二金屬氧化半導(dǎo)體晶體管皆為P型的金屬氧化半導(dǎo)體晶體管。
5.如權(quán)利要求4所述的方法，其特征是該預(yù)定電壓為一小于-2伏特的負(fù)壓。
6.如權(quán)利要求1所述的方法，其特征是該第一金屬氧化半導(dǎo)體晶體管以及該第二金屬氧化半導(dǎo)體晶體管皆為N型的金屬氧化半導(dǎo)體晶體管。
7.如權(quán)利要求6所述的方法，其特征是該預(yù)定電壓為一大于2伏特的正壓。
8.如權(quán)利要求1所述的方法，其特征是該預(yù)定關(guān)系式為該第一反轉(zhuǎn)柵極漏電流÷(該第一柵極的通道寬度×該第一柵極的通道長(zhǎng)度)＝該第二反轉(zhuǎn)柵極漏電流÷(該第二柵極的通道寬度×該第二柵極的通道長(zhǎng)度)。
9.如權(quán)利要求1所述的方法，其特征是該第一區(qū)域設(shè)于該硅基底表面的切割道內(nèi)，該第二區(qū)域設(shè)于該硅基底表面的主動(dòng)區(qū)域內(nèi)。
10.如權(quán)利要求1所述的方法，其特征是該第一區(qū)域設(shè)于該硅基底表面的測(cè)試區(qū)內(nèi)。
11.一種測(cè)量一硅基底表面的一金屬氧化半導(dǎo)體晶體管的柵極通道長(zhǎng)度的方法，其特征是該方法包含有下列步驟于該硅基底表面的一第一區(qū)域以及一第二區(qū)域上各形成一已知通道長(zhǎng)度與通道寬度的第一柵極以及一未知通道長(zhǎng)度但已知通道寬度的第二柵極；于該第一柵極以及該第二柵極上分別施加一預(yù)定電壓；以及測(cè)量該第一柵極之一第一反轉(zhuǎn)柵極漏電流與該第二柵極之一第二反轉(zhuǎn)柵極漏電流；其中，該第二柵極的通道長(zhǎng)度＝(該第二反轉(zhuǎn)柵極漏電流×該第一柵極的通道寬度×該第一柵極的通道長(zhǎng)度)÷(該第一反轉(zhuǎn)柵極漏電流×該第二柵極的通道寬度)。
12.如權(quán)利要求11所述的方法，其特征是該第一柵極以及該第二柵極均另各包含有一第一柵極氧化層以及一第二柵極氧化層，且該第一柵極氧化層與第二柵極氧化層的厚度相同。
13.如權(quán)利要求12所述的方法，其特征是該第一柵極氧化層與第二柵極氧化層的厚度均小于20埃。
14.如權(quán)利要求11所述的方法，其特征是該第一柵極以及該第二柵極分別為一P型的金屬氧化半導(dǎo)體晶體管的柵極。
15.如權(quán)利要求14所述的方法，其特征是該預(yù)定電壓為一小于-2伏特的負(fù)壓。
16.如權(quán)利要求11所述的方法，其特征是該第一柵極以及該第二柵極分別為一N型的金屬氧化半導(dǎo)體晶體管的柵極。
17.如權(quán)利要求16所述的方法，其特征是該預(yù)定電壓為一大于2伏特的正壓。
18.如權(quán)利要求11所述的方法，其特征是該第一區(qū)域設(shè)于該硅基底表面的切割道內(nèi)，該第二區(qū)域設(shè)于該硅基底表面的主動(dòng)區(qū)域內(nèi)。
19.如權(quán)利要求11所述的方法，其特征是該第一區(qū)域設(shè)于該硅基底表面的測(cè)試區(qū)內(nèi)。
全文摘要
一種測(cè)量金屬氧化半導(dǎo)體晶體管的柵極通道長(zhǎng)度的方法，首先于硅基底表面上形成二MOS晶體管，該二晶體管分別具有第一及第二柵極；然后于第一以及第二柵極上分別施加一預(yù)定電壓，接著測(cè)量該第一MOS晶體管的一第一反轉(zhuǎn)柵極漏電流與該第二MOS晶體管的一第二反轉(zhuǎn)柵極漏電流；最后利用該第一與第二反轉(zhuǎn)柵極漏電流、該第一與第二柵極的通道寬度、該第一柵極的通道長(zhǎng)度以及一預(yù)定關(guān)系式，計(jì)算出該第二柵極的通道長(zhǎng)度；本發(fā)明可降低于測(cè)量過(guò)程所產(chǎn)生的誤差，確保后續(xù)各段制程的良率。
文檔編號(hào)G01R31/26GK1540734SQ03122440
公開(kāi)日2004年10月27日 申請(qǐng)日期2003年4月24日 優(yōu)先權(quán)日2003年4月24日
發(fā)明者黃正同, 林勝豪, 李年中, 盛義忠 申請(qǐng)人:聯(lián)華電子股份有限公司