專(zhuān)利名稱(chēng)：低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓檢測(cè)電路，尤其涉及有著適合于內(nèi)置在單片機(jī)、ROM、RAM或者DSP內(nèi)的與低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路。
背景技術(shù)：
眾所周知，電壓檢測(cè)電路是檢測(cè)供給電壓變化到某一設(shè)定值產(chǎn)生復(fù)位信號(hào)，當(dāng)我們?cè)O(shè)定這一標(biāo)準(zhǔn)電壓值時(shí)，希望電路工作在任何環(huán)境下，都能在此標(biāo)準(zhǔn)電壓值時(shí)產(chǎn)生復(fù)位信號(hào)。但是現(xiàn)有技術(shù)電壓檢測(cè)電路中，隨著工藝和溫度的變化，往往不能滿(mǎn)足這一條件，而且只是在設(shè)定的標(biāo)準(zhǔn)電壓值附近產(chǎn)生復(fù)位信號(hào)，在某些極限狀態(tài)下可能會(huì)偏離標(biāo)準(zhǔn)電壓值有0.5V之多或者更多。
請(qǐng)參見(jiàn)圖1所示，這是現(xiàn)有技術(shù)一種電壓檢測(cè)電路的電原理圖。該電壓檢測(cè)電路由分壓電路、開(kāi)關(guān)電路和整形電路組成。為了保證低功耗，分壓電路采用了PMOS管代替了集成電路中不容易生產(chǎn)的精確的大電阻。上述電壓檢測(cè)電路的工作原理是，當(dāng)VDD經(jīng)過(guò)PMOS管的P0、P1、P1與P3、P4在A處分壓得一個(gè)電壓約為VDD/2；B處的電壓在0.7V左右。當(dāng)VDD＝5時(shí)，N0管導(dǎo)通，C處的電壓也被鉗置在B處電壓0.7V。經(jīng)后面施密特電路整形，LVR輸出為低電平；如果VDD電壓下降至某一電壓，在A處分壓不足以使N0管導(dǎo)通時(shí)，C處電壓會(huì)被PMOS管的P9～P12抬高至某一電壓，產(chǎn)生一個(gè)高脈沖，經(jīng)過(guò)施密特觸發(fā)器整形，LVR就發(fā)出一個(gè)復(fù)位脈沖。
上述現(xiàn)有技術(shù)電壓檢測(cè)電路雖然能在供給電壓變化(下降)到某一設(shè)定值時(shí)產(chǎn)生復(fù)位信號(hào)，但是在實(shí)際應(yīng)用中存在的缺陷是1.由于A處的分壓值不隨著溫度變化，而N0處的開(kāi)啟電壓是隨著溫度變化呈負(fù)溫度系數(shù)變化，因此在不同溫度下，施密特觸發(fā)器輸出值LVR電壓值會(huì)有波動(dòng)；2.由于A處的分壓值不隨著工藝偏差變化，而N0處的開(kāi)啟電壓是隨著工藝偏差變化的，因此在不同的工藝下，施密特觸發(fā)器輸出值LVR電壓值會(huì)有波動(dòng)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路，它能在溫度變化時(shí)保證整形電路的輸出值LVR電壓值基本不變，并且可改善工藝偏差帶來(lái)的LVR電壓漂移。
本發(fā)明的目的是這樣實(shí)現(xiàn)的一種低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路，包括三路分壓電路、一開(kāi)關(guān)電路、一整形電路；所述的三路分壓電路包括，由PMOS管的P0、P1、P1與P3組成的第一分壓電路，由PMOS管的P5、P6、P7、P8及晶體管Q0組成的第二分壓電路，由PMOS管的P9、P10、P11與P12組成的第三分壓電路；所述的開(kāi)關(guān)電路由NMOS管N0構(gòu)成；NMOS管N0的柵極連接至分壓電路的A處，NMOS管N0的源極和PNP晶體管Q1的源極共接且連接至分壓電路的B處，NMOS管N0的漏極連接至分壓電路的C處，PNP晶體管Q1的基極和集電極接地；所述的整形電路由施密特觸發(fā)器組成；其特點(diǎn)是在所述的分壓電路的分支上串接了一電壓漂移補(bǔ)償電路和一負(fù)溫度系數(shù)補(bǔ)償電路。
在上述的低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路中，其中，所述的電壓漂移補(bǔ)償電路是一與開(kāi)關(guān)電路中NMOS管N0的工藝偏差方向一致NMOS管N1構(gòu)成，該NMOS管N1的柵極和漏極共接后同時(shí)與分壓電路中PMOS管P3的柵極和漏極相連接。
在上述的低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路中，其中，所述的負(fù)溫度系數(shù)補(bǔ)償電路由PNP管的晶體管Q1構(gòu)成，晶體管Q1的基極和發(fā)射極接地。
本發(fā)明，低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路，由于采用了上述的技術(shù)方案，使之與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點(diǎn)和積極效果1.本發(fā)明由于在分壓電路的一分支上串接了一負(fù)溫度系數(shù)補(bǔ)償電路，即在A點(diǎn)分壓處做了調(diào)整，由于設(shè)置了由PNP管的晶體管Q1構(gòu)成的負(fù)溫度系數(shù)補(bǔ)償電路，該P(yáng)NP管的晶體管Q1的結(jié)電壓VBE具有負(fù)溫度系數(shù)特性，由此可以補(bǔ)償N0開(kāi)啟電壓的負(fù)溫度系數(shù)，所以在溫度變化時(shí)，可以保證整形電路施密特觸發(fā)器的輸出值LVR電壓值基本不變；2.本發(fā)明由于在分壓電路的一分支上串接了由柵漏相連接的NMOS管N1構(gòu)成電壓漂移補(bǔ)償電路，由此可以改善工藝偏差帶來(lái)的輸出值LVR電壓漂移；3.本發(fā)明由于分壓電路仍用PMOS管代替了集成電路中不容易生產(chǎn)的精確的大電阻，由此保證電路的低功耗，從而達(dá)到本發(fā)明的電壓檢測(cè)電路低功耗、低溫漂且與工藝無(wú)關(guān)的效果。


通過(guò)以下對(duì)本發(fā)明低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路的一實(shí)施例結(jié)合其附圖的描述，可以進(jìn)一步理解本發(fā)明的目的、具體結(jié)構(gòu)特征和優(yōu)點(diǎn)。其中，附圖為圖1是現(xiàn)有技術(shù)電壓檢測(cè)電路的電原理圖；圖2是本發(fā)明低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路的電原理圖。
具體實(shí)施例方式
請(qǐng)參見(jiàn)圖2所示，這是本發(fā)明低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路的電原理圖。本發(fā)明的電壓檢測(cè)電路的包括三路分壓電路1至3、開(kāi)關(guān)電路4、整形電路5。其中，分壓電路1由PMOS管的P0、P1、P1與P3組成，分壓電路2由PMOS管的P5、P6、P7、P8及晶體管Q0組成，分壓電路3由PMOS管的P9、P10、P11與P12組成；開(kāi)關(guān)電路4由NMOS管N0構(gòu)成，NMOS管N0的柵極連接至分壓電路1的A處，NMOS管N0的源極和PNP晶體管Q1的源極連接至分壓電路2的B處，NMOS管N0的漏極至分壓電路3的C處，PNP晶體管Q1的基極和集電極接地；整形電路5由施密特觸發(fā)器組成。與現(xiàn)有技術(shù)不同的是，在分壓電路1的分支上串接了一電壓漂移補(bǔ)償電路6和一負(fù)溫度系數(shù)補(bǔ)償電路7。所述的電壓漂移補(bǔ)償電路6是一與開(kāi)關(guān)電路4中NMOS管N0的工藝偏差方向一致NMOS管N1，與圖1現(xiàn)有技術(shù)相比，將原PMOS管的P4管替換成NMOS管N1，該NMOS管N1的柵極和漏極共接后同時(shí)與分壓電路1中PMOS管P3的柵極和漏極相連接。所述的負(fù)溫度系數(shù)補(bǔ)償電路7由PNP管的晶體管Q1構(gòu)成，晶體管Q1的基極和發(fā)射極接地。
作為對(duì)本發(fā)明的改進(jìn)，在A點(diǎn)分壓處，做了調(diào)整，由于結(jié)電壓VBE為負(fù)溫度系數(shù)的Q1管存在，可以補(bǔ)償N0開(kāi)啟電壓的負(fù)溫度系數(shù)，所以在溫度變化時(shí)，LVR電壓值可以基本不變；同時(shí)柵漏相連接的N1的NMOS管，可以改善工藝偏差帶來(lái)的LVR電壓漂移；為了保證電路的低功耗，電路中仍用PMOS管代替了集成電路中不容易生產(chǎn)的精確的大電阻，以達(dá)到該發(fā)明的電壓檢測(cè)電路低功耗、低溫漂且與工藝無(wú)關(guān)。
本發(fā)明的工作原理是當(dāng)供電電壓VDD經(jīng)過(guò)分壓電路1的P0、P1、P2與P3、N1、Q1時(shí)，在分壓電路1的A處分壓得一個(gè)電壓約為VDD/2；B處的電壓在0.7V左右。當(dāng)VDD＝5時(shí)，開(kāi)關(guān)電路4中的N0管導(dǎo)通，C處的電壓也被鉗置在B處電壓0.7V，經(jīng)后面施密特觸發(fā)器組成的整形電路5的整形，LVR輸出為低電平；如果VDD電壓下降至某一電壓，在A處分壓不足以使N0管導(dǎo)通時(shí)，C處電壓會(huì)被分壓電路3的P9～P12抬高至某一電壓，產(chǎn)生一個(gè)高脈沖，經(jīng)過(guò)整形電路5施密特觸發(fā)器整形，LVR就發(fā)出一個(gè)復(fù)位脈沖。
當(dāng)溫度升高時(shí)，開(kāi)關(guān)電路4中的N0的開(kāi)啟電壓變小，所以使N0管截止的A點(diǎn)電壓也相應(yīng)地變低，由于分壓電路1的P0～P3和N1隨著溫度升高，其表現(xiàn)的電阻特性值變大，而由于電路中的連接形式是比例電阻形式，使A點(diǎn)電壓基本上不變，但由于設(shè)置了負(fù)溫度系數(shù)補(bǔ)償電路7，即設(shè)置了具有負(fù)溫度系數(shù)的PNP管Q1，由于PNP管的晶體管Q1的結(jié)電壓VBE具有負(fù)溫度系數(shù)特性，使A點(diǎn)電壓下降，所以可以保證整形電路5施密特觸發(fā)器的輸出值LVR電壓不變。
反之，當(dāng)溫度降低時(shí)，開(kāi)關(guān)電路4中的N0的開(kāi)啟電壓變大，所以使N0管截止的A點(diǎn)電壓也相應(yīng)地變大，由于分壓電路1的P0～P3和N1隨著溫度降低，其表現(xiàn)的電阻特性值變小，電路中的連接形式是比例電阻形式，使A點(diǎn)電壓基本上不變，但由于設(shè)置了具有負(fù)溫度系數(shù)的PNP管Q1，即設(shè)置了具有負(fù)溫度系數(shù)的PNP管Q1，由于PNP管的晶體管Q1的結(jié)電壓VBE具有負(fù)溫度系數(shù)特性，使A點(diǎn)電壓上升，所以可以保證整形電路5施密特觸發(fā)器的輸出值LVR電壓不變。
當(dāng)工藝偏差時(shí)，例如PMOS管開(kāi)啟電壓變低了，NMOS管開(kāi)啟電壓變高了，要使開(kāi)關(guān)電路4中的N0開(kāi)啟，A點(diǎn)電壓必須變大，由于PMOS管開(kāi)啟電壓做低了，所以分壓電路1的P0～P3的電阻特性值變小，使A點(diǎn)電壓也變小，但由于設(shè)置了電壓漂移補(bǔ)償電路6，即設(shè)置了NMOS管N1，該NMOS管N1與開(kāi)關(guān)電路4中NMOS管N0的工藝偏差方向一致，因NMOS管N1的開(kāi)啟電壓做高了，所以其電阻特性值變大，故抬高了A點(diǎn)電壓值，從而可以保證整形電路5施密特觸發(fā)器的輸出值LVR電壓不變；同理，其它情況也同樣能保證整形電路5施密特觸發(fā)器的輸出值LVR電壓不變。
上述實(shí)施例僅說(shuō)明本發(fā)明之用，而非對(duì)本發(fā)明的限制，相關(guān)技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變換或變化，因此所有等同的技術(shù)方案也應(yīng)該屬于本發(fā)明的范疇。
綜上所述，本發(fā)明，低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路，由于在分壓電路的一分支上串接了負(fù)溫度系數(shù)補(bǔ)償電路，由此可以補(bǔ)償開(kāi)關(guān)電路N0開(kāi)啟電壓的負(fù)溫度系數(shù)，從而可以保證溫度變化時(shí)輸出值LVR電壓值基本不變；同時(shí)，由于在分壓電路的一分支上串接了電壓漂移補(bǔ)償電路，由此可以改善工藝偏差帶來(lái)的輸出值LVR電壓漂移；并且，由于分壓電路仍用PMOS管代替了集成電路中不容易生產(chǎn)的精確的大電阻，因此保證電路的低功耗，從而達(dá)到本發(fā)明的電壓檢測(cè)電路低功耗、低溫漂且與工藝無(wú)關(guān)的效果。
權(quán)利要求
1.一種低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路，包括三路分壓電路(1、2、3)、開(kāi)關(guān)電路(4)、整形電路(5)；所述的三路分壓電路包括，由PMOS管的P0、P1、P1與P3組成的分壓電路(1)，由PMOS管的P5、P6、P7、P8及晶體管Q0組成的分壓電路(2)，由PMOS管的P9、P10、P11與P12組成的分壓電路(3)；所述的開(kāi)關(guān)電路(4)由NMOS管N0構(gòu)成；NMOS管N0的柵極連接至分壓電路(1)的A處，NMOS管N0的源極和PNP晶體管Q1的源極共接且連接至分壓電路(2)的B處，NMOS管N0的漏極連接至分壓電路(3)的C處，PNP晶體管Q1的基極和集電極接地；所述的整形電路(5)由施密特觸發(fā)器組成；其特征在于在所述的分壓電路(1)的分支上串接了一電壓漂移補(bǔ)償電路(6)和一負(fù)溫度系數(shù)補(bǔ)償電路(7)。
2.如權(quán)利要求1所述的低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路，其特征在于所述的電壓漂移補(bǔ)償電路(6)是一與開(kāi)關(guān)電路(4)中NMOS管N0的工藝偏差方向一致NMOS管N1構(gòu)成，該NMOS管N1的柵極和漏極共接后同時(shí)與分壓電路(1)中PMOS管P3的柵極和漏極相連接。
3.如權(quán)利要求1所述的低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路，其特征在于所述的負(fù)溫度系數(shù)補(bǔ)償電路(7)由PNP管的晶體管Q1構(gòu)成，晶體管Q1的基極和發(fā)射極接地。
全文摘要
本發(fā)明涉及一種低功耗低溫漂與工藝無(wú)關(guān)的電壓檢測(cè)電路，包括三路分壓電路、開(kāi)關(guān)電路、整形電路；分壓電路由PMOS管P0至P3、PMOS管P5至P8和晶體管Q0以及MOS管P9至P12組成三組分壓電路；開(kāi)關(guān)電路由NMOS管N0構(gòu)成；NMOS管N0柵極連接至分壓電路A處，NMOS管N0源極和PNP晶體管Q1源極連接至分壓電路B處，NMOS管N0漏極連接至分壓電路III的C處，PNP晶體管Q1的基極和集電極接地；整形電路由施密特觸發(fā)器組成；其特點(diǎn)是在分壓電路1的分支上串接了一由NMOS管N0構(gòu)成的電壓漂移補(bǔ)償電路和由PNP管Q1構(gòu)成的負(fù)溫度系數(shù)補(bǔ)償電路。由此本發(fā)明在溫度變化時(shí)輸出值LVR電壓值基本不變，改善了工藝偏差帶來(lái)的LVR電壓漂移，達(dá)到了電壓檢測(cè)電路低功耗低溫漂且與工藝無(wú)關(guān)的效果。
文檔編號(hào)G01R19/165GK1635383SQ20031012208
公開(kāi)日2005年7月6日 申請(qǐng)日期2003年12月30日 優(yōu)先權(quán)日2003年12月30日
發(fā)明者羅鵬 申請(qǐng)人:上海貝嶺股份有限公司