專利名稱：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路器件。更具體地，本發(fā)明涉及一種輸入和輸出電路單元的結(jié)構(gòu)。
背景技術(shù)：
如圖7中所示，其中圖7是示出倒裝芯片LSI布置輪廓的視圖，該倒裝芯片LSI包括布置在芯片外圍中的探測焊盤2；以及，LSI外圍電路元件9，諸如布置在芯片內(nèi)部區(qū)域中的輸入和輸出電路單元3，用于輸入和輸出電路的電源單元4，以及用于向LSI內(nèi)部邏輯電路5供給電源電壓的LSI內(nèi)部邏輯電路的電源單元6，其中以預(yù)定的間距布置這些LSI外圍電路元件9，而LSI內(nèi)部邏輯電路5布置在LSI外圍電路元件9的內(nèi)部區(qū)域中。
而且，在芯片1的表面上，布置連接于倒裝芯片封裝的電源引線的區(qū)域焊盤7和用于將區(qū)域焊盤7連接至LSI的再布置引線8。用于提供電源電壓以驅(qū)動這些電路元件的電源線是用于LSI外圍電路的電源線10，其布置在LSI外圍電路元件9的上部，以及用于LSI內(nèi)部邏輯電路、布置在LSI內(nèi)部邏輯電路5的外圍中的電源線7，并且這些電源線布置為彼此電隔離。在這種情況中，將包括形成于加強件中的球柵陣列(BGA)在內(nèi)的封裝用于倒裝芯片封裝。
在操作器件時和器件受成品檢驗時，向LSI芯片中的每個電路元件施加電源電壓。對于成品檢驗，提供有在晶片階段進行的探測檢驗和在裝配完成后進行的制成品檢驗。對于在裝配完成后進行的制成品檢驗，通過電源操作產(chǎn)品，電源的頻率與實際使用頻率相同，并檢驗信號的輸入和輸出時間。在這種情況下，出于從功能和性能的觀點判斷制造LSI芯片結(jié)果的目的，必須向LSI外圍電路元件9和LSI內(nèi)部邏輯電路5提供足夠高的電力強度。
然而，隨著LSI的規(guī)模日益擴大，電源的電阻壓(IR)降將導(dǎo)致問題產(chǎn)生。為了減小電阻壓降，采用如下方法。自倒裝芯片封裝供給的電源電壓經(jīng)區(qū)域焊盤7提供給LSI外圍電路元件9和LSI內(nèi)部邏輯電路5，該區(qū)域焊盤7設(shè)置在位于LSI芯片金屬引線層上表面上的再布置引線層上。
另一方面，為了判斷制造工藝的結(jié)果，在安裝之前要進行探測檢驗。在該探測檢驗中，通常，進行用于檢驗晶體管制造結(jié)果的DC檢驗，諸如輸入和輸出電路的輸出電流的測量和漏電流的測量。當制得的內(nèi)部邏輯電路的觸發(fā)率(toggle ratio)接近于100％時進行這些測量電流的測量，這被稱之為掃描檢測。在這種情況中，經(jīng)過布置在LSI外圍中的探測焊盤自探測檢驗裝置提供的電源電壓進入電源單元并提供到LSI外圍電路元件9和LSI內(nèi)部邏輯電路5，并進行自測。
下面，將對作為LSI倒裝芯片1外圍電路元件9的電源單元4的結(jié)構(gòu)和操作以及區(qū)域焊盤7、探測焊盤2和LSI外圍電路元件9上的LSI外圍電路電源線10一起進行闡述。
圖8為示出常規(guī)輸入和輸出電路電源單元輪廓的視圖。在這種情況中，輸入和輸出電路電源單元20包括輸入和輸出電路電源VDDQ供給單元20a；以及，輸入和輸出電路電源VSSQ供給單元20b。圖9為示出輸入和輸出電路電源VDDQ供給單元20a的視圖，而圖10為沿線B-B’的剖面圖。圖11為示出輸入和輸出電路電源VSSQ供給單元的視圖，而圖12為沿線B-B’的剖面圖。
輸入和輸出電路電源VDDQ供給單元20a由電源輸入口21、電源供給口22、電源引線23和電源之間的過電壓保護電路24構(gòu)成。電源輸入口21通過引線25連接于探測焊盤26。而且，電源輸入口21通過再布置引線28連接于再布置引線層上的區(qū)域焊盤27，其中再布置引線層位于LSI芯片1的上部中。電源供給口22通過單元中的電源引線23連接于LSI外圍電路電源線29。從區(qū)域焊盤27和探測焊盤26輸入的輸入和輸出電路電源從電源輸入口21經(jīng)單元中的電源引線23和電源供給口22提供到布置在LSI外圍電路元件9上的LSI外圍電路電源線29。
圖11為示出輸入和輸出電路VSSQ電源單元20b輪廓的視圖，而圖12是沿線B-B’的剖面圖。
在這種情況中，如下描述輸入和輸出電路VSSQ電源供給單元20b與輸入和輸出電源VDDQ供給單元20a的不同點。在輸入和輸出電路電源VDDQ供給單元20a中，由第一金屬層構(gòu)成的信號引線23直接延伸到電源輸入口21以便于可以將其從電源輸入口21布置到電源供給口22。另一方面，在輸入和輸出電路VSSQ電源供給單元20b中，由第一金屬層構(gòu)成的信號引線23經(jīng)過由第二金屬層構(gòu)成的LSI外圍電路電源線29延伸到電源供給口22。其它方面相同，且使用相同的附圖標記表示相同的部分。
圖13為示出LSI內(nèi)部邏輯電路電源單元輪廓的視圖。圖14為示出LSI內(nèi)部邏輯電路VDD或VSS電源單元的視圖，而圖15為沿線A-A’的剖面圖。這些視圖與前述那些相同。LSI內(nèi)部邏輯電路電源單元30由電源輸入口31、電源供給口32、電源引線23和電源之間的過電壓保護電路34構(gòu)成。電源輸入口31通過引線35連接于探測焊盤36。而且，電源輸入口31通過再布置引線38連接于位于LSI芯片上部中的再布置引線層上的區(qū)域焊盤37。電源供給口32通過引線43連接到LSI內(nèi)部邏輯電路電源線39。自區(qū)域焊盤37和探測焊盤36輸入的LSI內(nèi)部邏輯電路電源從電源輸入口31經(jīng)過單元中的電源引線33和電源供給口32提供到布置在LSI內(nèi)部邏輯電路的外圍中的LSI內(nèi)部邏輯電路電源線39。
對向其提供電源的諸如輸入和輸出電路或LSI內(nèi)部邏輯電路的每一種電源的電路，提供布置在常規(guī)LSI外圍電路中的電源單元。
提供一種常規(guī)的LSI，其中當電源焊盤建立在具有在其中未布置電極焊盤的空焊盤空間的LSI外圍電路元件中時，抑制根據(jù)LSI接線端數(shù)量的增加的導(dǎo)致的芯片面積的增加。關(guān)于該常規(guī)LSI，參考專利文獻1。
未審日本專利公開No.Hei-05-251562在將多個輸入和輸出電路單元以及電源單元布置在LSI外圍的LSI的實例中，數(shù)據(jù)以高速度從LSI傳送到外部電路。因此，提供各種標準的輸入和輸出電路以及用于向輸入和輸出電路供給參考電壓的各種標準的電源供給電路。
然而，當采用在其中數(shù)據(jù)位寬增加的高速傳輸數(shù)據(jù)的方法時，會遇到下面的問題。增加輸入和輸出電路單元的數(shù)量。相應(yīng)地，增加用于向輸入和輸出電路單元供給的輸入和輸出電路電源單元的數(shù)量。
當構(gòu)成LSI的部件制作精細、集成度提高并且該集成電路高速工作時，LSI內(nèi)部邏輯電路中的電功耗增加。結(jié)果，整個LSI的電功耗增加，且必須與電功耗成比例地增加必須的LSI內(nèi)部邏輯電路電源單元的數(shù)量。
在LSI工作期間，為了穩(wěn)定電路的工作，LSI外圍電路元件和LSI內(nèi)部邏輯電路都必須提供有足夠高的電力強度以保護免受電源電路中的電涌。
在檢驗產(chǎn)品時，在制成品的檢驗中或在實際操作產(chǎn)品時，操作包括所有輸入和輸出電路的LSI的全部電路元件。然而，在探測檢驗的DC檢驗中，在布置在LSI外圍中的輸入和輸出電路單元中，基于各種接口標準測量輸入和輸出電路單元的代表單元就足夠了。因此，不同于制成品的檢驗，未被操作的、用于向輸入和輸出電路單元供給電力的電源單元變得無用。
在LSI內(nèi)部邏輯電路的掃描測試中，需要立即操作所有的電路。因此，需要經(jīng)LSI內(nèi)部邏輯電路電源單元向內(nèi)部邏輯電路提供足夠高的電力強度。因此，必須提供更多的電源單元。
然而，一般地，要布置的LSI內(nèi)部邏輯電路電源單元的數(shù)量小于按照相對于LSI外圍中的輸入和輸出電路單元成預(yù)定比例布置的輸入和輸出電路電源單元的數(shù)量。
在制成品檢驗的情況中以及在實際操作器件的情況中，這些輸入和輸出電路單元3接受來自連接到封裝的區(qū)域焊盤7的信號。輸入和輸出電路電源單元4接受來自區(qū)域焊盤7的要供給于輸入和輸出電路單元3的電力并向被保護免受單元中電涌的輸入和輸出電路單元3供給電源電壓。
然而，在探測檢驗的時候，由于下面的原因，并不操作這些輸入和輸出電路單元3。
(1)檢驗被代表的其它輸入和輸出電路單元3。
(2)探測檢驗器件具有的與LSI的連接口的數(shù)量不多于LSI焊盤的數(shù)量，即該器件有限。
因此，在探測檢驗時，不必向這些輸入和輸出電路單元3提供電源電壓。因此，連接到輸入和輸出電路電源單元4的探測焊盤也沒有使用。在這種連接中，輸入和輸出電路電源單元4自身必須保護電源不受制成品檢驗時電涌的影響。因此，不可能由于在探測檢驗中不使用而免除輸入和輸出電路電源單元4。
為了提高LSI的噪聲阻抗特性且為了減小由電阻壓降帶來的影響，有效地通過利用其數(shù)量受限制的電源單元向輸入和輸出電路和內(nèi)部邏輯電路供給電力是很重要任務(wù)。
考慮到上述實際情況，實現(xiàn)本發(fā)明。本發(fā)明的目的是提供一種半導(dǎo)體集成電路器件，其中減少布置在LSI外圍中的電路元件的數(shù)量，以減小芯片面積。
本發(fā)明的另一目的是通過在探測檢驗時增加通往內(nèi)部邏輯電路的電源路徑并減小由電阻壓降帶來的影響來提高檢驗精度。

發(fā)明內(nèi)容
本發(fā)明提出一種不同電源共用的電源供給單元，通過其自區(qū)域焊盤和探測焊盤接受電勢彼此不同的電源電壓，并通過路徑向每一個需要電源電壓的電路區(qū)供給電源電壓。
在圖7中示出的常規(guī)芯片的例子中，在探測檢驗時，需要更多用于內(nèi)部邏輯電路(芯)的電源單元6。因此自連接于并未使用的輸入和輸出電路電源單元4的探測焊盤2接受用于內(nèi)部邏輯電路(芯)的電源電壓，以便于增加向內(nèi)部邏輯電路5供給電源電壓的路徑數(shù)量?；谇笆?，可以在探測檢驗時穩(wěn)定內(nèi)部邏輯電路(芯)，即，可以避免由電阻壓降造成的影響。
因此，代替具有用于自區(qū)域焊盤7和探測焊盤2接收相同電勢的電源電壓并向電路區(qū)提供電壓的路徑且還具有過電壓保護電路的常規(guī)的電源單元，根據(jù)本發(fā)明，提出一種不同電源共用的電源供給單元，通過該單元接受來自區(qū)域焊盤的電源電壓，以及接受來自探測焊盤的、其電勢不同于上述電壓電勢的電源電壓，并通過路徑向每一個需要電源電壓的電路區(qū)供給電源電壓。在該結(jié)構(gòu)中，與常規(guī)單元的芯片面積相比，不增加芯片面積。
當使用如上描述的不同電源共用的電源供給單元時，可以提供下述優(yōu)點(1)對于不充足的內(nèi)部邏輯電路(芯)電源，能夠在探測檢驗時增加電源路徑的數(shù)量而不增加要布置的常規(guī)電源單元的數(shù)量。因此，能夠抑制在LSI內(nèi)部邏輯電路5中的電阻壓降。
(2)另一方面，可以保持用于供給電力的路徑的數(shù)量而減少輸入和輸出電路電源單元的數(shù)量。因此，對于LSI芯片，其芯片面積由輸入和輸出電路電源單元的布置寬度確定，可以減小芯片面積。
本發(fā)明提供一種半導(dǎo)體集成電路器件，其包括多個電路區(qū)；以及，連接到電路區(qū)的輸入和輸出電路單元，其中多個電路區(qū)通過公共的輸入和輸出電路單元連接于不同的節(jié)點。
根據(jù)上述構(gòu)造，共同使用對每一節(jié)點必須初始提供的輸入和輸出電路單元。因此，可以減小輸入和輸出電路單元的數(shù)量。相應(yīng)地，能夠減小芯片面積。
在檢驗時，因為可以增加電源路徑的數(shù)量，所以可以減小由電阻壓降帶來的影響。
例如，這些電路區(qū)是LSI內(nèi)部邏輯電路、LSI外圍電路等。在該實例中，從探測焊盤接受內(nèi)部邏輯電路電力并將其供給于LSI內(nèi)部邏輯電源線。除此之外，從區(qū)域焊盤接受輸入和輸出電路電力并將其供給于LSI外圍電路電力線。這樣，提供不同電源共用的電源供給單元，其中提供多個彼此電勢不同的電源的路徑，且單元面積與單個電源單元的面積相同。
優(yōu)選地，該輸入和輸出電路單元設(shè)置有過電壓保護電路，且多個電路區(qū)經(jīng)過電壓保護電路彼此相連?；谇笆?，可在不增加芯片面積的情況下保護電路免受電涌的影響。
在輸入和輸出電路單元布置在半導(dǎo)體集成電路的外圍中的情況下，限制輸入和輸出電路單元的數(shù)量，然而，根據(jù)本發(fā)明，共用的輸入和輸出電路單元。因此，不增加單元的數(shù)量。
上述輸入和輸出電路單元通過第一和第二焊盤連接于外部。因此，根據(jù)是第一焊盤還是第二焊盤連接到外部，將多個電路區(qū)中的一個連接于相應(yīng)節(jié)點的側(cè)。
根據(jù)上述構(gòu)造，當改變與外部的連接時，可以容易地供給適當強度的電流。
輸入和輸出電路單元連接于用于探測檢驗的探測焊盤和用于外部連接的接線端焊盤。在檢驗的情況下，輸入和輸出電路單元連接于探測焊盤，以便于可以在一個電路區(qū)上進行探測檢驗。在驅(qū)動的情況下，輸入和輸出電路單元連接于接線端焊盤，以便于可以驅(qū)動其它電路區(qū)。
基于前述，能夠提供一種半導(dǎo)體器件，即使在探測檢驗的情況下，其電阻壓降也很小，而不增加芯片面積。
本發(fā)明提供一種半導(dǎo)體集成電路器件，其中多個電路區(qū)包括半導(dǎo)體集成電路的內(nèi)部邏輯電路區(qū)以及外圍中的輸入和輸出電路區(qū)，半導(dǎo)體集成電路的內(nèi)部邏輯電路區(qū)以及外圍中的輸入和輸出電路區(qū)通過輸入和輸出電路單元連接于用于探測檢驗的探測焊盤和用于外部連接的接線端焊盤，在檢驗的情況下半導(dǎo)體集成電路的內(nèi)部邏輯電路區(qū)以及外圍中的輸入和輸出電路區(qū)連接于探測焊盤，并在一個電路區(qū)上進行探測檢驗；在驅(qū)動的情況下，半導(dǎo)體集成電路的內(nèi)部邏輯電路區(qū)以及外圍中的輸入和輸出電路區(qū)連接于接線端焊盤，并驅(qū)動內(nèi)部邏輯電路區(qū)。
根據(jù)上述構(gòu)造，可以在探測檢驗的情況下增加從探測焊盤到LSI內(nèi)部邏輯電路的電源路徑的數(shù)量。因此，能夠減少來自邏輯電路中電阻壓降的影響。相應(yīng)地，可以提高探測檢驗精度。
本發(fā)明提供一種半導(dǎo)體集成電路器件，其中輸入和輸出電路元件包括多層引線部分，且用于探測檢驗的探測焊盤和用于外部連接的接線端焊盤由不同層的引線構(gòu)成。
基于上述構(gòu)造，不增加占用面積。
該探測焊盤布置在半導(dǎo)體集成電路的芯片表面上。上述接線端焊盤經(jīng)過形成于覆蓋探測焊盤的絕緣膜之上的接觸連接到內(nèi)部邏輯電路區(qū)，該內(nèi)部邏輯電路區(qū)連接于輸入和輸出電路單元。
根據(jù)上述構(gòu)造，可以減小芯片的占用面積。
在探測焊盤布置在半導(dǎo)體集成電路芯片外圍表面上的情況中，可以有效地利用芯片面積。
當這些接線端由凸塊構(gòu)成時，該凸塊為布置在半導(dǎo)體集成電路芯片的元件區(qū)域中形成的再布置引線中的區(qū)域焊盤，可以減小引線長度并可以充分地擴大焊盤面積。
本發(fā)明提供一種半導(dǎo)體集成電路器件，還包括連接于第一節(jié)點的LSI外圍電路；以及，連接于第二節(jié)點的LSI內(nèi)部電路，并通過輸入和輸出電路單元中的第一電源引線和第二電源引線制得到第一和第二節(jié)點的電連接。
根據(jù)上述構(gòu)造，通過相同的輸入和輸出電路單元在不同節(jié)點上進行輸入和輸出。因此，可以減小芯片面積并可以降低操作速度。
優(yōu)選地，半導(dǎo)體集成電路器件為倒裝芯片LSI，在其表面上設(shè)置再布置引線，該引線連接于倒裝狀態(tài)下的安裝板。
基于上述構(gòu)造，能夠形成區(qū)域焊盤并以BGA安裝它們。因此，可以減小引線長度。在這種情況中，“區(qū)域焊盤”意味著輸入和輸出焊盤并不僅布置在芯片外圍中還通過再布置引線布置在芯片的中央部分中。
本發(fā)明提供一種半導(dǎo)體集成電路器件，其中輸入和輸出電路單元在電源之間設(shè)置有過電保護電路，且該過電保護電路在用于LSI外圍電路的電源與用于LSI內(nèi)部邏輯電路的電源之間共用。
根據(jù)上述結(jié)構(gòu)，因為過電保護電路共用，所以可以減小芯片面積。


附圖中圖1為示出倒裝芯片LSI輪廓的視圖，在LSI上安裝有所示實施例的不同電源共用的電源供給單元；圖2為示出一實施例的不同電源共用的電源供給單元輪廓的視圖；圖3為一實施例的不同電源(VDD-VSSQ)共用的電源單元沿線A-A’截取的剖面圖；圖4A和4B為示出用于防止一實施例的不同電源(VDD-VSSQ)共用的電源單元的電源之間的電涌的過電保護電路輪廓的視圖；圖5為一實施例的不同電源(VSS-VDDQ)共用的電源單元沿線B-B’截取的剖面圖；圖6A和6B為示出一實施例的不同電源(VSS-VDDQ)共用的電源單元的電源之間的過電保護電路的輪廓的視圖；圖7為示出常規(guī)倒裝芯片LSI輪廓的視圖；圖8為示出常規(guī)輸入和輸出電路電源單元輪廓的視圖；圖9為示出常規(guī)輸入和輸出電路電源單元輪廓的視圖；圖10為示出常規(guī)輸入和輸出電路電源單元輪廓的視圖；圖11為示出常規(guī)輸入和輸出電路電源單元輪廓的視圖；圖12為示出常規(guī)輸入和輸出電路電源單元輪廓的視圖；圖13為示出常規(guī)LSI內(nèi)部邏輯電路電源單元輪廓的視圖；圖14為示出常規(guī)LSI內(nèi)部邏輯電路電源單元輪廓的視圖；以及圖15為示出常規(guī)LSI內(nèi)部邏輯電路電源單元輪廓的視圖。
具體實施例方式
下面將說明一個LSI芯片的實施例，其中使用本發(fā)明的不同電源共用的電源供給單元。首先，示出單元的結(jié)構(gòu)，然后說明操作模式。
如圖1所示，其為示出該LSI芯片1輪廓的視圖，相應(yīng)于布置在芯片外圍中的各探測焊盤2布置輸入和輸出電路單元。不同電源共用的供給單元6S安裝在該輸入和輸出電路單元中。其它方面與圖7所示的常規(guī)實例的芯片中的相同。圖1和7中，使用相同的附圖標記表示相同部分。
從與圖7中示出的常規(guī)LSI芯片比較可以看出，根據(jù)常規(guī)的實例，由于布置不同電源共用的電源供給單元6S代替內(nèi)部邏輯電路電源單元6，需要用于接受來自區(qū)域焊盤7的內(nèi)部邏輯電路電源電壓的兩個輸入和輸出電路電源單元4，以及用于通過被保護免受電涌的內(nèi)部邏輯電路電源單元6從輸入和輸出電路電源單元4向內(nèi)部邏輯電路5供給電壓的兩個輸入和輸出電路單元。然而，根據(jù)本發(fā)明的實施例，部件的數(shù)量可以制為一個，即，輸入和輸出電路單元的數(shù)量減少到芯片每一側(cè)一個。
下面將具體說明該不同電源共用的電源供給單元6S。
用于LSI芯片的電源電壓是用于內(nèi)部邏輯電路的VDD和VSS。用于LSI芯片的電源電壓是用于內(nèi)部邏輯電路的VDDQ和VSSQ。
圖2為示出不同電源(VDD-VSSQ)共用的電源單元50a和不同電源(VSS-VDDQ)共用的電源單元50b的輪廓的視圖。圖3為不同電源(VDD-VSSQ)共用的電源單元50a沿線A-A’截取的剖面圖，而圖4A和4B為示出過電保護電路輪廓的視圖。
圖5為圖2中示出的不同電源(VSS-VDDQ)共用的電源單元50b沿線B-B’截取的視圖，而圖6A和6B為示出過電保護電路輪廓的視圖。
接著，下面將說明不同電源共用的電源供給單元的結(jié)構(gòu)和操作模式。
不同電源共用的電源供給單元50a和50b均包括第一電力輸入口51、第二電力輸入口52、第一電源口53、第二電源口54、電力引線55a、以及電源之間的過電保護電路56。第一電力輸入口51通過引線58連接于探測焊盤57并且還通過再布置引線60連接于再布置引線層上的區(qū)域焊盤59，再布置引線層位于LSI芯片的上部中。第二電力輸入口52通過區(qū)域焊盤61連接于再布置引線62。第一電源口53通過引線64連接于LSI內(nèi)部邏輯電路電力線63。第二電源口54通過單元中的電力引線55b連接于LSI外圍電路電力線65。通過單元中的電力引線55a、第一電源口53和引線64，自探測焊盤57采入的LSI內(nèi)部邏輯電路電力從第一電力輸入口51供給至LSI內(nèi)部邏輯電路電力線63，電力線63布置在LSI內(nèi)部邏輯區(qū)域外圍的外圍中。將通過第二電源口54從第二電力輸入口52向LSI外圍電路電力線65供給從區(qū)域焊盤61接受的LSI外圍電路電力。
接著，下面將說明電源之間的過電保護電路。圖4A為示出不同電源(VDD-VSSQ)共用的電源單元50a的電源之間的過電保護電路輪廓的視圖。圖4B為示出不同電源(VSS-VDDQ)共用的電源單元50b的電源之間的過電保護電路輪廓的視圖。
在圖5中示出的不同電源(VDD-VSSQ)共用的電源單元50a保護在施加于探測焊盤上的LSI內(nèi)部邏輯電路電源VDD與LSI外圍電路電源VSSQ之間，使其免受由N溝道晶體管產(chǎn)生的電涌影響。在圖5中示出的不同電源(VDD-VSSQ)共用的電源單元50a還保護在電源VDD與LSI外圍電路電源VDDQ之間，使其免受由N溝道晶體管產(chǎn)生的電涌的影響。保護將要施加在區(qū)域焊盤上的LSI外圍電路電源VSSQ和LSI外圍電路電源VDDQ免受來自N溝道晶體管的電涌影響。由此N溝道晶體管構(gòu)成的該過電保護電路的電路結(jié)構(gòu)與常規(guī)LSI內(nèi)部邏輯電路VDD電源單元的過電保護電路的電路結(jié)構(gòu)相同，該過電保護電路設(shè)置在單元中，且由此N溝道晶體管構(gòu)成的該過電保護電路的電路結(jié)構(gòu)與常規(guī)LSI外圍電路VSSQ電源單元的過電保護電路的電路結(jié)構(gòu)相同，該過電保護電路設(shè)置在單元中。因此，VDD和VSSQ具有公共的過電保護電路。
在圖5中示出的不同電源(VSS-VDDQ)共用的電源單元50b保護在施加在探測焊盤上的LSI內(nèi)部邏輯電路電源VSS與LSI外圍電路電源VDDQ之間，使其免受由N溝道晶體管產(chǎn)生的電涌影響。在圖5中示出的不同電源(VSS-VDDQ)共用的電源單元50b還保護在電源VSS與LSI外圍電路電源VSSQ之間，使其免受由N溝道晶體管產(chǎn)生的電涌的影響。保護將要施加在區(qū)域焊盤上的LSI外圍電路電源VDDQ和LSI外圍電路電源VSSQ免受來自N溝道晶體管的電涌影響。
接著，下面將描述電源之間的過電保護電路。圖6A為示出不同電源(VDD-VSSQ)共用的電源單元50a的電源之間的過電保護電路輪廓的視圖。圖6B為示出圖5中示出的不同電源(VSS-VDDQ)共用的電源單元50b的電源之間的過電保護電路輪廓的視圖。
由該N溝道晶體管構(gòu)成的該過電保護電路的電路結(jié)構(gòu)與常規(guī)LSI內(nèi)部邏輯電路VSS電源單元的過電保護電路的電路結(jié)構(gòu)相同，該過電保護電路設(shè)置在單元中，且由該N溝道晶體管構(gòu)成的該過電保護電路的電路結(jié)構(gòu)與常規(guī)LSI外圍電路VDDQ電源單元的過電保護電路的電路結(jié)構(gòu)相同，該過電保護電路設(shè)置在單元中。因此，VSS和VDDQ具有公共的過電保護電路。
圖1為示出倒裝芯片LSI輪廓的視圖，其中使用圖2所示的本實施例的不同電源共用的電源供給單元。與圖7中示出的常規(guī)布局相比較，圖1中示出的倒裝芯片LSI優(yōu)點如下。當使用不同電源共用的電源供給單元6S時，該電源單元6S按照與輸入和輸出電路電源單元4的單元面積以及圖1中示出的LSI內(nèi)部邏輯電路電源單元6的單元面積相同的單元面積布置，可以減小要布置的LSI外圍電路元件9的數(shù)量。
如上所述，本發(fā)明的半導(dǎo)體集成電路器件包括多個電源路徑，該多個電源路徑分別以下述方式供給電勢彼此不同的電力在操作產(chǎn)品的情況下以及在檢驗制成品的情況下將從區(qū)域焊盤接受的電力供給到LSI外圍電路元件，而在探測檢驗的情況下將從探測焊盤接受的電力供給到LSI內(nèi)部邏輯電路。此外，共用電源之間的過電保護電路。基于前述，可以減小布置在LSI外圍電路中為將要供給于輸入和輸出電路以及LSI內(nèi)部邏輯電路的每一電源布置的電源單元的數(shù)量，且可以減小整個半導(dǎo)體芯片的面積。
根據(jù)本發(fā)明，為在探測檢驗的情況下向未操作的輸入和輸出電路供給電力布置的輸入和輸出電路電源單元用不同電源共用的電源供給單元替換。因此，在探測檢驗的情況下，經(jīng)過該輸入和輸出電路從探測焊盤供給電力，且可以增加到LSI內(nèi)部邏輯電路的電力供給路徑的數(shù)量。因此，可以降低電阻壓降對邏輯電路的影響，并且可以提高探測檢驗的檢驗精度。
在該連接中，在上述實施例中，根據(jù)是從探測焊盤還是區(qū)域焊盤供給電力來變換到輸入和輸出單元的電力供給。然而，當多個區(qū)域焊盤或多個探測焊盤連接到輸入和輸出單元時，可對調(diào)到輸入和輸出單元的電力供給。
變換意味著可以適當?shù)貙φ{(diào)。
根據(jù)本發(fā)明，能夠防止當布置LSI外圍電路元件時芯片面積增加。在探測檢驗的情況下通過增加到LSI內(nèi)部邏輯電路的電源路徑的數(shù)量可以減小電阻壓降產(chǎn)生的影響。因此，可提高在檢驗制成品時的檢驗精度。
本發(fā)明根本不受實施例及其說明的限制。如果由本領(lǐng)域技術(shù)人員容易地獲得的各種變化不脫離權(quán)利要求范圍的說明，則它們將包括于本發(fā)明中。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件，包括多個電路區(qū)；以及連接于電路區(qū)的輸入和輸出電路單元，其中多個電路區(qū)經(jīng)過公共的輸入和輸出電路單元連接于不同的節(jié)點。
2.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中該輸入和輸出電路單元設(shè)置有過電保護電路，且多個電路區(qū)連接于該輸入和輸出電路單元。
3.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中該輸入和輸出電路單元布置在半導(dǎo)體集成電路器件的外圍中。
4.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中該輸入和輸出電路單元經(jīng)過第一和第二焊盤連接至外部，且該多個電路區(qū)中的一個根據(jù)是第一焊盤還是第二焊盤連接至外部而連接于相應(yīng)節(jié)點的側(cè)。
5.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中輸入和輸出電路單元連接至用于探測檢驗的探測焊盤和用于外部連接的接線端焊盤，在檢驗的情況下，輸入和輸出電路單元連接至探測焊盤并在該電路區(qū)中的一個上進行探測檢驗，而在驅(qū)動的情況下，輸入和輸出電路單元連接至接線端焊盤并驅(qū)動該電路區(qū)中的另一個。
6.根據(jù)權(quán)利要求5的半導(dǎo)體集成電路器件，其中該多個電路區(qū)包括半導(dǎo)體集成電路的內(nèi)部邏輯電路區(qū)和外圍中的輸入和輸出電路區(qū)，半導(dǎo)體集成電路的內(nèi)部邏輯電路區(qū)和外圍中的輸入和輸出電路區(qū)經(jīng)過輸入和輸出電路單元連接于用于探測檢驗的探測焊盤和用于外部連接的接線端焊盤，在檢驗的情況下，半導(dǎo)體集成電路的內(nèi)部邏輯電路區(qū)和外圍中的輸入和輸出電路區(qū)連接于探測焊盤并在該電路區(qū)中的一個上進行探測檢驗，而在驅(qū)動情況下，半導(dǎo)體集成電路的內(nèi)部邏輯電路區(qū)和外圍中的輸入和輸出電路區(qū)連接于接線端焊盤并驅(qū)動內(nèi)部邏輯電路區(qū)。
7.根據(jù)權(quán)利要求6的半導(dǎo)體集成電路器件，其中輸入和輸出電路單元包括多層引線部分，且用于探測檢驗的探測焊盤和用于外部連接的接線端焊盤由不同的引線層構(gòu)成。
8.根據(jù)權(quán)利要求5的半導(dǎo)體集成電路器件，其中接線端焊盤經(jīng)過形成于覆蓋探測焊盤的絕緣膜上的接觸連接于內(nèi)部邏輯電路區(qū)，內(nèi)部邏輯電路區(qū)連接于輸入和輸出電路。
9.根據(jù)權(quán)利要求8的半導(dǎo)體集成電路器件，其中探測焊盤布置在半導(dǎo)體集成電路芯片的外圍中。
10.根據(jù)權(quán)利要求8的半導(dǎo)體集成電路器件，其中接線端焊盤由凸塊構(gòu)成，該凸塊為設(shè)置于在半導(dǎo)體集成電路芯片的元件區(qū)域上形成的再布置引線上的區(qū)域焊盤。
11.根據(jù)權(quán)利1的半導(dǎo)體集成電路器件，還包括連接于第一節(jié)點的LSI外圍電路；以及連接于第二節(jié)點的LSI內(nèi)部電路，且經(jīng)過輸入和輸出電路單元中的第一電源引線和第二電源引線形成至第一和第二節(jié)點的電連接。
12.根據(jù)權(quán)利要求1的半導(dǎo)體電路器件，其中半導(dǎo)體集成電路器件為LSI，在其表面上設(shè)置再布置引線，其連接于倒裝狀態(tài)下的安裝板。
13.根據(jù)權(quán)利要求1的半導(dǎo)體電路器件，其中輸入和輸出電路單元在電源之間設(shè)置有過電保護電路，且在用于LSI外圍電路的電源和用于LSI內(nèi)部邏輯電路的電源之間共用該過電保護電路。
全文摘要
本發(fā)明公開了一種不同電源共用的電源供給單元，包括路徑，通過該路徑分別自區(qū)域焊盤和探測焊盤接受電勢彼此不同的電源電壓，且通過該路徑向需要這些電源電壓的區(qū)提供電壓。
文檔編號G01R31/28GK1523672SQ20031012546
公開日2004年8月25日 申請日期2003年12月25日 優(yōu)先權(quán)日2002年12月25日
發(fā)明者熊谷孝明, 岡田康幸, 幸, 純, 野畑真純 申請人:松下電器產(chǎn)業(yè)株式會社