專利名稱：用于測(cè)試待測(cè)電路單元的方法及用于實(shí)現(xiàn)其的電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及一種用于測(cè)試電路單元的方法，具體地，涉及一種用于測(cè)試具有至少一個(gè)存儲(chǔ)單元陣列和至少一個(gè)尋址和控制單元的待測(cè)電路單元的方法，以及一種利用設(shè)置在電路結(jié)構(gòu)上的端子單元實(shí)現(xiàn)該方法的電路結(jié)構(gòu)。
背景技術(shù)：
對(duì)以低廉的測(cè)試成本并行地實(shí)現(xiàn)較大范圍的測(cè)試過程的需要與日俱增。待測(cè)電路單元首先涉及具有增加了的復(fù)雜度的存儲(chǔ)芯片。在這種情況下，測(cè)試成本主要由測(cè)試時(shí)間決定，并根據(jù)在預(yù)定時(shí)間內(nèi)能夠測(cè)試的待測(cè)電路單元的數(shù)目來獲得。
每單位時(shí)間內(nèi)可測(cè)試電路單元的數(shù)目也被稱為吞吐率(throughput rate)。為了可以整體地降低每個(gè)待測(cè)電路單元的成本，已經(jīng)提出了要減少測(cè)試時(shí)間，或增加每一個(gè)測(cè)試系統(tǒng)并行測(cè)試的電路單元的數(shù)目。
不利地，需要利用多條測(cè)試數(shù)據(jù)線將待測(cè)電路單元與測(cè)試設(shè)備相連，以便向待測(cè)電路單元發(fā)送適當(dāng)?shù)臏y(cè)試數(shù)據(jù)，并將由待測(cè)電路單元根據(jù)所提供的測(cè)試數(shù)據(jù)而輸出的實(shí)際數(shù)據(jù)與測(cè)試設(shè)備中的預(yù)定標(biāo)稱數(shù)據(jù)進(jìn)行比較。例如，為了將測(cè)試設(shè)備與待測(cè)電路單元相連，傳統(tǒng)的系統(tǒng)使用包括4根、8根或16根單根導(dǎo)線的測(cè)試數(shù)據(jù)線。這種較大數(shù)量的單根導(dǎo)線不利地增加了測(cè)試成本并波及到對(duì)待測(cè)電路單元的連接。
為了解決此問題，已經(jīng)提出了建議以使用特定的測(cè)試模式，允許使用單一的測(cè)試數(shù)據(jù)線對(duì)待測(cè)電路單元進(jìn)行測(cè)試。在這種測(cè)試模式下，在也用于支持待測(cè)電路單元的芯片上直接比較所期望的數(shù)據(jù)(標(biāo)稱數(shù)據(jù))和讀取出的數(shù)據(jù)(實(shí)際數(shù)據(jù))。接下來，通過單一的測(cè)試數(shù)據(jù)線輸出作為測(cè)試結(jié)果的信息項(xiàng)，例如，待測(cè)電路單元故障的結(jié)果或待測(cè)電路單元正確的結(jié)果。因此，可以在測(cè)試設(shè)備中的單一端子單元上得到測(cè)試結(jié)果的信息內(nèi)容。
此測(cè)試模式被稱為高級(jí)壓縮測(cè)試模式(ACTM)。但是，即使使用這種測(cè)試模式(ACTM)，仍然存在需要提供用于輸出測(cè)試結(jié)果的專用端子單元的缺點(diǎn)。不適當(dāng)?shù)兀枰@種單一端子單元只用于測(cè)試待測(cè)電路單元，而不需要用于操作電路單元。這意味著不必要地提高了待測(cè)電路單元的測(cè)試和操作成本。
設(shè)置用于輸出測(cè)試結(jié)果的測(cè)試設(shè)備的端子單元僅用于傳送測(cè)試結(jié)果而沒有其他功能。
圖2示出了用于測(cè)試待測(cè)電路單元100的傳統(tǒng)電路結(jié)構(gòu)。將測(cè)試設(shè)備200與待測(cè)電路單元100一起設(shè)置在單一芯片上。
待測(cè)電路單元100與測(cè)試設(shè)備200之間的數(shù)據(jù)通信由包括如4根、8根或16根單根導(dǎo)線的測(cè)試數(shù)據(jù)線104提供。傳統(tǒng)上，測(cè)試設(shè)備200中的測(cè)試模式單元201向待測(cè)電路單元100中的數(shù)據(jù)單元103輸出測(cè)試數(shù)據(jù)。從數(shù)據(jù)單元103向待測(cè)電路單元中的存儲(chǔ)單元陣列101傳送該數(shù)據(jù)。尋址和控制單元102使用尋址和控制數(shù)據(jù)107來啟動(dòng)待測(cè)電路單元100中的存儲(chǔ)單元陣列101。
通過尋址和控制線106及尋址和控制端子單元108來提供尋址和控制數(shù)據(jù)107。將根據(jù)提供給待測(cè)電路單元100的測(cè)試數(shù)據(jù)105而返回的實(shí)際數(shù)據(jù)105a與測(cè)試設(shè)備200中的預(yù)定標(biāo)稱數(shù)據(jù)進(jìn)行比較。作為比較的結(jié)果，通過測(cè)試設(shè)備中的端子單元204，將測(cè)試結(jié)果203輸出到結(jié)果數(shù)據(jù)線202上。
因此，用于測(cè)試待測(cè)電路單元的傳統(tǒng)電路結(jié)構(gòu)的主要缺點(diǎn)在于，除了用于啟動(dòng)待測(cè)電路單元100中的存儲(chǔ)單元陣列101的尋址和控制端子單元108以外，還需要在測(cè)試設(shè)備中只針對(duì)測(cè)試目的而提供端子單元204。此額外的連接引腳不合時(shí)宜地增加了待測(cè)電路單元的成本和測(cè)試的整體成本。此外，該傳統(tǒng)的電路結(jié)構(gòu)不允許任何較大程度的并行測(cè)試。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種用于測(cè)試待測(cè)電路單元的方法和一種用于實(shí)現(xiàn)這種方法的電路結(jié)構(gòu)，避免向測(cè)試設(shè)備提供專用于測(cè)試所需的端子單元204。
本發(fā)明通過具有專利權(quán)利要求1所述結(jié)構(gòu)的電路結(jié)構(gòu)來實(shí)現(xiàn)此目的。此外，通過專利權(quán)利要求10所述的方法來實(shí)現(xiàn)此目的。在從屬權(quán)利要求中可以找到對(duì)本發(fā)明的改進(jìn)。
本發(fā)明的基本概念是對(duì)通過測(cè)試設(shè)備中的端子單元讀取出的數(shù)據(jù)進(jìn)行邏輯組合，并只將針對(duì)每個(gè)待測(cè)電路單元的單一測(cè)試結(jié)果存儲(chǔ)在結(jié)果存儲(chǔ)器單元中，通過設(shè)置在待測(cè)電路單元中的尋址和控制端子單元輸出被存儲(chǔ)在結(jié)果存儲(chǔ)器單元中的測(cè)試結(jié)果。
這種情況下的一個(gè)優(yōu)點(diǎn)在于，可以極大程度地縮減測(cè)試成本，由于節(jié)省了額外的端子單元(引腳)，并能夠增加并行性。節(jié)省測(cè)試不再需要的額外引腳(芯片信道)的優(yōu)點(diǎn)在于，由針對(duì)所需芯片信道的每一個(gè)的測(cè)試器信道的總數(shù)指定了測(cè)試的并行性，即，需要的芯片信道越少并行性越大。
更高級(jí)別的并行性意味著較低測(cè)試成本下更高的吞吐率和有利的結(jié)果。有利地，本發(fā)明的電路結(jié)構(gòu)允許只使用其尋址和控制線，對(duì)芯片(待測(cè)電路單元)進(jìn)行測(cè)試。因此，本發(fā)明的用于測(cè)試待測(cè)電路單元的方法包括(i)將測(cè)試設(shè)備中的測(cè)試結(jié)果存儲(chǔ)在待測(cè)電路單元中；(ii)在待測(cè)電路單元中累計(jì)測(cè)試結(jié)果；以及(iii)通過尋址和控制線輸出總體結(jié)果。
本發(fā)明的用于測(cè)試具有至少一個(gè)存儲(chǔ)單元陣列和至少一個(gè)尋址和控制單元的待測(cè)電路單元的電路結(jié)構(gòu)本質(zhì)上具有a)測(cè)試設(shè)備，用于提供測(cè)試模式，其中所述測(cè)試設(shè)備具有測(cè)試模式單元，用于產(chǎn)生通過測(cè)試數(shù)據(jù)線提供給待測(cè)電路單元的測(cè)試數(shù)據(jù)，并順序執(zhí)行測(cè)試程序，所述測(cè)試程序涉及待測(cè)電路單元根據(jù)與測(cè)試模式單元中的預(yù)定標(biāo)稱數(shù)據(jù)進(jìn)行比較的測(cè)試數(shù)據(jù)而輸出的實(shí)際數(shù)據(jù)；以及
b)結(jié)果數(shù)據(jù)線，用于順序輸出利用基于比較的測(cè)試程序而獲得的測(cè)試結(jié)果，其中，設(shè)置組合邏輯設(shè)備，用于對(duì)順序輸出的測(cè)試結(jié)果進(jìn)行邏輯組合以產(chǎn)生結(jié)果數(shù)據(jù)，從而，只有在所有順序執(zhí)行的測(cè)試程序中，輸出的實(shí)際數(shù)據(jù)與預(yù)定標(biāo)稱數(shù)據(jù)相匹配，所述結(jié)果數(shù)據(jù)才表示待測(cè)電路單元的正確操作，并通過待測(cè)電路單元中的尋址和控制單元輸出結(jié)果數(shù)據(jù)。
此外，本發(fā)明的用于測(cè)試待測(cè)電路單元的方法具有以下步驟a)利用測(cè)試設(shè)備，設(shè)置測(cè)試模式；b)在測(cè)試設(shè)備中的測(cè)試模式單元中產(chǎn)生測(cè)試數(shù)據(jù)；c)通過測(cè)試數(shù)據(jù)線，從測(cè)試設(shè)備向待測(cè)電路單元提供測(cè)試數(shù)據(jù)；d)順序執(zhí)行測(cè)試程序，所述測(cè)試程序涉及待測(cè)電路單元根據(jù)與測(cè)試模式單元中的預(yù)定標(biāo)稱數(shù)據(jù)進(jìn)行比較的測(cè)試數(shù)據(jù)而輸出的實(shí)際數(shù)據(jù)；以及e)通過結(jié)果數(shù)據(jù)線，順序輸出利用基于比較的測(cè)試程序而獲得的測(cè)試結(jié)果，其中，對(duì)順序輸出的測(cè)試結(jié)果進(jìn)行邏輯組合以產(chǎn)生結(jié)果數(shù)據(jù)，從而，只有在所有順序執(zhí)行的測(cè)試程序中，輸出的實(shí)際數(shù)據(jù)與預(yù)定標(biāo)稱數(shù)據(jù)相匹配，所述結(jié)果數(shù)據(jù)才表示待測(cè)電路單元的正確操作，并通過待測(cè)電路單元中的尋址和控制單元輸出結(jié)果數(shù)據(jù)。
從屬權(quán)利要求包括對(duì)本發(fā)明各個(gè)主題的有利發(fā)展和改進(jìn)。
根據(jù)本發(fā)明的一個(gè)優(yōu)選發(fā)展，組合邏輯設(shè)備具有結(jié)果存儲(chǔ)器單元，用于存儲(chǔ)順序獲得的測(cè)試結(jié)果。有利地，在各種情況下，只存儲(chǔ)累計(jì)結(jié)果，即，對(duì)正確待測(cè)電路單元的確定，在這種情況下，繼續(xù)測(cè)試程序，或者在進(jìn)行測(cè)試期間有錯(cuò)誤發(fā)生，在這種情況下，確定待測(cè)電路單元故障，于是可以中止測(cè)試。
根據(jù)本發(fā)明的另一優(yōu)選發(fā)展，組合邏輯設(shè)備具有控制邏輯單元，用于更新結(jié)果存儲(chǔ)器單元。在已經(jīng)提供新的測(cè)試結(jié)果之后，控制邏輯單元更新結(jié)果存儲(chǔ)器單元，在向控制邏輯單元提供讀信號(hào)之后，能夠讀取結(jié)果存儲(chǔ)器單元。
根據(jù)本發(fā)明的另一優(yōu)選發(fā)展，組合邏輯設(shè)備具有輸出數(shù)據(jù)線，用于向?qū)ぶ泛涂刂茊卧敵鼋Y(jié)果數(shù)據(jù)，有利地，將輸出數(shù)據(jù)線設(shè)置在其上設(shè)置有待測(cè)電路單元100、測(cè)試設(shè)備200和組合邏輯設(shè)備300的芯片上。因此，本發(fā)明的電路結(jié)構(gòu)是對(duì)待測(cè)電路單元的擴(kuò)展，從而在對(duì)待測(cè)電路單元進(jìn)行測(cè)試時(shí)，不需要測(cè)試設(shè)備中額外的端子單元來進(jìn)行外部連接。
根據(jù)本發(fā)明的另一優(yōu)選發(fā)展，組合邏輯設(shè)備具有讀信號(hào)線，用于向組合邏輯設(shè)備中的控制邏輯單元提供讀信號(hào)，有利的是，讀信號(hào)線同樣位于待測(cè)電路單元、測(cè)試設(shè)備和組合邏輯設(shè)備位于其上的芯片上。通過包括4根、8根或16根單根導(dǎo)線的測(cè)試數(shù)據(jù)線提供待測(cè)電路單元與測(cè)試設(shè)備之間的連接。
有利地，將待測(cè)電路單元、測(cè)試設(shè)備和組合邏輯設(shè)備設(shè)置在單一的芯片上。根據(jù)本發(fā)明的一個(gè)優(yōu)選發(fā)展，用于順序輸出使用測(cè)試程序而獲得的測(cè)試結(jié)果的結(jié)果數(shù)據(jù)線包括單一的單根導(dǎo)線，利用結(jié)果數(shù)據(jù)線向組合邏輯設(shè)備提供從測(cè)試設(shè)備獲得的測(cè)試結(jié)果。
根據(jù)本發(fā)明的另一優(yōu)選發(fā)展，結(jié)果存儲(chǔ)器單元是單比特存儲(chǔ)器形式的，結(jié)果存儲(chǔ)器單元是單一比特存儲(chǔ)器形式的，將順序獲得的測(cè)試結(jié)果存儲(chǔ)在組合邏輯設(shè)備中的結(jié)果存儲(chǔ)器單元中，作為單一比特信息項(xiàng)。


在附圖中示出了本發(fā)明的典型實(shí)施例，并在以下的描述中，對(duì)其進(jìn)行了更為詳細(xì)的描述。
圖中圖1示出了根據(jù)本發(fā)明優(yōu)選典型實(shí)施例的用于測(cè)試待測(cè)電路單元的電路結(jié)構(gòu)；以及圖2示出了用于測(cè)試待測(cè)電路單元的傳統(tǒng)電路結(jié)構(gòu)。
在附圖中，相同的參考數(shù)字表示相同的元件或步驟，或具有相同功能的元件或步驟。
具體實(shí)施例方式
圖1所示的電路結(jié)構(gòu)包括三個(gè)基本模塊，即待測(cè)電路單元100、測(cè)試設(shè)備200和組合邏輯設(shè)備300。應(yīng)當(dāng)指出的是，將下述典型實(shí)施例中的待測(cè)電路單元100、測(cè)試設(shè)備200和組合邏輯設(shè)備300設(shè)置在單一的電路芯片上，并形成單一的電路單元。
也就是說，由測(cè)試設(shè)備200和組合邏輯設(shè)備300擴(kuò)展待測(cè)電路單元100，并僅需要一個(gè)尋址和控制端子單元108，作為外部連接。
應(yīng)當(dāng)指出的是，盡管示出的是將待測(cè)電路單元100、測(cè)試設(shè)備200和組合邏輯設(shè)備300設(shè)置在單一的芯片上，也可以將待測(cè)電路單元100、測(cè)試設(shè)備200和組合邏輯設(shè)備300設(shè)計(jì)為分立的電路單元。
待測(cè)電路單元100包括至少一個(gè)存儲(chǔ)單元陣列101，可以利用所提供的測(cè)試數(shù)據(jù)105對(duì)其進(jìn)行測(cè)試；至少一個(gè)尋址和控制單元102；以及數(shù)據(jù)單元103。數(shù)據(jù)單元103通過數(shù)據(jù)線與存儲(chǔ)單元陣列101相連。正如本領(lǐng)域的技術(shù)人員所知，通過尋址和控制單元102來控制存儲(chǔ)單元陣列101，即，提供了地址和命令或指令。通過地址和控制線106向待測(cè)電路單元提供這種尋址和控制數(shù)據(jù)107，或者通過尋址和控制線106與尋址和控制單元102交換尋址和控制數(shù)據(jù)107。
為此目的，整個(gè)電路結(jié)構(gòu)，尤其是待測(cè)電路單元100包含尋址和控制端子單元108。通過此單一的尋址和控制端子單元108，進(jìn)行與外部電路單元的所有數(shù)據(jù)通信。
測(cè)試數(shù)據(jù)線104將待測(cè)電路單元100中的數(shù)據(jù)單元103或至少一個(gè)存儲(chǔ)單元陣列101連接到測(cè)試設(shè)備200。測(cè)試設(shè)備200基本上具有用于產(chǎn)生通過測(cè)試數(shù)據(jù)線104提供給待測(cè)電路單元100的測(cè)試數(shù)據(jù)105的測(cè)試模式單元201。
按照這種方式，可以根據(jù)預(yù)定的測(cè)試模式，順序執(zhí)行測(cè)試程序，所述測(cè)試程序涉及由待測(cè)電路單元100根據(jù)測(cè)試數(shù)據(jù)105而輸出的實(shí)際數(shù)據(jù)105a，通過測(cè)試數(shù)據(jù)線104，從待測(cè)電路單元100向測(cè)試設(shè)備200傳送實(shí)際數(shù)據(jù)105a，并將其與測(cè)試模式單元201中的預(yù)定標(biāo)稱數(shù)據(jù)進(jìn)行比較。于是，所提供的實(shí)際數(shù)據(jù)105a與標(biāo)稱數(shù)據(jù)之間的比較確定待測(cè)電路單元是否無故障或存在故障。
由測(cè)試模式單元201將相應(yīng)的測(cè)試結(jié)果203輸出到結(jié)果數(shù)據(jù)線202上。
根據(jù)本發(fā)明，現(xiàn)在，并不通過測(cè)試設(shè)備中分立的端子單元來輸出此測(cè)試結(jié)果203，正如傳統(tǒng)的電路結(jié)構(gòu)的情況那樣，而是進(jìn)一步在設(shè)置在芯片上的組合邏輯設(shè)備300中進(jìn)行處理。所述結(jié)果數(shù)據(jù)線202用于向包含在組合邏輯設(shè)備300中的控制邏輯單元302提供測(cè)試結(jié)果203。所述控制邏輯單元302與同樣包含在組合邏輯設(shè)備330中的結(jié)果存儲(chǔ)器單元301相連。
此外，由待測(cè)電路單元100中的尋址和控制單元102通過讀信號(hào)線307向控制邏輯單元302提供讀信號(hào)308。有利地，讀信號(hào)線307位于電路結(jié)構(gòu)的芯片上，這意味著測(cè)試設(shè)備中的外部端子單元是不必要的。執(zhí)行組合邏輯設(shè)備300中的邏輯功能，從而如果將待測(cè)電路單元識(shí)別為無故障，則不改變總的結(jié)果。
如果在測(cè)試程序期間，待測(cè)電路單元被識(shí)別為存在故障，則將總的結(jié)果設(shè)置為“故障”，并不再改變，即使在提供了隨后的正確測(cè)試程序時(shí)，即，只有當(dāng)輸出的實(shí)際數(shù)據(jù)105a在所有順序執(zhí)行的測(cè)試程序中與預(yù)定的標(biāo)稱數(shù)據(jù)相匹配時(shí)，由組合邏輯設(shè)備300輸出的結(jié)果數(shù)據(jù)306才表示待測(cè)電路單元100的正確操作。
通過輸出數(shù)據(jù)線305，向待測(cè)電路單元100中的尋址和控制單元102輸出存儲(chǔ)在結(jié)果存儲(chǔ)器單元301中的總體結(jié)果。按照這種方式，能夠通過使用所提供的尋址和控制單元102以及尋址和控制線106以及單一的尋址和控制端子單元108輸出測(cè)試結(jié)果或結(jié)果數(shù)據(jù)306，來跟蹤不同測(cè)試程序的性能。這實(shí)現(xiàn)了無需用于輸出結(jié)果數(shù)據(jù)的額外端子單元的優(yōu)點(diǎn)。
為了開始對(duì)結(jié)果存儲(chǔ)器單元301的讀取，通過讀信號(hào)線307向控制邏輯單元302提供讀信號(hào)308。有利地，輸出數(shù)據(jù)線305和讀信號(hào)線307都位于整體的電路結(jié)構(gòu)的芯片上，這意味著不需要用于連接外部電路單元的額外端子單元。根據(jù)本發(fā)明的一個(gè)優(yōu)選典型實(shí)施例，結(jié)果存儲(chǔ)器單元301是單比特存儲(chǔ)器形式的。
因此，將結(jié)果存儲(chǔ)器單元301只用于存儲(chǔ)當(dāng)前的總結(jié)果。在再次讀取數(shù)據(jù)時(shí)，內(nèi)部執(zhí)行數(shù)據(jù)比較，并通過測(cè)試設(shè)備中的端子單元輸出通常所需的結(jié)果，將當(dāng)前的測(cè)試結(jié)果與為單比特存儲(chǔ)器形式的結(jié)果存儲(chǔ)器單元301中的總結(jié)果進(jìn)行邏輯組合。具體地，如下執(zhí)行這種邏輯功能(i)待測(cè)電路單元正確操作下的測(cè)試程序結(jié)果將總結(jié)果保持設(shè)置為“正確操作”；以及(ii)待測(cè)電路單元未正確操作下的測(cè)試程序結(jié)果將總結(jié)果設(shè)置為“不正確操作”，并保持設(shè)置為“不正確操作”，即使在執(zhí)行了進(jìn)一步的測(cè)試程序時(shí)。
通過一系列的寫和讀命令，對(duì)待測(cè)電路單元進(jìn)行測(cè)試，最終，惟一重要的是在讀取期間，是否所有結(jié)果數(shù)據(jù)均被標(biāo)識(shí)為“正確”。如果曾經(jīng)建立起“不正確操作”，則在任何情況下，總結(jié)果均為“故障”。
因此，讀取作為單比特存儲(chǔ)器的、用于存儲(chǔ)總結(jié)果的結(jié)果存儲(chǔ)器單元301就足夠了。當(dāng)已經(jīng)讀取了最后的測(cè)試過程時(shí)，利用測(cè)試模式，通過尋址和控制線106輸出由結(jié)果數(shù)據(jù)306所表示的總結(jié)果。
在這種情況下，控制邏輯單元302確保根據(jù)由讀信號(hào)308提供的每一個(gè)讀取命令，對(duì)結(jié)果存儲(chǔ)器單元301進(jìn)行更新。此外，控制邏輯單元302具有通過尋址和控制線106提供要讀取的總結(jié)果的功能。
盡管以上參照優(yōu)選典型實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，本發(fā)明并不局限于此，而可以按照更為寬廣的方式對(duì)其進(jìn)行修改。
本發(fā)明也并不局限于所述的應(yīng)用選項(xiàng)。
參考數(shù)字列表100待測(cè)電路單元101存儲(chǔ)單元陣列102尋址和控制單元103數(shù)據(jù)單元104測(cè)試數(shù)據(jù)線105測(cè)試數(shù)據(jù)105a 實(shí)際數(shù)據(jù)106尋址和控制線107尋址和控制數(shù)據(jù)108尋址和控制端子單元200測(cè)試設(shè)備201測(cè)試模式單元202結(jié)果數(shù)據(jù)線203測(cè)試結(jié)果204測(cè)試設(shè)備中的端子單元300組合邏輯設(shè)備301結(jié)果存儲(chǔ)器單元302控制邏輯單元305輸出數(shù)據(jù)線306結(jié)果數(shù)據(jù)307讀信號(hào)線308讀信號(hào)
權(quán)利要求
1.一種用于測(cè)試待測(cè)電路單元(100)的電路結(jié)構(gòu)，所述待測(cè)電路單元(100)具有至少一個(gè)存儲(chǔ)單元陣列(101)和至少一個(gè)尋址和控制單元(102)，所述電路結(jié)構(gòu)具有a)測(cè)試設(shè)備(200)，用于提供測(cè)試模式，其中a1)所述測(cè)試設(shè)備(200)具有測(cè)試模式單元(201)，用于產(chǎn)生通過測(cè)試數(shù)據(jù)線(104)提供給待測(cè)電路單元(101)的測(cè)試數(shù)據(jù)(105)，以及a2)順序執(zhí)行測(cè)試程序，所述測(cè)試程序涉及由待測(cè)電路單元(100)根據(jù)與測(cè)試模式單元(201)中的預(yù)定標(biāo)稱數(shù)據(jù)進(jìn)行比較的測(cè)試數(shù)據(jù)(105)而輸出的實(shí)際數(shù)據(jù)(105a)；以及b)結(jié)果數(shù)據(jù)線(202)，用于順序地輸出利用基于比較的測(cè)試程序而獲得的測(cè)試結(jié)果(203)，其中，所述電路結(jié)構(gòu)還具有c)組合邏輯設(shè)備(300)，用于對(duì)順序輸出的測(cè)試結(jié)果(203)進(jìn)行邏輯組合以產(chǎn)生結(jié)果數(shù)據(jù)(306)，從而只有當(dāng)在所有順序執(zhí)行的測(cè)試程序中，輸出的實(shí)際數(shù)據(jù)(105a)與預(yù)定標(biāo)稱數(shù)據(jù)相匹配時(shí)，所述結(jié)果數(shù)據(jù)(306)才表示待測(cè)電路單元(100)的正確操作，其中，d)通過待測(cè)電路單元(101)中的尋址和控制單元(102)輸出結(jié)果數(shù)據(jù)(306)。
2.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于組合邏輯設(shè)備(300)具有結(jié)果存儲(chǔ)器單元(301)，用于存儲(chǔ)順序獲得的測(cè)試結(jié)果(203)。
3.根據(jù)權(quán)利要求2所述的電路結(jié)構(gòu)，其特征在于組合邏輯設(shè)備(300)具有控制邏輯單元(302)，用于更新結(jié)果存儲(chǔ)器單元(301)。
4.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于組合邏輯設(shè)備(300)具有輸出數(shù)據(jù)線(305)，用于向?qū)ぶ泛涂刂茊卧?102)輸出結(jié)果數(shù)據(jù)(306)。
5.根據(jù)權(quán)利要求1或3所述的電路結(jié)構(gòu)，其特征在于組合邏輯設(shè)備(300)具有讀信號(hào)線(305)，用于向控制邏輯單元(302)提供讀信號(hào)(308)。
6.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于測(cè)試數(shù)據(jù)線(104)包括4根、8根或16根單根導(dǎo)線。
7.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于將待測(cè)電路單元(100)、測(cè)試設(shè)備(200)和組合邏輯設(shè)備(300)設(shè)置在單一的芯片上。
8.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于用于順序輸出使用測(cè)試程序而獲得的測(cè)試結(jié)果(203)的結(jié)果數(shù)據(jù)線(202)包括單一的單根導(dǎo)線。
9.根據(jù)權(quán)利要求2所述的電路結(jié)構(gòu)，其特征在于結(jié)果存儲(chǔ)器單元(301)是單比特存儲(chǔ)器形式的。
10.一種用于測(cè)試待測(cè)電路單元(100)的方法，所述待測(cè)電路單元(100)具有至少一個(gè)存儲(chǔ)單元陣列(101)和至少一個(gè)尋址和控制單元(102)，所述方法具有以下步驟a)利用測(cè)試設(shè)備(200)來設(shè)置測(cè)試模式；b)在測(cè)試設(shè)備(200)中的測(cè)試模式單元(201)中產(chǎn)生測(cè)試數(shù)據(jù)(105)；c)通過測(cè)試數(shù)據(jù)線(104)，從測(cè)試設(shè)備(200)向待測(cè)電路單元(101)提供測(cè)試數(shù)據(jù)(105)；d)順序執(zhí)行測(cè)試程序，所述測(cè)試程序涉及由待測(cè)電路單元(100)根據(jù)與測(cè)試模式單元(201)中的預(yù)定標(biāo)稱數(shù)據(jù)進(jìn)行比較的測(cè)試數(shù)據(jù)(105)而輸出的實(shí)際數(shù)據(jù)(105a)；以及e)通過結(jié)果數(shù)據(jù)線(202)，順序地輸出利用基于比較的測(cè)試程序而獲得的測(cè)試結(jié)果(203)，其中f)利用組合邏輯設(shè)備(300)，對(duì)順序輸出的測(cè)試結(jié)果(203)進(jìn)行邏輯組合以產(chǎn)生結(jié)果數(shù)據(jù)(306)，從而，只有當(dāng)在所有順序執(zhí)行的測(cè)試程序中，輸出的實(shí)際數(shù)據(jù)(105a)與預(yù)定標(biāo)稱數(shù)據(jù)相匹配時(shí)，所述結(jié)果數(shù)據(jù)(306)才表示待測(cè)電路單元(100)的正確操作，其中g(shù))通過待測(cè)電路單元(101)中的尋址和控制單元(102)輸出結(jié)果數(shù)據(jù)(306)。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于將順序獲得的測(cè)試結(jié)果(203)存儲(chǔ)在組合邏輯設(shè)備(300)中的結(jié)果存儲(chǔ)器單元(301)中。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于利用組合邏輯設(shè)備(300)中的控制邏輯單元(302)，對(duì)結(jié)果存儲(chǔ)器單元(301)進(jìn)行更新。
13.根據(jù)權(quán)利要求10所述的方法，其特征在于通過組合邏輯設(shè)備(300)中的輸出數(shù)據(jù)線(305)，向?qū)ぶ泛涂刂茊卧?102)輸出結(jié)果數(shù)據(jù)(306)。
14.根據(jù)權(quán)利要求10或12所述的方法，其特征在于通過組合邏輯設(shè)備(300)中的讀信號(hào)線(305)，向組合邏輯設(shè)備(300)中的控制邏輯單元(302)提供讀信號(hào)(308)。
15.根據(jù)權(quán)利要求11所述的方法，其特征在于將順序獲得的測(cè)試結(jié)果(203)存儲(chǔ)在組合邏輯設(shè)備(300)中的結(jié)果存儲(chǔ)器單元(301)中，作為單比特信息項(xiàng)。
全文摘要
本發(fā)明提供了一種利用用于提供測(cè)試模式的測(cè)試設(shè)備(200)對(duì)待測(cè)電路單元(100)進(jìn)行測(cè)試的電路結(jié)構(gòu)，其中順序執(zhí)行測(cè)試程序，所述測(cè)試程序涉及待測(cè)電路單元(100)根據(jù)與測(cè)試模式單元(201)中的預(yù)定標(biāo)稱數(shù)據(jù)進(jìn)行比較的提供測(cè)試數(shù)據(jù)(105)而輸出的實(shí)際數(shù)據(jù)(105a)，以及設(shè)置組合邏輯設(shè)備(300)，用于對(duì)順序輸出的測(cè)試結(jié)果(203)進(jìn)行邏輯組合，從而，只有當(dāng)在所有順序執(zhí)行的測(cè)試程序中，輸出的實(shí)際數(shù)據(jù)(105a)與預(yù)定標(biāo)稱數(shù)據(jù)相匹配時(shí)，結(jié)果數(shù)據(jù)才表示待測(cè)電路單元(100)的正確操作，通過待測(cè)電路單元(101)中的尋址和控制單元(102)輸出結(jié)果數(shù)據(jù)(306)。
文檔編號(hào)G01R31/319GK1577631SQ20041006334
公開日2005年2月9日 申請(qǐng)日期2004年7月8日 優(yōu)先權(quán)日2003年7月11日
發(fā)明者歐文·塔爾曼 申請(qǐng)人:印芬龍科技股份有限公司