專利名稱：半導(dǎo)體裝置的測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置的測(cè)試方法。
背景技術(shù)：
在半導(dǎo)體裝置的測(cè)試方法中，為了保證速度性能，需要測(cè)量預(yù)定關(guān)鍵路徑的信號(hào)延遲。所謂關(guān)鍵路徑是指邏輯電路的信號(hào)路徑中如果沒有在規(guī)定時(shí)間內(nèi)傳達(dá)信號(hào)就會(huì)出現(xiàn)錯(cuò)誤動(dòng)作的路徑。
由于半導(dǎo)體裝置越來越小型化，在同一半導(dǎo)體內(nèi)各區(qū)域的過程參數(shù)會(huì)有所差別。因此，延遲時(shí)間也會(huì)不同。這樣，會(huì)出現(xiàn)和當(dāng)初設(shè)想的關(guān)鍵路徑相比其信號(hào)傳輸?shù)难舆t時(shí)間增加的路徑，從而不能保證預(yù)定的運(yùn)算速度。

發(fā)明內(nèi)容
因此，本發(fā)明的主要的目是提供一種半導(dǎo)體裝置的測(cè)試方法，即便是因?yàn)檫^程偏差使實(shí)際芯片的關(guān)鍵路徑和設(shè)計(jì)過程中的關(guān)鍵路徑不同的情況下，該方法也能通過對(duì)于關(guān)鍵路徑的延遲測(cè)試準(zhǔn)確地篩選半導(dǎo)體裝置。
通過下面的描述，本發(fā)明的其它的目的、特征和優(yōu)點(diǎn)將會(huì)更加清楚。
為了解決上述問題，根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法通過如下方式形成。
1)根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；提取各個(gè)分隔區(qū)域中從寄存器到其它寄存器的所有路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
根據(jù)這種測(cè)試方法，在各分隔區(qū)域中設(shè)定關(guān)鍵路徑，從而進(jìn)行延遲測(cè)試。因此，即便是因?yàn)檫^程偏差使實(shí)際芯片的關(guān)鍵路徑和設(shè)計(jì)過程中的關(guān)鍵路徑不同的情況下，也可以通過對(duì)關(guān)鍵路徑進(jìn)行延遲測(cè)試準(zhǔn)確地篩選半導(dǎo)體裝置。
2)根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；提取各個(gè)分隔區(qū)域中存在的所有布線；提取通過所提取的布線連接寄存器的路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
根據(jù)這種測(cè)試方法，只要沒有寄存器的分隔區(qū)域中包含布線和邏輯門，也能提取和選擇關(guān)鍵路徑。并對(duì)各個(gè)分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。因此，即便是因?yàn)檫^程偏差使實(shí)際芯片的關(guān)鍵路徑和設(shè)計(jì)過程中的關(guān)鍵路徑不同的情況下，也可以通過對(duì)關(guān)鍵路徑進(jìn)行延遲測(cè)試準(zhǔn)確地篩選半導(dǎo)體裝置。
3)根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；提取各個(gè)分隔區(qū)域中從寄存器到其它寄存器的所有路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；基于各分隔區(qū)域的過程信息選擇信號(hào)傳輸中延遲時(shí)間最大的分隔區(qū)域；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
根據(jù)這種測(cè)試方法，利用過程信息，預(yù)先選擇延遲時(shí)間最大的分隔區(qū)域，僅對(duì)所選擇區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。所以，和測(cè)試所有分隔區(qū)域的情況相比，能夠提高半導(dǎo)體裝置的篩選效率。
4)根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；提取各個(gè)分隔區(qū)域中存在的所有布線；提取通過所提取的布線連接寄存器的路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；基于各分隔區(qū)域的過程信息選擇信號(hào)傳輸中延遲時(shí)間最大的分隔區(qū)域；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
根據(jù)這種測(cè)試方法，只要沒有寄存器的分隔區(qū)域中包含布線和邏輯門，也能提取和選擇關(guān)鍵路徑。此外，利用過程信息，預(yù)先選擇信號(hào)傳輸?shù)难舆t時(shí)間最大的分隔區(qū)域，僅對(duì)所選擇區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。所以，和測(cè)試所有分隔區(qū)域的情況相比，能夠提高半導(dǎo)體裝置的篩選效率。
5)根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；從各分隔區(qū)域的排列坐標(biāo)信息判斷各個(gè)分隔區(qū)域中存在的寄存器，提取從寄存器到其它寄存器的所有路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
根據(jù)這種測(cè)試方法，利用排列坐標(biāo)數(shù)據(jù)判斷寄存器的位置。所以，即使存在寄存器跨越分隔區(qū)域的情況，也能夠容易地決定其屬于哪一個(gè)分隔區(qū)域。
6)根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法包括
將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；以得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
根據(jù)這種測(cè)試方法，不提取所有分隔區(qū)域的候選路徑，就可以進(jìn)行延遲測(cè)試。此外，因?yàn)檩斎爰拇嫫骱洼敵黾拇嫫魇且哉壿嬰娐坊蚴秦?fù)邏輯電路直接連接的，所以在測(cè)試模式生成中初始化模式、過渡模式和期待值模式的生成就很容易。
7)根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；以得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；和同時(shí)對(duì)水平方向排列的所有分隔區(qū)域中的測(cè)試路徑進(jìn)行延遲測(cè)試。
根據(jù)這種測(cè)試方法，對(duì)水平方向排列的所有分隔區(qū)域中的測(cè)試路徑同時(shí)進(jìn)行延遲測(cè)試，因此縮短了測(cè)試所需時(shí)間。
8)根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；以得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；從用于設(shè)置數(shù)據(jù)的寄存器對(duì)最上段的分隔區(qū)域的寄存器設(shè)置測(cè)試數(shù)據(jù)；和同時(shí)對(duì)水平方向排列的所有分隔區(qū)域中的測(cè)試路徑進(jìn)行延遲測(cè)試。
根據(jù)這種測(cè)試方法，因?yàn)橛蓴?shù)據(jù)設(shè)置寄存器對(duì)作為測(cè)試對(duì)象的寄存器設(shè)置測(cè)試數(shù)據(jù)，所以不需要額外提供測(cè)試端子。
9)根據(jù)本發(fā)明的半導(dǎo)體裝置的設(shè)計(jì)方法包括布置將要安裝的邏輯電路；在完成布置后劃分半導(dǎo)體裝置中的區(qū)域；以滿足設(shè)計(jì)規(guī)則并得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；和通過測(cè)量測(cè)試路徑的信號(hào)傳輸?shù)难舆t時(shí)間進(jìn)行延遲測(cè)試。
根據(jù)這種設(shè)計(jì)方法，可以在不影響邏輯電路的定時(shí)的情況下，額外提供例如用于延遲測(cè)試的寄存器、邏輯門和布線等的測(cè)試電路。
10)根據(jù)本發(fā)明的半導(dǎo)體裝置的設(shè)計(jì)方法包括布置將要安裝的邏輯電路；在進(jìn)行布置時(shí)劃分半導(dǎo)體裝置中的區(qū)域；在進(jìn)行布置時(shí)，以滿足設(shè)計(jì)規(guī)則并得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；和在進(jìn)行布置時(shí)，通過測(cè)量測(cè)試路徑的信號(hào)傳輸?shù)难舆t時(shí)間進(jìn)行延遲測(cè)試。
與上述9)的不同之處在于，在10)中是用“在進(jìn)行布置時(shí)”代替“完成布置后”。
根據(jù)這種設(shè)計(jì)方法，在進(jìn)行定時(shí)校驗(yàn)的同時(shí)可以完成布置圖設(shè)計(jì)，所以能夠減少設(shè)計(jì)步驟。
11)根據(jù)本發(fā)明的半導(dǎo)體裝置包括多個(gè)寄存器；連接各個(gè)寄存器和其它寄存器的多個(gè)路徑；分別配置在從水平和垂直劃分整個(gè)區(qū)域形成的多個(gè)分隔區(qū)域中的多個(gè)寄存器，該多個(gè)寄存器存儲(chǔ)各個(gè)分隔區(qū)域的過程信息。
12)根據(jù)本發(fā)明的半導(dǎo)體裝置包括多個(gè)寄存器；連接各個(gè)寄存器和其它寄存器的多個(gè)路徑；配置在從水平和垂直劃分整個(gè)區(qū)域形成的多個(gè)分隔區(qū)域的各個(gè)最上段分隔區(qū)域和最下段分隔區(qū)域中的多個(gè)用于延遲測(cè)試的寄存器；和連接在垂直方向上彼此對(duì)應(yīng)的用于延遲測(cè)試的各個(gè)寄存器的多個(gè)測(cè)試路徑。
13)根據(jù)本發(fā)明的半導(dǎo)體裝置，在12)的結(jié)構(gòu)中進(jìn)一步包括對(duì)用于延遲測(cè)試的寄存器的各個(gè)輸入選擇掃描數(shù)據(jù)和過渡數(shù)據(jù)的多個(gè)選擇器；設(shè)置選擇器的各個(gè)輸入的過渡數(shù)據(jù)的多個(gè)設(shè)置端子；和對(duì)各個(gè)選擇器施加選擇器控制信號(hào)的選擇器控制端子。
14)根據(jù)本發(fā)明的半導(dǎo)體裝置，在12)的結(jié)構(gòu)中進(jìn)一步包括對(duì)用于延遲測(cè)試的寄存器的各個(gè)輸入選擇掃描數(shù)據(jù)和過渡數(shù)據(jù)的多個(gè)選擇器；設(shè)置選擇器的各個(gè)輸入的過渡數(shù)據(jù)的多個(gè)設(shè)置寄存器；和對(duì)各個(gè)選擇器施加選擇器控制信號(hào)的選擇器控制端子。
14)和13)的不同之處在于是“寄存器”設(shè)置過渡數(shù)據(jù)，而不是13)中的“端子”。
在上述結(jié)構(gòu)中，較佳地，來自選擇器控制端子的選擇器控制信號(hào)相同地施加到所有的選擇器。
在以下的本發(fā)明的說明中，將結(jié)合附圖對(duì)本發(fā)明的上述及其它方面進(jìn)行詳細(xì)描述。


圖1是根據(jù)本發(fā)明實(shí)施例1和2的半導(dǎo)體裝置的結(jié)構(gòu)的示意圖。
圖2是根據(jù)本發(fā)明實(shí)施例3和4的半導(dǎo)體裝置的結(jié)構(gòu)的示意圖。
圖3是根據(jù)本發(fā)明實(shí)施例5的半導(dǎo)體裝置的結(jié)構(gòu)的示意圖。
圖4是根據(jù)本發(fā)明實(shí)施例6的半導(dǎo)體裝置的結(jié)構(gòu)的示意圖。
圖5是根據(jù)本發(fā)明實(shí)施例7的半導(dǎo)體裝置的結(jié)構(gòu)的示意圖。
圖6是根據(jù)本發(fā)明實(shí)施例8的半導(dǎo)體裝置的結(jié)構(gòu)的示意圖。
圖7是根據(jù)本發(fā)明實(shí)施例9的半導(dǎo)體裝置的設(shè)計(jì)流程圖。
圖8是根據(jù)本發(fā)明實(shí)施例10的半導(dǎo)體裝置的設(shè)計(jì)流程圖。
在所有附圖中，相同部件以相同附圖標(biāo)記來表示。
具體實(shí)施例方式
下面參考

根據(jù)本發(fā)明的半導(dǎo)體裝置的測(cè)試方法的較佳實(shí)施例。
實(shí)施例1圖1示出了根據(jù)實(shí)施例1的半導(dǎo)體裝置。用水平分隔線14、15、16和垂直分隔線17、18、19分隔半導(dǎo)體裝置1，產(chǎn)生了分隔區(qū)域26～41。分隔區(qū)域26包含寄存器2、20和23，分隔區(qū)域27包含寄存器5。其它分隔區(qū)域也分別包含有寄存器。
半導(dǎo)體裝置的測(cè)試方法的步驟如下。
1)如上述那樣將半導(dǎo)體裝置1分隔為多個(gè)分隔區(qū)域。
2)基于分隔區(qū)域的坐標(biāo)和寄存器的坐標(biāo)，提取各分隔區(qū)域中的寄存器。
3)提取從所提取的寄存器路由到其他寄存器的所有路徑作為候選路徑。候選路徑是由布線和邏輯門組成的。
4)對(duì)多個(gè)提取路徑，基于布線的排列信息計(jì)算信號(hào)傳輸中的延遲時(shí)間，并選擇遲延時(shí)間最大的候選路徑作為關(guān)鍵路徑。
上述提取寄存器、提取候選路徑和計(jì)算延遲時(shí)間是通過模擬器進(jìn)行的。
5)對(duì)關(guān)鍵路徑進(jìn)行延遲測(cè)試。具體地說，通過掃描鏈在各分隔區(qū)域中選擇的關(guān)鍵路徑中設(shè)置初始化模式，并操作關(guān)鍵路徑。接著進(jìn)一步在其中設(shè)置過渡模式，并操作關(guān)鍵路徑。最后，對(duì)測(cè)試結(jié)果和期待值進(jìn)行比較。
以下說明一個(gè)具體示例。
對(duì)于分隔區(qū)域26中的寄存器2，將經(jīng)過路線4到達(dá)寄存器3的路徑提取為候選路徑。對(duì)于寄存器20，將經(jīng)過路線22到達(dá)寄存器21的路徑提取為候選路徑。對(duì)于寄存器23，將經(jīng)過路線25到達(dá)寄存器24的路徑提取為候選路徑。
然后，相互比較多個(gè)候選路徑的延遲時(shí)間，選擇延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑。在此示例中，選擇從寄存器2經(jīng)過路線4到達(dá)寄存器3的候選路徑作為關(guān)鍵路徑。
以下按相同的方式在各分隔區(qū)域中提取候選路徑，從而選擇關(guān)鍵路徑。
接下來進(jìn)行延遲測(cè)試。具體地說，利用半導(dǎo)體裝置1內(nèi)的掃描鏈在分隔區(qū)域26的關(guān)鍵路徑的寄存器2中設(shè)置初始化模式，并操作寄存器2。然后在其中進(jìn)一步設(shè)置過渡模式，并操作寄存器2。最后對(duì)測(cè)試結(jié)果和期待值進(jìn)行比較。
以下按相同方式在分隔區(qū)域27～41中對(duì)關(guān)鍵路徑進(jìn)行延遲測(cè)試。
如上所述，即便是因?yàn)檫^程偏差使設(shè)計(jì)過程中的關(guān)鍵路徑和實(shí)際芯片的關(guān)鍵路徑不同的情況下，也可以對(duì)關(guān)鍵路徑進(jìn)行延遲測(cè)試，并且可以準(zhǔn)確地篩選半導(dǎo)體裝置。
實(shí)施例2下面進(jìn)一步參考圖1說明實(shí)施例2。
就分隔區(qū)域30來看，提取了布線路徑42、43、44、45、46和47。
半導(dǎo)體裝置的測(cè)試方法的步驟如下。
1)如上述那樣將半導(dǎo)體裝置1分隔為多個(gè)分隔區(qū)域。
2)提取分隔區(qū)域中的所有布線路徑。
3)選擇經(jīng)過各個(gè)提取的布線路徑從寄存器路由到寄存器的路徑作為候選路徑。
4)相互比較多個(gè)候選路徑中的延遲時(shí)間，從而選擇延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑。
5)對(duì)關(guān)鍵路徑進(jìn)行延遲測(cè)試。具體地說，在各分隔區(qū)域中選擇的關(guān)鍵路徑中設(shè)置初始化模式，并操作關(guān)鍵路徑。接著在其中設(shè)置過渡模式，并操作關(guān)鍵路徑。最后，對(duì)測(cè)試結(jié)果和期待值進(jìn)行比較。
以下說明一個(gè)具體示例。
在分隔區(qū)域30中，對(duì)于布線路徑42得到從寄存器12到達(dá)寄存器13的候選路徑。對(duì)于布線路徑43、44，得到從寄存器2到達(dá)寄存器3的候選路徑。對(duì)于布線路徑45、46，得到從寄存器8到達(dá)寄存器9的候選路徑。對(duì)于布線路徑47，得到從寄存器20到達(dá)寄存器21的候選路徑。
然后，相互比較多個(gè)候選路徑的延遲時(shí)間，選擇延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑。在此示例中，在分隔區(qū)域30中選擇包括布線路徑43、44的從寄存器2到達(dá)寄存器3的路徑。
以下按相同方式在各分隔區(qū)域中提取候選路徑，從而選擇關(guān)鍵路徑。
接下來與實(shí)施例1相同，在各分隔區(qū)域中進(jìn)行延遲測(cè)試。
如上所述，只要沒有寄存器的分隔區(qū)域中包含布線和邏輯門，也能得到關(guān)鍵路徑并對(duì)關(guān)鍵路徑進(jìn)行延遲測(cè)試。因此，即便是因?yàn)檫^程偏差使實(shí)際芯片的關(guān)鍵路徑和設(shè)計(jì)過程中的關(guān)鍵路徑不同的情況下，也可以通過對(duì)關(guān)鍵路徑進(jìn)行延遲測(cè)試準(zhǔn)確地篩選半導(dǎo)體裝置。
實(shí)施例3圖2示出了根據(jù)實(shí)施例3的半導(dǎo)體裝置。用水平分隔線114、115、116和垂直分隔線117、118、119分隔半導(dǎo)體裝置101，就產(chǎn)生了分隔區(qū)域126～141。各分隔區(qū)域包含存儲(chǔ)相應(yīng)分隔區(qū)域的過程信息的寄存器。分隔區(qū)域126包含存儲(chǔ)過程信息的寄存器120，分隔區(qū)域127包含存儲(chǔ)過程信息的寄存器121。在其它分隔區(qū)域中也存在有過程信息寄存器。
半導(dǎo)體裝置的測(cè)試方法的步驟如下。
1)如上述那樣將半導(dǎo)體裝置101分隔成多個(gè)分隔區(qū)域。
2)基于分隔區(qū)域和寄存器的坐標(biāo)，提取各分隔區(qū)域中存在的寄存器。
3)提取從所提取的寄存器到其他寄存器的所有路徑作為候選路徑。
4)計(jì)算所提取的多個(gè)候選路徑的信號(hào)傳輸中的延遲時(shí)間，選擇延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑。
5)指定各分隔區(qū)域的過程信息，從而基于該過程信息選擇延遲時(shí)間最大的分割區(qū)域(所選擇的區(qū)域)。
6)在所選擇的區(qū)域中對(duì)關(guān)鍵路徑進(jìn)行延遲測(cè)試。
如上所述，基于各個(gè)分隔區(qū)域的過程信息選擇延遲時(shí)間最大的所選擇的區(qū)域。然后，對(duì)設(shè)計(jì)過程中的關(guān)鍵路徑和所選擇的區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。測(cè)試的實(shí)施方法與實(shí)施例1相同。
根據(jù)這種測(cè)試方法，即便是在半導(dǎo)體裝置內(nèi)產(chǎn)生過程偏差的情況下，因?yàn)槭褂眠^程信息預(yù)先選擇了延遲時(shí)間最大的分隔區(qū)域，所以不需要對(duì)所有的分隔區(qū)域進(jìn)行測(cè)試就可以進(jìn)行半導(dǎo)體裝置的篩選。
實(shí)施例4下面參考圖2說明實(shí)施例4。
在分隔區(qū)域130中提取布線路徑142、143、144、145和146。然后，提取含有各布線路徑的候選路徑。包括路徑142的候選路徑從寄存器112到寄存器113。包括路徑143和144的候選路徑從寄存器102到寄存器103。包括路徑145和146的候選路徑是從寄存器108到寄存器109。
各分隔區(qū)域包括存儲(chǔ)相應(yīng)分隔區(qū)域的過程信息的寄存器。分隔區(qū)域126包括存儲(chǔ)過程信息的寄存器120，分隔區(qū)域127包括存儲(chǔ)過程信息的寄存器121。其它分隔區(qū)域分別包括過程信息寄存器。
半導(dǎo)體裝置的測(cè)試方法的步驟如下。
1)提取各分隔區(qū)域中的所有布線路徑。
2)相互比較經(jīng)過各布線路徑的候選路徑的延遲時(shí)間，從而選擇關(guān)鍵路徑。在此示例中選擇作為包含路線143和144的候選路徑的從寄存器102到寄存器103的路徑。
3)其后提取各分隔區(qū)域中的候選路徑。
4)在對(duì)半導(dǎo)體裝置進(jìn)行測(cè)試時(shí)，從各分隔區(qū)域的過程信息判斷延遲時(shí)間最大的分隔區(qū)域。
5)除了在設(shè)計(jì)時(shí)對(duì)關(guān)鍵路徑進(jìn)行測(cè)試，還要對(duì)延遲時(shí)間最大的分隔區(qū)域的關(guān)鍵路徑進(jìn)行測(cè)試。測(cè)試的實(shí)施方法與實(shí)施例1相同。
如上所述，只要沒有寄存器的分隔區(qū)域中存在布線或邏輯門，也能提取信號(hào)傳輸路徑。此外，即便是在半導(dǎo)體裝置內(nèi)產(chǎn)生過程偏差的情況下，因?yàn)槭褂眠^程信息預(yù)先選擇了延遲時(shí)間最大的分隔區(qū)域，所以不需要對(duì)所有的分隔區(qū)域進(jìn)行測(cè)試就可以進(jìn)行半導(dǎo)體裝置的篩選。
實(shí)施例5實(shí)施例5涉及對(duì)分隔區(qū)域中寄存器存在與否的認(rèn)識(shí)。當(dāng)寄存器跨越分隔區(qū)域時(shí)，很難辨別這個(gè)寄存器屬于哪一個(gè)分隔區(qū)域。也就是說，很難將該寄存器劃分到多個(gè)分隔區(qū)域中。
在圖3中用水平分隔線173、174、175和垂直分隔線176、177、178分隔半導(dǎo)體裝置151，從而產(chǎn)生了分隔區(qū)域157～172。在分隔區(qū)域157中有寄存器152和154，以及寄存器153的一部分。在分隔區(qū)域158中有寄存器155和156，以及寄存器153的一部分。圖中省略了其他分隔區(qū)域中的寄存器。
半導(dǎo)體裝置的測(cè)試方法的步驟如下。
首先，基于分隔區(qū)域的坐標(biāo)和寄存器的左下坐標(biāo)提取各分隔區(qū)域中存在的寄存器。在分隔區(qū)域157中，提取X坐標(biāo)大于等于0并小于20、Y坐標(biāo)大于等于60并小于80的寄存器。在此實(shí)施例中，提取了寄存器152、153和154。在分隔區(qū)域158中，提取了寄存器155和156。按相同方式在所有分隔區(qū)域中提取寄存器。
以下與實(shí)施例1相同，提取從寄存器到寄存器的路線，計(jì)算延遲時(shí)間，選擇關(guān)鍵路徑，生成測(cè)試模式，從而進(jìn)行半導(dǎo)體裝置的篩選。
如上所述，用排列坐標(biāo)數(shù)據(jù)來判斷寄存器的位置。所以，即便是寄存器跨越了分隔區(qū)域，也能夠容易地確定該寄存器屬于哪一個(gè)區(qū)域。
實(shí)施例6在圖4中，與圖1同樣，用水平分隔線14、15、16和垂直分隔線17、18、19分隔半導(dǎo)體裝置1，產(chǎn)生了分隔區(qū)域26～41。
除了構(gòu)成邏輯電路的寄存器以外，在最上段的各分隔區(qū)域和最下段的各分隔區(qū)域中，還設(shè)置了用于延遲測(cè)試的寄存器。在垂直方向彼此對(duì)應(yīng)的寄存器由邏輯門和布線相連接。
在最上段的分隔區(qū)域26中，存在寄存器2、20、23和51。寄存器2、20和23構(gòu)成了半導(dǎo)體裝置中實(shí)現(xiàn)的邏輯電路。與此相反，寄存器51是用于延遲測(cè)試而安裝的。在最下段的分隔區(qū)域38中，存在寄存器9、10、11和52。寄存器9、10和11構(gòu)成了半導(dǎo)體裝置中實(shí)現(xiàn)的邏輯電路。與此相反，寄存器52是用于延遲測(cè)試而安裝的。寄存器51的輸出連接到由布線和邏輯門構(gòu)成的測(cè)試路徑53，再將測(cè)試路徑53輸入到寄存器52。關(guān)于寄存器51、52及測(cè)試路徑53，寄存器和邏輯門通過等于半導(dǎo)體裝置1的寄存器之間的最大延遲時(shí)間的方式進(jìn)行排列和布線。
同樣，通過測(cè)試路徑56，將最上段分隔區(qū)域27中的延遲測(cè)試寄存器54和最下段分隔區(qū)域39中的延遲測(cè)試寄存器55相連接。
此外，通過測(cè)試路徑59，將最上段分隔區(qū)域28中的延遲測(cè)試寄存器57和最下段分隔區(qū)域40中的延遲測(cè)試寄存器58相連接。
此外，通過測(cè)試路徑62，將最上段分隔區(qū)域29中的延遲測(cè)試寄存器60和最下段分隔區(qū)域41中的延遲測(cè)試寄存器61相連接。
關(guān)于測(cè)試路徑56、59和62，寄存器和邏輯門通過等于半導(dǎo)體裝置1的寄存器之間的最大延遲時(shí)間的方式進(jìn)行排列和布線。
進(jìn)行布線要做到，基于最上段的寄存器的輸出信號(hào)的變化，最下段寄存器的輸入也要發(fā)生變化。邏輯門可以使用任何種類的可用電路。在使用多輸入邏輯門的情況下，除了向其中輸入來自最上段寄存器發(fā)送的信號(hào)的端子之外，它的端子固定在對(duì)邏輯門的動(dòng)作不會(huì)產(chǎn)生影響的電平上。
如上所述，對(duì)用于延遲測(cè)試而安裝的如此排列和布線的寄存器，同實(shí)施例1一樣，設(shè)置初始化模式和過渡模式，確認(rèn)輸出寄存器，從而進(jìn)行延遲測(cè)試。
如上所述，只對(duì)從最上段的分隔區(qū)域到最下段的分隔區(qū)域的路徑進(jìn)行延遲測(cè)試。所以，不需要為了進(jìn)行延遲測(cè)試提取所有的分隔區(qū)域中寄存器之間延遲的候選路徑。此外，因?yàn)檩斎爰拇嫫骱洼敵黾拇嫫魇且哉壿嬰娐坊蚴秦?fù)邏輯電路直接相互連接的，所以初始化模式、過渡模式和期待值模式的制作就很容易。
實(shí)施例7下面參考圖5說明實(shí)施例7。
與實(shí)施例6一樣，在最上段和相應(yīng)的最下段的各分隔區(qū)域中配置了寄存器，對(duì)應(yīng)的寄存器彼此連接。
配置有用于設(shè)置過渡數(shù)據(jù)的端子63～66。對(duì)于最上段的用于延遲測(cè)試的寄存器，提供了用于在普通掃描數(shù)據(jù)輸入和從過渡數(shù)據(jù)設(shè)置端子進(jìn)行數(shù)據(jù)輸入中進(jìn)行選擇的選擇器72～75。由掃描數(shù)據(jù)輸入的選擇器控制端子67將選擇器控制信號(hào)80輸入到各選擇器中。在普通操作中不需要設(shè)置端子63～66和選擇器控制端子67，所以這些端子可以用于其它用途。
將過渡數(shù)據(jù)設(shè)置端子63的輸出68輸入到選擇器72。盡管圖中未示出，選擇器72的另一個(gè)輸入形成了對(duì)于寄存器5 1的普通掃描數(shù)據(jù)輸入信號(hào)。其它設(shè)置端子64、65、66和選擇器73、74、75之間的關(guān)系也與此相同。
在測(cè)試半導(dǎo)體裝置時(shí)，對(duì)于最上段的寄存器，用普通掃描模式來設(shè)置初始化模式。之后，將選擇器控制信號(hào)80改變?yōu)閺脑O(shè)置端子選擇過渡數(shù)據(jù)的電平。同時(shí)，在最上段的寄存器中設(shè)置過渡數(shù)據(jù)。在下一個(gè)時(shí)鐘中，相互比較最下段寄存器的值。
如上所述，只對(duì)從最上段分隔區(qū)域的寄存器到最下段分隔區(qū)域的寄存器的路徑進(jìn)行延遲測(cè)試。所以，不需要提取所有分隔區(qū)域中寄存器之間延遲的候選路徑，就可進(jìn)行延遲測(cè)試。此外，可以對(duì)排在水平方向的所有分隔區(qū)域同時(shí)進(jìn)行延遲測(cè)試，所以能夠縮短測(cè)試時(shí)間。再有，測(cè)試模式的制作也變得容易了。
實(shí)施例8下面參考圖6說明實(shí)施例8。
與實(shí)施例7一樣，在最上段的分隔區(qū)域和對(duì)應(yīng)的最下段分隔區(qū)域中配置了寄存器，對(duì)應(yīng)的寄存器彼此連接。配置有用于設(shè)置過渡數(shù)據(jù)的寄存器81～84。對(duì)于最上段的用于延遲測(cè)試的寄存器，提供了用于在普通掃描數(shù)據(jù)輸入和從過渡數(shù)據(jù)設(shè)置端子進(jìn)行數(shù)據(jù)輸入中進(jìn)行選擇的選擇器72～75。由掃描數(shù)據(jù)輸入的選擇器控制端子67將選擇器控制信號(hào)80輸入到各選擇器中。
將過渡數(shù)據(jù)設(shè)置寄存器81的輸出85輸入到選擇器72。盡管圖中未示出，選擇器72的另一個(gè)輸入形成了對(duì)于寄存器51的普通掃描數(shù)據(jù)輸入信號(hào)。其它設(shè)置端子82、83、84和選擇器73、74、75之間的關(guān)系也與此相同。
在測(cè)試半導(dǎo)體裝置時(shí)，對(duì)于最上段的寄存器，用普通掃描模式來設(shè)置初始化模式。之后，在設(shè)置寄存器81～84中設(shè)置過渡模式。然后，將選擇器控制信號(hào)80改變?yōu)閺脑O(shè)置端子選擇過渡數(shù)據(jù)的電平。同時(shí)，在最上段的各寄存器中設(shè)置過渡數(shù)據(jù)。在下一個(gè)時(shí)鐘中，相互比較各最下段寄存器的值。
如上所述，不需要進(jìn)一步提供為了設(shè)置用于延遲測(cè)試的過渡數(shù)據(jù)的測(cè)試端子，可同時(shí)對(duì)各分隔區(qū)域進(jìn)行延遲測(cè)試，所以能夠縮短測(cè)試時(shí)間。
實(shí)施例9圖7示出了當(dāng)根據(jù)實(shí)施例9測(cè)試半導(dǎo)體裝置時(shí)的設(shè)計(jì)方法流程圖。各個(gè)方框表示設(shè)計(jì)階段。
在階段200中進(jìn)行半導(dǎo)體裝置的邏輯設(shè)計(jì)。接著，在階段201中進(jìn)行邏輯電路的布置。接著，在階段202對(duì)于邏輯電路進(jìn)行定時(shí)校驗(yàn)。如果定時(shí)校驗(yàn)的結(jié)果是NG，就向前再次執(zhí)行階段201或階段200。
如果定時(shí)校驗(yàn)的結(jié)果是OK，在階段203進(jìn)行測(cè)試電路的布置。接著，在階段204對(duì)測(cè)試電路進(jìn)行定時(shí)校驗(yàn)。當(dāng)定時(shí)校驗(yàn)的結(jié)果是NG時(shí)，就向前重復(fù)執(zhí)行階段203。當(dāng)定時(shí)校驗(yàn)的結(jié)果是OK時(shí)，轉(zhuǎn)到階段205，至此完成設(shè)計(jì)。
在階段203，在布置測(cè)試電路時(shí)不要影響邏輯電路的定時(shí)。具體地說，測(cè)試電路的布置使關(guān)鍵路徑的當(dāng)前延遲量不會(huì)因?yàn)榧拇嫫骱瓦壿嬮T的布線而增加。此外，測(cè)試電路的布置使受寄存器和邏輯門的布線影響的任何路徑不會(huì)被選擇為關(guān)鍵路徑。
如圖4所示的那樣，將半導(dǎo)體裝置以固定的間隔進(jìn)行分隔。通過等于最大寄存器間延遲時(shí)間的方式來從最上段分隔區(qū)域到對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門。在最上段和最下段的分隔區(qū)域中配置有寄存器，在最上段和最下段分隔區(qū)域之間的中間分隔區(qū)域中配置和布線了邏輯門。之后，與實(shí)施例6一樣，對(duì)半導(dǎo)體裝置進(jìn)行延遲測(cè)試。
如上所述，可以在不影響邏輯電路定時(shí)的情況下，增加延遲測(cè)試寄存器、邏輯門和布線。
實(shí)施例10圖8示出了當(dāng)根據(jù)實(shí)施例10測(cè)試半導(dǎo)體裝置時(shí)的設(shè)計(jì)方法流程圖。各個(gè)方框表示設(shè)計(jì)階段。
在設(shè)計(jì)階段200中進(jìn)行半導(dǎo)體裝置的邏輯設(shè)計(jì)。接著，在階段206中進(jìn)行邏輯電路和測(cè)試電路的布置。然后在階段207對(duì)邏輯電路和測(cè)試電路進(jìn)行定時(shí)校驗(yàn)。當(dāng)定時(shí)校驗(yàn)的結(jié)果是NG，再向前執(zhí)行階段200或階段206的處理。當(dāng)定時(shí)校驗(yàn)的結(jié)果是OK，就轉(zhuǎn)向階段205，至此完成設(shè)計(jì)。
在階段206，在布置測(cè)試電路時(shí)不要影響邏輯電路的定時(shí)。具體地說，測(cè)試電路的布置使關(guān)鍵路徑的當(dāng)前延遲量不會(huì)因?yàn)榧拇嫫骱瓦壿嬮T的布線而增加。此外，測(cè)試電路的布置使受寄存器和邏輯門的布線影響的任何路徑不會(huì)被選擇為關(guān)鍵路徑。
如圖4所示的那樣，將半導(dǎo)體裝置以固定的間隔進(jìn)行分隔。通過等于最大寄存器間延遲時(shí)間的方式來從最上段分隔區(qū)域到對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門。在最上段和最下段的分隔區(qū)域中配置有寄存器，在最上段和最下段分隔區(qū)域之間的中間分隔區(qū)域中配置和布線了邏輯門。之后，與實(shí)施例6一樣，對(duì)半導(dǎo)體裝置進(jìn)行延遲測(cè)試。
如上所述，因?yàn)榭梢砸贿呥M(jìn)行定時(shí)校驗(yàn)一邊完成布置設(shè)計(jì)，所以就能夠做到在不影響邏輯電路定時(shí)的情況下，增加延遲測(cè)試寄存器、邏輯門和布線，從而縮減了設(shè)計(jì)步驟。
如上所述，根據(jù)本發(fā)明，即便是因?yàn)檫^程偏差使設(shè)計(jì)過程中的關(guān)鍵路徑和實(shí)際芯片的關(guān)鍵路徑不同的情況下，也可以準(zhǔn)確地篩選半導(dǎo)體裝置。
上述清楚地說明了本發(fā)明所提供的測(cè)試方法。
權(quán)利要求
1.一種半導(dǎo)體裝置的測(cè)試方法，包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；提取各個(gè)分隔區(qū)域中從寄存器到其它寄存器的所有路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
2.一種半導(dǎo)體裝置的測(cè)試方法，包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；提取各個(gè)分隔區(qū)域中存在的所有布線；提取通過所提取的布線連接寄存器的路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
3.一種半導(dǎo)體裝置的測(cè)試方法，包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；提取各個(gè)分隔區(qū)域中從寄存器到其它寄存器的所有路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；基于各分隔區(qū)域的過程信息選擇信號(hào)傳輸中延遲時(shí)間最大的分隔區(qū)域；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
4.一種半導(dǎo)體裝置的測(cè)試方法，包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；提取各個(gè)分隔區(qū)域中存在的所有布線；提取通過所提取的布線連接寄存器的路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；基于各分隔區(qū)域的過程信息選擇信號(hào)傳輸中延遲時(shí)間最大的分隔區(qū)域；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
5.一種半導(dǎo)體裝置的測(cè)試方法，包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；從各分隔區(qū)域的排列坐標(biāo)信息判斷各個(gè)分隔區(qū)域中存在的寄存器，提取從寄存器到其它寄存器的所有路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
6.一種半導(dǎo)體裝置的測(cè)試方法，包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；以得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；和對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。
7.一種半導(dǎo)體裝置的測(cè)試方法，包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；以得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；和同時(shí)對(duì)水平方向排列的所有分隔區(qū)域中的測(cè)試路徑進(jìn)行延遲測(cè)試。
8.一種半導(dǎo)體裝置的測(cè)試方法，包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；以得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；從用于設(shè)置數(shù)據(jù)的寄存器對(duì)最上段的分隔區(qū)域的寄存器設(shè)置測(cè)試數(shù)據(jù)；和同時(shí)對(duì)水平方向排列的所有分隔區(qū)域中的測(cè)試路徑進(jìn)行延遲測(cè)試。
9.一種半導(dǎo)體裝置的設(shè)計(jì)方法，包括布置將要安裝的邏輯電路；在完成布置后劃分半導(dǎo)體裝置中的區(qū)域；以滿足設(shè)計(jì)規(guī)則并得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；和通過測(cè)量測(cè)試路徑的信號(hào)傳輸?shù)难舆t時(shí)間進(jìn)行延遲測(cè)試。
10.一種半導(dǎo)體裝置的設(shè)計(jì)方法，包括布置將要安裝的邏輯電路；在進(jìn)行布置時(shí)劃分半導(dǎo)體裝置中的區(qū)域；在進(jìn)行布置時(shí)，以滿足設(shè)計(jì)規(guī)則并得到半導(dǎo)體裝置中最大寄存器間延遲時(shí)間的方式，通過從最上段分隔區(qū)域到垂直方向上對(duì)應(yīng)的最下段分隔區(qū)域排列和布線寄存器和邏輯門來形成測(cè)試路徑；和在進(jìn)行布置時(shí)，通過測(cè)量測(cè)試路徑的信號(hào)傳輸?shù)难舆t時(shí)間進(jìn)行延遲測(cè)試。
11.一種半導(dǎo)體裝置，包括多個(gè)寄存器；連接各個(gè)寄存器和其它寄存器的多個(gè)路徑；分別配置在從水平和垂直劃分整個(gè)區(qū)域形成的多個(gè)分隔區(qū)域中的多個(gè)寄存器，該多個(gè)寄存器存儲(chǔ)各個(gè)分隔區(qū)域的過程信息。
12.一種半導(dǎo)體裝置，包括多個(gè)寄存器；連接各個(gè)寄存器和其它寄存器的多個(gè)路徑；配置在從水平和垂直劃分整個(gè)區(qū)域形成的多個(gè)分隔區(qū)域的各個(gè)最上段分隔區(qū)域和最下段分隔區(qū)域中的多個(gè)用于延遲測(cè)試的寄存器；和連接在垂直方向上彼此對(duì)應(yīng)的用于延遲測(cè)試的各個(gè)寄存器的多個(gè)測(cè)試路徑。
13.如權(quán)利要求12所述的半導(dǎo)體裝置，進(jìn)一步包括對(duì)用于延遲測(cè)試的寄存器的各個(gè)輸入選擇掃描數(shù)據(jù)和過渡數(shù)據(jù)的多個(gè)選擇器；設(shè)置選擇器的各個(gè)輸入的過渡數(shù)據(jù)的多個(gè)設(shè)置端子；和對(duì)各個(gè)選擇器施加選擇器控制信號(hào)的選擇器控制端子。
14.如權(quán)利要求13所述的半導(dǎo)體裝置，其中來自選擇器控制端子的選擇器控制信號(hào)相同地施加到所有的選擇器。
15.如權(quán)利要求12所述的半導(dǎo)體裝置，進(jìn)一步包括對(duì)用于延遲測(cè)試的寄存器的各個(gè)輸入選擇掃描數(shù)據(jù)和過渡數(shù)據(jù)的多個(gè)選擇器；設(shè)置選擇器的各個(gè)輸入的過渡數(shù)據(jù)的多個(gè)設(shè)置寄存器；和對(duì)各個(gè)選擇器施加選擇器控制信號(hào)的選擇器控制端子。
16.如權(quán)利要求15所述的半導(dǎo)體裝置，其中來自選擇器控制端子的選擇器控制信號(hào)相同地施加到所有的選擇器。
全文摘要
一種半導(dǎo)體裝置的測(cè)試方法，包括將半導(dǎo)體裝置中的區(qū)域劃分為多個(gè)分隔區(qū)域；提取各個(gè)分隔區(qū)域中從寄存器到其它寄存器的所有路徑作為候選路徑；計(jì)算候選路徑的信號(hào)傳輸?shù)难舆t時(shí)間，選擇各分隔區(qū)域中延遲時(shí)間最大的候選路徑作為關(guān)鍵路徑；對(duì)各分隔區(qū)域中的關(guān)鍵路徑進(jìn)行延遲測(cè)試。從而可以準(zhǔn)確地篩選半導(dǎo)體裝置。
文檔編號(hào)G01R31/28GK1595187SQ20041007374
公開日2005年3月16日 申請(qǐng)日期2004年9月9日 優(yōu)先權(quán)日2003年9月9日
發(fā)明者島村秋光 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社