專利名稱：測試夾具及其上蓋的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測試夾具，特別是涉及一種可分別對封裝芯片以及解封裝芯片進(jìn)行測試的測試夾具。
背景技術(shù)：
芯片(chip)利用復(fù)雜的半導(dǎo)體工藝技術(shù)，在晶片表面形成多個具有特定功能的集成電路，再經(jīng)過切割成晶粒(die，或稱為小片)、封裝和測試，才能夠被應(yīng)用于各種電子產(chǎn)品之中。
請參閱圖1所示，其為現(xiàn)有封裝芯片10的示意圖，晶粒經(jīng)過封裝之后稱為封裝芯片。圖1中，封裝芯片10主要包括一晶粒12、一基板14、一封裝材料16以及多個錫球18。
基板14為非導(dǎo)電材料，其上、下表面分別設(shè)有一上導(dǎo)線層142以及一下導(dǎo)線層146，上、下導(dǎo)線層142、146之間利用多個導(dǎo)電栓148穿過基板14而相互電連接，多個錫球18則是結(jié)合于下導(dǎo)線層146。
封裝時，晶粒12結(jié)合于基板14的上表面，晶粒12與上導(dǎo)線層142之間以打線方式互相連接，最后再將封裝材料16覆蓋于晶粒12、上導(dǎo)線層142之上，而封裝之后晶粒12內(nèi)部的集成電路，則是以基板下方的錫球18做為信號接點，對外進(jìn)行信號連結(jié)。
現(xiàn)有封裝芯片于制作完成后，必須置入一連接于電路板上的測試夾具以進(jìn)行檢測。請參閱圖2所示，其為現(xiàn)有封裝芯片10的測試夾具20示意圖?，F(xiàn)有測試夾具20包括一底座22以及一上蓋24，底座22設(shè)有一容置槽221可以使一封裝芯片10容置于其中，而在容置槽221的表面則是設(shè)有多個測試點223分別與封裝芯片10的錫球18相對應(yīng)，且上述測試點223與一電路板28相連接，用以測試封裝芯片10的電性效能。上蓋24則是在封裝芯片10置入后，蓋合于底座22之上，以便對封裝芯片10進(jìn)行測試。
現(xiàn)有測試夾具20的設(shè)計，上蓋24與底座22間利用卡合機構(gòu)可以輕易的打開和蓋合，因此方便使用者置入和取出封裝芯片，使得使用者得以快速的測試多個封裝芯片。然而在現(xiàn)有測試夾具20的設(shè)計上，由于上蓋24蓋合底座22后，覆蓋整個封裝芯片，因此當(dāng)某一封裝芯片的受測結(jié)果，證明該封裝芯片無法使用時，則無法進(jìn)一步檢測芯片內(nèi)部何處受損。當(dāng)芯片確定無法使用時，檢測者進(jìn)一步進(jìn)行一解封裝化(decap)程序，將原先已經(jīng)封裝好的封裝芯片解除封裝材料，讓內(nèi)部的導(dǎo)線和晶粒得以裸露，之后再藉由探針來檢測解封裝芯片內(nèi)部何處受損。由于必須藉由探針來檢測解封裝芯片內(nèi)部，故如果測試夾具20的上蓋24覆蓋整個芯片，將使得探針檢測無法進(jìn)行。
針對此一問題，現(xiàn)有大多采取兩種方法解決。一種為將解封裝后的芯片直接焊接在電路板28上，而不透過測試夾具20。此一方法雖然最方便檢測者利用探針檢測，但是由于將解封裝后的芯片焊接至電路板28上，容易使得解封裝芯片直接受損，導(dǎo)致檢測結(jié)果不正確。而且電路板28的焊接次數(shù)有一定的限制，多次焊接后，電路板28會損壞。另一種為使用無上蓋的測試夾具，此種測試夾具將芯片塞入測試夾具后，測試夾具會將芯片卡住，使芯片不會彈出。但是此種測試夾具的周邊通常設(shè)計得很高，所以當(dāng)檢測者利用探針進(jìn)行測試時，會出現(xiàn)死角，亦即芯片的邊緣無法檢測到。再者，此種測試夾具將封裝芯片卡合于底座內(nèi)，但解封裝后的芯片則由于少了封裝材料的保護(hù)，因此當(dāng)放入此類型的測試夾具時，容易造成解封裝芯片毀損，而導(dǎo)致測試結(jié)果不正確甚至無法測試。

發(fā)明內(nèi)容
因此，本發(fā)明提供一種測試夾具，其上蓋具有一解封裝測試孔，使得檢測者得以方便利用探針對解封裝后的芯片進(jìn)行檢測。
本發(fā)明也提供一種可裝卸式的上蓋，可應(yīng)用于現(xiàn)有的測試夾具中，而不需再改變原先使用的測試夾具，可有效節(jié)省成本。
本發(fā)明一優(yōu)選實施例為一種測試夾具，裝設(shè)于一電路板上，以供一封裝芯片(chip)置入后進(jìn)行對該封裝芯片的測試。該封裝芯片具有一基板、一晶粒(die)以及一封裝材料，其中該晶粒設(shè)于該基板的上表面，并在該基板的下表面形成多個接點，該封裝材料覆蓋于該晶粒及該基板之上。該測試夾具包括一底座以及一上蓋。底座內(nèi)設(shè)有連接至該電路板的多個測試點，該封裝芯片可容置于該底座中，并利用上述接點分別與上述測試點耦合。上蓋結(jié)合于該底座的上方，其具有一解封裝測試孔。該封裝芯片可以透過該測試夾具中這些測試點以進(jìn)行測試，且當(dāng)該封裝芯片去除該封裝材料之后，可以利用一探針通過該解封裝測試孔對去除該封裝材料的該晶粒進(jìn)行電性測試。
本發(fā)明一實施例所提供的上蓋，其主體由透明材料的壓克力所制成。其上并包括有螺孔，該底座相對應(yīng)這些螺孔的位置亦設(shè)置有相對應(yīng)的螺孔，該接合元件相對應(yīng)這些螺孔數(shù)量的螺絲，以將該上蓋與該底座互相鎖和。本發(fā)明另一實施例的主體上解封裝測試孔的周圍經(jīng)過斜邊處理，以方便該探針接觸該芯片的該測試部位。
本發(fā)明又一實施例還提供一種上蓋，其包括至少有公卡勾，該底座相對應(yīng)于該上蓋之處則設(shè)置有相對應(yīng)的母卡勾，該上蓋與該底座利用這些公卡勾以及這些母卡勾以互相結(jié)合。
藉由本發(fā)明的實行，可使得現(xiàn)有測試夾具除了可重復(fù)測試芯片外，亦能用以檢測解封裝后的芯片。且本發(fā)明的上蓋一方面可將芯片牢固于測試夾具的底座，另一方面提供檢測者得以利用探針檢測的空間，因此沒有現(xiàn)有技術(shù)所遭遇的問題。
關(guān)于本發(fā)明的優(yōu)點與精神可以藉由以下的發(fā)明詳述及附圖得到進(jìn)一步的了解。


圖1為現(xiàn)有封裝芯片的示意圖。
圖2為現(xiàn)有封裝芯片的測試夾具示意圖。
圖3為本發(fā)明的上蓋、底座以及解封裝后芯片的示意圖。
圖4為圖3中測試夾具以及解封裝芯片的剖面圖。
圖5為圖3中接合元件的第一具體實施例與測試夾具底座的示意圖。
圖6為圖5中測試夾具以及解封裝芯片的剖面圖。
圖7為圖3中接合元件的第二具體實施例與測試夾具底座的示意圖。
圖8為圖7中測試夾具以及解封裝芯片的剖面圖。
簡單符號說明10封裝芯片12晶粒14基板16封裝材料18錫球142 上導(dǎo)線層146 下導(dǎo)線層148 導(dǎo)電栓
20測試夾具22底座24上蓋221 容置槽223 測試點 28電路板30測試夾具32上蓋302 主體3021 解封裝測試孔3023 周圍3025 主體的螺孔304 接合元件3041 螺絲3043 公卡勾 34底座343 測試點 345 底座的螺孔347 母卡勾 40解封裝芯片402 基板4021 上導(dǎo)線層4023 下導(dǎo)線層4025 導(dǎo)電栓404 晶粒4041 導(dǎo)線406 錫球具體實施方式
本發(fā)明乃鑒于現(xiàn)有技術(shù)中各種測試夾具不是無法測試解封裝后的芯片，就是具有諸多的缺點。因此，本發(fā)明特提供一種上蓋，可以應(yīng)用在各種現(xiàn)有的測試夾具中，以使得檢測者亦可利用測試夾具來進(jìn)行解封裝后的芯片檢測。另外強調(diào)一點，本發(fā)明的上蓋，除可于檢測解封裝后芯片時替代原上蓋外，亦可直接設(shè)計為測試底座的上蓋，即在進(jìn)行一般芯片測試時，亦可使用本發(fā)明設(shè)計的上蓋。
請參閱圖3及圖4，圖3為本發(fā)明的測試夾具30以及解封裝芯片40的示意圖，圖4為圖3中測試夾具30以及解封裝芯片40的剖面圖。本發(fā)明提供一種測試夾具30，裝設(shè)于一電路板28上。當(dāng)測試正常芯片時，測試夾具30用以供一封裝芯片10置入后進(jìn)行對封裝芯片10的測試。如圖1所示，封裝芯片10主要包括一晶粒12、一基板14、一封裝材料16以及多個錫球18(現(xiàn)有封裝芯片10各元件的連結(jié)關(guān)系以及功能皆如先前技術(shù)中所描述)。
本發(fā)明和現(xiàn)有技術(shù)最大的不同，在于不僅可以針對未解封裝的封裝芯片10進(jìn)行測試，如果發(fā)現(xiàn)芯片有問題時，本發(fā)明也可將有問題的芯片進(jìn)行解封裝程序(decap)，使其成為解封裝芯片40，在將其置入本發(fā)明的測試夾具30，以供檢測者利用探針對解封裝芯片30進(jìn)行后續(xù)檢測。
如圖4所示，解封裝芯片40包括了一基板402、一晶粒404以及多個錫球406?；?02為非導(dǎo)電材料，其上、下表面分別設(shè)有一上導(dǎo)線層4021以及一下導(dǎo)線層4023，上、下導(dǎo)線層4021、4023之間利用多個導(dǎo)電栓4025穿過基板402而相互電連接，多個錫球406則是結(jié)合于下導(dǎo)線層4023。晶粒404結(jié)合于基板402的上表面，晶粒404與上導(dǎo)線層4021之間以打線方式互相連接，即以多條導(dǎo)線4041互相連接，而晶粒404內(nèi)部的集成電路，則是以基板402下方的錫球406做為信號接點，對外進(jìn)行信號連結(jié)。底座34上則具有多個測試點343以使得解封裝芯片上的錫球406(即解封裝芯片40的信號接點)得以導(dǎo)通至電路板28上的線路，如此一來，檢測者便可直接利用探針對解封裝芯片40上的導(dǎo)線4041或是晶粒404進(jìn)行檢測。
測試夾具30包括一底座34以及一上蓋32，底座34用以置入封裝芯片20或是解封裝芯片40(圖3以及圖4中以解封裝芯片40為例)，上蓋32則用以蓋合底座34，使封裝芯片20或是解封裝芯片40限制于上蓋32與底座34之間。
上蓋32具有一主體302，以及將主體302蓋合至測試夾具30的底座34的接合元件304。主體302可由壓克力或是樹脂等材料加以制作，在本發(fā)明的一具體實施例中，主體302以透明壓克力加以制作。在主體302的中間具有解封裝測試孔3021，其位置恰好相對應(yīng)解封裝后的芯片40于底座34中的位置(可以只包括晶粒404與用以電連接晶粒404與上導(dǎo)線層4021的導(dǎo)線4041二者在底座34中的位置)。解封裝測試孔3021的尺寸通常對應(yīng)于解封裝芯片40的受測部位，即晶粒404以及導(dǎo)線4041。如此一來，當(dāng)主體302壓和解封裝芯片40時，芯片40的受測部位仍得以裸露。在圖3及圖4中，解封裝測試孔3021的周圍3023并經(jīng)過斜邊處理，使得解封裝測試孔3021的四周具有平緩的坡度，如此一來，當(dāng)檢測者利用探針檢測解封裝芯片40的邊緣地帶時，就不會受到主體302的干擾，而且探針易較好擺置。上蓋32的接合元件304，主要用以將主體302接合至測試夾具的底座34，使得解封裝后的芯片40得以限制于上蓋32與底座34之間，并緊密地結(jié)合底座34中的測試點343。因此，接合元件304的位置基本上不能與解封裝芯片40的受測部位(即晶粒404以及導(dǎo)線4041)相互重疊。
由上述可知，本發(fā)明利用具有解封裝測試孔的上蓋以取代現(xiàn)有技術(shù)不具有解封裝測試孔的上蓋。因此，本發(fā)明除了可應(yīng)用于檢測正常的封裝芯片，亦可應(yīng)用于檢測解封裝芯片，而且本發(fā)明不需將解封裝芯片直接燒焊至電路板，因此不會對電路板及解封裝芯片造成傷害。另外本發(fā)明仍利用上蓋來蓋合芯片，因此不會有現(xiàn)有不具上蓋的測試夾具可能產(chǎn)生的問題。
接下來將詳細(xì)說明本發(fā)明接合元件的各種實施例。請參閱圖5及圖6，圖5為圖3中接合元件304的第一具體實施例、主體302以及底座34的示意圖，圖6為圖5中接合元件304、主體302以及底座34的剖面圖。在本發(fā)明的此具體實施例中，以螺絲配合螺孔來接合主體302與底座34。因此，主體302其上包括至少二螺孔，在圖5及圖6中，以四周各一個螺孔3025，共四個螺孔為例。相對應(yīng)的，底座34在相對應(yīng)的位置也需設(shè)置四個螺孔345，檢測者再以四個螺絲3041來鎖合主體302以及底座34。
請參閱圖7及圖8，圖7為圖3中接合元件304的第二具體實施例、主體302以及底座34的示意圖，圖8為圖7中接合元件304的第二具體實施例、主體302以及底座34的剖面圖。在本發(fā)明的此具體實施例中，以公卡勾配合母卡勾來卡合主體302與底座34。因此，主體302其上包括至少二公卡勾，在圖7以及圖8中，以四周各一個公卡勾3043，共四個公卡勾為例。相對應(yīng)的，底座34在相對應(yīng)的位置也需設(shè)置四個母卡勾347，檢測者僅需將主體302向下壓和，即可將主體302卡合至底座34。
在此強調(diào)一點，本發(fā)明接合元件的主要功用，在于密和主體和測試夾具的底座，因此在密和的一前提下，本領(lǐng)域技術(shù)人員可藉由本發(fā)明的具體實施例而均等推導(dǎo)出多種實施例，但由于此等實施例的技術(shù)精神接等同于本發(fā)明，于此并不一一贅述。
綜合以上所述，本發(fā)明的上蓋可直接應(yīng)用于現(xiàn)有測試夾具上，使得現(xiàn)有測試夾具可用以檢測解封裝后的芯片。此外，本發(fā)明亦可直接作為測試一般芯片用的測試夾具。本發(fā)明具有上蓋和底座的測試夾具設(shè)計，而非無上蓋式的測試夾具，因此并沒有無上蓋式的測試夾具所產(chǎn)生的問題。再者，本發(fā)明由于提供了檢測者較方便的檢測空間，因此，檢測者可直接應(yīng)用測試夾具來進(jìn)行檢測解封裝后的芯片，不需再將解封裝后芯片焊接至電路板，所以本發(fā)明可以避免現(xiàn)有技術(shù)產(chǎn)生的缺失。
藉由以上優(yōu)選具體實施例的詳述，希望能更加清楚描述本發(fā)明的特征與精神，而并非以上述所揭露的優(yōu)選具體實施例來對本發(fā)明的范疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排于本發(fā)明所欲申請的權(quán)利要求的范疇內(nèi)。因此，本發(fā)明所申請的權(quán)利要求的范疇?wèi)?yīng)該根據(jù)上述的說明作最寬廣的解釋，以致使其涵蓋所有可能的改變以及具相等性的安排。
權(quán)利要求
1.一種測試夾具，裝設(shè)于一電路板上，以供一芯片置入后進(jìn)行對該芯片的測試，該芯片至少具有一基板與一晶粒，并可再具有一封裝材料，其中該晶粒設(shè)于該基板的上表面，并在該基板的下表面形成多個接點，該封裝材料覆蓋于該晶粒及該基板之上，該測試夾具包括一底座，其內(nèi)設(shè)有連接至該電路板的多個測試點，該封裝芯片可容置于該底座中，使得上述接點分別與上述測試點耦合；以及一上蓋，結(jié)合于該底座的上方，其具有一解封裝測試孔。
2.如權(quán)利要求1所述的測試夾具，該上蓋透過其與該芯片的上表面相接觸的部份，將該芯片固定于該底座中，且該解封裝測試孔的面積小于該芯片的上表面的面積。
3.如權(quán)利要求1所述的測試夾具，當(dāng)該封裝芯片去除該封裝材料之后，該解封裝測試孔可提供對該晶粒進(jìn)行電性測試的通道。
4.如權(quán)利要求1所述的測試夾具，其中該上蓋由不導(dǎo)電材料所制成。
5.如權(quán)利要求1所述的測試夾具，其中該上蓋包括至少二螺孔或兩個公卡勾的其中一種，該底座相對應(yīng)這些螺孔或這些公卡勾的位置亦設(shè)置有相對應(yīng)的螺孔或母卡勾，該上蓋與該底座利用相對應(yīng)這些螺孔數(shù)量的螺絲或利用這些公卡勾與這些母卡勾的互相扣合來結(jié)合。
6.如權(quán)利要求1所述的測試夾具，其中該解封裝測試孔的周圍經(jīng)過斜邊處理。
7.如權(quán)利要求6所述的測試夾具，該解封裝測試孔的周圍向內(nèi)傾斜。
8.如權(quán)利要求1所述的測試夾具，該解封裝測試孔位于該晶粒的上方。
9.如權(quán)利要求1所述的測試夾具，該解封裝測試孔位于該芯片上表面上的多條導(dǎo)線的上方，該多條導(dǎo)線用以電連接該晶粒與該多個接點。
10.一種上蓋，應(yīng)用于一測試夾具中，該測試夾具裝設(shè)于一電路板上，并具有一底座以供一芯片置入后進(jìn)行對該芯片的測試，該芯片具有一基板與一晶粒，并可再具有一封裝材料，其中該晶粒設(shè)于該基板的上表面，該基板的下表面具有多個接點，該封裝材料覆蓋于該晶粒及該基板之上，該上蓋用以當(dāng)該封裝芯片需經(jīng)由外部一探針加以測試時，裝設(shè)于該底座上，以使位于該底座中該封裝芯片得以直接接受該探針的檢測，該上蓋包括一主體，中間具有一解封裝測試孔以供置入于該底座中的解封裝后的該封裝芯片得以裸露；以及一接合元件，用以將該上蓋與該底座互相接合，進(jìn)而將解封裝后的該封裝芯片限制于該上蓋以及該底座間。
11.如權(quán)利要求10所述的上蓋，其中該主體由不導(dǎo)電材料所制成。
12.如權(quán)利要求10所述的上蓋，其中該主體由透明不導(dǎo)電材料所制成。
13.如權(quán)利要求10所述的上蓋，其中該主體上包括至少二螺孔或兩個公卡勾的其中一種，該底座相對應(yīng)這些螺孔或這些公卡勾的位置亦設(shè)置有相對應(yīng)的螺孔或母卡勾，該上蓋與該底座利用相對應(yīng)這些螺孔數(shù)量的螺絲或利用這些公卡勾與這些母卡勾的互相扣合來結(jié)合。
14.如權(quán)利要求10所述的上蓋，其中該解封裝測試孔的周圍經(jīng)過斜邊處理。
15.如權(quán)利要求10所述的上蓋，該解封裝測試孔位于該晶粒的上方。
16.如權(quán)利要求10所述的上蓋，該解封裝測試孔位于該芯片上表面上的多條導(dǎo)線的上方，該多條導(dǎo)線用以電連接該晶粒與該多個接點。
全文摘要
一種測試夾具，用以測試一芯片(chip)，被封裝芯片具有一晶粒設(shè)于一基板的上表面，多個接點設(shè)于基板的下表面，以及一封裝材料覆蓋于晶粒及基板之上。測試夾具包括一底座以及一上蓋，底座表面設(shè)有多個測試點，封裝芯片可容置于底座中，其多個接點分別與多個測試點耦合，上蓋結(jié)合于底座的上方，其具有一解封裝測試孔，位于芯片的晶粒與周圍電路的上方。因此，當(dāng)封裝芯片置于測試夾具內(nèi)部時，測試夾具可透過測試點直接對封裝芯片進(jìn)行測試，又當(dāng)封裝芯片在去除封裝材料之后，測試夾具可利用探針并透過上蓋的解封裝測試孔對晶粒進(jìn)行電性測試。
文檔編號G01R31/28GK1588636SQ20041008259
公開日2005年3月2日 申請日期2004年9月21日 優(yōu)先權(quán)日2004年9月21日
發(fā)明者李政道 申請人:威盛電子股份有限公司