專(zhuān)利名稱：延遲故障測(cè)試方法、相關(guān)系統(tǒng)和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及一種測(cè)試電路，并且更具體地涉及包括測(cè)試信號(hào)(包括定時(shí)信號(hào))的電路測(cè)試方法和裝置。
電子工業(yè)持續(xù)依靠半導(dǎo)體技術(shù)方面的發(fā)展，以便在更緊湊的區(qū)域中實(shí)現(xiàn)具有更高功能的裝置。對(duì)于許多應(yīng)用，實(shí)現(xiàn)具有更高功能的裝置需要將大量的電子裝置集成到單個(gè)硅晶片中。當(dāng)硅晶片的每一給定面積上的電子裝置數(shù)量增大時(shí)，制造和測(cè)試過(guò)程變得更加困難。
已經(jīng)有多種技術(shù)用于電子電路裝置，以確保一旦制造了這些電子電路裝置，它們就會(huì)完全依從它們的預(yù)定設(shè)計(jì)和實(shí)現(xiàn)規(guī)格來(lái)操作。然而，當(dāng)電路的操作速度增大以滿足具有更高功能的裝置的需要時(shí)，由于高操作速度會(huì)出現(xiàn)缺陷和其它故障。在這方面，當(dāng)電路的操作速度增大時(shí)，許多電路展現(xiàn)出以更高速率出現(xiàn)的可疑缺陷。
已經(jīng)與展現(xiàn)出速度敏感的缺陷的電路位置的高速操作一同出現(xiàn)的這樣一種缺陷是電阻性電連接。在生產(chǎn)、性能和可靠性方面，電阻性互連已經(jīng)是主要的電路制造問(wèn)題，并且當(dāng)互連電平數(shù)量和操作頻率增大時(shí)，預(yù)期該問(wèn)題會(huì)變得更重要。這種電阻性連接往往比其它電路部分的反應(yīng)更慢，從而導(dǎo)致在電路位置對(duì)輸入信號(hào)的響應(yīng)中的延遲(例如延遲故障)。這種延遲例如可以導(dǎo)致提供錯(cuò)誤數(shù)據(jù)、開(kāi)關(guān)延遲或其它問(wèn)題。然而，為了分析這些延遲故障，不得不在相對(duì)高的頻率下操作(鐘控)電路。雖然檢測(cè)這些有缺陷的互連的能力對(duì)于診斷IC故障并執(zhí)行校正性動(dòng)作可能極為有用，但是這種檢測(cè)常常需要高頻操作以產(chǎn)生功能故障。
傳統(tǒng)上，已經(jīng)通過(guò)以引起故障發(fā)生的方式利用測(cè)試向量操作電路來(lái)嘗試檢測(cè)延遲類(lèi)型的故障。然而，這種電測(cè)試已經(jīng)典型地需要在測(cè)試向量應(yīng)用(測(cè)試時(shí)鐘或TCK)過(guò)程中使用的時(shí)鐘增大至往往會(huì)出現(xiàn)延遲故障的速度。該方法已經(jīng)典型地需要例如具有高速測(cè)試時(shí)鐘的測(cè)試器，或者比如倍增器的其它方法。然而，這些方法具有其局限性傳統(tǒng)的測(cè)試器不在高速下操作，采用高速測(cè)試器時(shí)鐘的測(cè)試器一般較為昂貴并且需要在高速下執(zhí)行全部測(cè)試，并且倍增器在頻率應(yīng)用方面局限于測(cè)試時(shí)鐘的倍數(shù)。
這些和其它困難對(duì)用于多種應(yīng)用的設(shè)計(jì)提出了挑戰(zhàn)。
本發(fā)明的各種方面包括用于多種電路的測(cè)試方法，比如包括存儲(chǔ)器電路和其它電路的那些電路。以多種實(shí)現(xiàn)方式和應(yīng)用來(lái)例示本發(fā)明，下面概括其中的一些。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，利用包括相對(duì)低速的操作時(shí)鐘和為鐘控目標(biāo)電路而選擇性實(shí)現(xiàn)的高速測(cè)試時(shí)鐘的方法來(lái)測(cè)試電路。高速測(cè)試時(shí)鐘適于利用來(lái)自測(cè)試信號(hào)發(fā)生器的輸入和操作時(shí)鐘來(lái)對(duì)邏輯電路進(jìn)行操作或鐘控，同時(shí)將測(cè)試信號(hào)輸入提供至目標(biāo)電路。檢測(cè)來(lái)自目標(biāo)電路的輸出，并且將該輸出中的延遲(例如相對(duì)于預(yù)期輸出的延遲)檢測(cè)為延遲故障。利用該方法，傳統(tǒng)的測(cè)試器能夠被用于分析電路，同時(shí)也利用可以與傳統(tǒng)測(cè)試器的操作時(shí)鐘分開(kāi)控制的高速時(shí)鐘來(lái)對(duì)電路進(jìn)行鐘控。
在本發(fā)明的一個(gè)更具體的示例性實(shí)施例中，具有控制信號(hào)的電路測(cè)試器被用于利用操作時(shí)鐘在測(cè)試模式下運(yùn)行目標(biāo)電路，與此同時(shí)利用測(cè)試時(shí)鐘信號(hào)來(lái)運(yùn)行目標(biāo)電路中的邏輯電路。該操作時(shí)鐘信號(hào)具有至少一個(gè)時(shí)鐘周期，并且該測(cè)試時(shí)鐘信號(hào)具有出現(xiàn)于該至少一個(gè)時(shí)鐘周期內(nèi)的至少四個(gè)時(shí)鐘狀態(tài)躍變。在一種實(shí)現(xiàn)方式中，所述操作時(shí)鐘具有一個(gè)頻率，并且所述測(cè)試時(shí)鐘信號(hào)具有一個(gè)至少是該操作時(shí)鐘頻率兩倍快的頻率。響應(yīng)于測(cè)試時(shí)鐘信號(hào)，邏輯電路產(chǎn)生一個(gè)由電路測(cè)試器接收和處理的輸出，以便檢測(cè)目標(biāo)電路中的延遲故障。
在另一個(gè)示例性實(shí)施例中，所述電路裝置包括一個(gè)可以與外部電路測(cè)試器相結(jié)合地編程和操作的板上(on-board)高速時(shí)鐘電路。該高速時(shí)鐘電路適于選擇性地利用來(lái)自一個(gè)高速時(shí)鐘的高速時(shí)鐘信號(hào)和來(lái)自該外部電路測(cè)試器的測(cè)試信號(hào)，以便在捕獲模式期間選擇性地將高速時(shí)鐘信號(hào)施加到該電路裝置中的邏輯電路。在非捕獲模式期間，該高速時(shí)鐘電路通過(guò)來(lái)自該外部電路測(cè)試器的操作速度時(shí)鐘信號(hào)。在一種情況中，該高速時(shí)鐘電路在啟動(dòng)捕獲模式時(shí)執(zhí)行一個(gè)延遲序列，并在啟動(dòng)該延遲序列之后的捕獲周期的中間部分過(guò)程中利用該高速時(shí)鐘信號(hào)來(lái)鐘控該邏輯電路。該高速時(shí)鐘電路隨后在捕獲周期結(jié)束之前禁止施加該高速時(shí)鐘信號(hào)。
本發(fā)明的上面的概要不試圖描述本發(fā)明的每一個(gè)實(shí)施例或每一個(gè)實(shí)現(xiàn)方式。本發(fā)明的上面的概要不試圖描述每一個(gè)所說(shuō)明的實(shí)施例或每一個(gè)實(shí)現(xiàn)方式。下面的附圖和詳細(xì)說(shuō)明更具體地例示了這些實(shí)施例。
考慮到與附圖結(jié)合的本發(fā)明的各種實(shí)施例的下面的詳細(xì)說(shuō)明，可以更加徹底地理解本發(fā)明，其中

圖1是根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的用于測(cè)試電路的流程圖；圖2A示出了根據(jù)本發(fā)明另一個(gè)示例性實(shí)施例的包括利用鎖相環(huán)路(PLL)的信號(hào)同步的電路測(cè)試方法；圖2B示出了根據(jù)本發(fā)明另一個(gè)示例性實(shí)施例的包括延遲故障測(cè)試的電路測(cè)試方法；以及圖3示出了根據(jù)本發(fā)明另一個(gè)示例性實(shí)施例的包括為延遲故障測(cè)試而提供一個(gè)時(shí)鐘信號(hào)的用于電路測(cè)試的電路裝置。
通過(guò)附圖中的例子已經(jīng)示出了本發(fā)明的具體細(xì)節(jié)并將對(duì)其詳細(xì)描述，但是可以對(duì)本發(fā)明進(jìn)行各種修改并且本發(fā)明可以具有各種替換方案。然而應(yīng)該理解，不試圖將本發(fā)明限制為所述的具體實(shí)施例。相反，本發(fā)明覆蓋落入由所附權(quán)利要求書(shū)限定的本發(fā)明范圍內(nèi)的全部修改、等效表述和替換方案。
本發(fā)明適用于包括和/或受益于測(cè)試的多種電路和方法，并特別適用于包括定時(shí)方法和電路的測(cè)試。雖然本發(fā)明不限于這種應(yīng)用，但是通過(guò)在這種環(huán)境中討論各種示例性情況可以更好地理解本發(fā)明的各個(gè)方面。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，利用一種包括高速時(shí)鐘電路的方法來(lái)測(cè)試電子電路，以便在測(cè)試模式期間選擇性地將一個(gè)高速時(shí)鐘信號(hào)施加到該電子電路。例如，可以與具有相對(duì)較慢的速度的操作時(shí)鐘的傳統(tǒng)類(lèi)型的電路測(cè)試器相結(jié)合地實(shí)現(xiàn)該高速時(shí)鐘電路。在一種實(shí)現(xiàn)方式中，該高速時(shí)鐘電路是被測(cè)電子電路的一部分。在另一實(shí)現(xiàn)方式中，該高速時(shí)鐘電路是也具有如上面討論的較慢的操作時(shí)鐘的電路測(cè)試器的一部分。在又一實(shí)現(xiàn)方式中，該高速時(shí)鐘電路與被測(cè)電子電路和用于施加測(cè)試信號(hào)至該電子電路的電路測(cè)試器分離。在這些情況的每一個(gè)中，檢測(cè)來(lái)自該電子電路的輸出，并且使用其中的一個(gè)定時(shí)相關(guān)的變化來(lái)檢測(cè)定時(shí)類(lèi)型情況的存在，比如電阻性電路或延遲故障。利用該方法，通過(guò)檢測(cè)響應(yīng)于所實(shí)施的測(cè)試時(shí)鐘信號(hào)產(chǎn)生的輸出而不必修改電路測(cè)試器的操作，該電路測(cè)試器可以在傳統(tǒng)模式(也就是低速度)下操作，以用于操作該電子電路。
在一個(gè)更具體的實(shí)現(xiàn)方式中，所述高速時(shí)鐘電路適于利用來(lái)自電路測(cè)試器的輸入，以便在該電路測(cè)試器的捕獲模式的中間部分期間選擇性地施加該高速時(shí)鐘信號(hào)。由該高速時(shí)鐘電路在所述操作時(shí)鐘信號(hào)的單個(gè)周期期間產(chǎn)生幾個(gè)時(shí)鐘狀態(tài)躍變。一個(gè)起始輸入(例如掃描使能輸入)被用于啟動(dòng)捕獲模式以及一個(gè)定時(shí)事件序列，該定時(shí)事件序列在已經(jīng)啟動(dòng)捕獲模式之后將該高速時(shí)鐘信號(hào)的施加延遲一個(gè)或多個(gè)時(shí)鐘狀態(tài)躍變。利用該邏輯電路來(lái)執(zhí)行該定時(shí)事件序列，該邏輯電路還在捕獲模式終止之前禁用該高速時(shí)鐘信號(hào)。
圖1是示出了根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的用于電子電路的延遲故障測(cè)試方法的流程圖。在方塊110處，啟用電路測(cè)試器，并且該電路測(cè)試器產(chǎn)生一個(gè)相對(duì)低速的時(shí)鐘信號(hào)(例如利用自動(dòng)測(cè)試模式產(chǎn)生(ATPG)的JTAG(聯(lián)合測(cè)試訪問(wèn)組)測(cè)試器的時(shí)鐘信號(hào))。在方塊120處，產(chǎn)生一個(gè)快速時(shí)鐘信號(hào)(例如利用該電子電路上的時(shí)鐘產(chǎn)生電路)。在方塊130處啟用一個(gè)測(cè)試掃描，以便利用該相對(duì)低速的時(shí)鐘信號(hào)來(lái)測(cè)試該電子電路。在方塊140處(例如在捕獲模式中)開(kāi)始一個(gè)利用該電子電路來(lái)延遲該快速時(shí)鐘的實(shí)施的延遲序列，并保持一個(gè)所選擇的時(shí)間量。在延遲之后，為了檢測(cè)延遲故障，在方塊150處將用于鐘控目標(biāo)電路的快速時(shí)鐘施加一個(gè)較短時(shí)間周期(例如幾個(gè)時(shí)鐘狀態(tài)躍變)，并且在方塊160處禁用該快速時(shí)鐘。在方塊170處接收來(lái)自通過(guò)該快速時(shí)鐘操作的目標(biāo)電路的輸出，例如可以在方塊160處在禁用該快速時(shí)鐘信號(hào)的過(guò)程中至少部分地檢測(cè)所述輸出。在方塊180處評(píng)估該輸出是否有延遲故障。如果沒(méi)有附加的延遲(即方塊150期間)，則將該信號(hào)檢測(cè)為不表示有缺陷。然而，如果在該輸出信號(hào)(在方塊150期間)中存在附加延遲，則將該延遲檢測(cè)為表示有缺陷的電路，比如具有電阻性連接的電路。在為了檢測(cè)延遲故障已經(jīng)實(shí)施了所述快速時(shí)鐘之后，可以重復(fù)施加該時(shí)鐘，以例如用于在新的測(cè)試向量中移位和重啟在方塊110處開(kāi)始的序列。
利用用于檢測(cè)被延遲的信號(hào)的多種方法可以實(shí)施上面討論的方法。這樣的一種方法包括利用鎖相環(huán)路(PLL)來(lái)產(chǎn)生用于輸出信號(hào)的捕獲時(shí)鐘，比如在圖1中的方塊110處產(chǎn)生的時(shí)鐘信號(hào)。例如利用目標(biāo)電路上的電路來(lái)實(shí)施該P(yáng)LL，以便產(chǎn)生系統(tǒng)頻率。例如，當(dāng)相對(duì)于輸入時(shí)鐘信號(hào)已知被分析的目標(biāo)電路的輸出時(shí)(例如，其被“鎖定”至輸入時(shí)鐘信號(hào)的時(shí)鐘狀態(tài)躍變)，輸出中的意外變化可以用于檢測(cè)被延遲的響應(yīng)。
利用在目標(biāo)電路上產(chǎn)生的用于操作該目標(biāo)電路的快速時(shí)鐘(例如芯片上時(shí)鐘)，圖2A舉例說(shuō)明了結(jié)合本發(fā)明一個(gè)示例性實(shí)施例實(shí)施的用于鎖定的另一方法。在圖2A中示出的方法針對(duì)一種三模式延遲故障測(cè)試過(guò)程，并且可以例如與在上面討論的圖1中示出的方法相結(jié)合地實(shí)施，并且也可以與下面在圖2B中進(jìn)一步討論的信號(hào)和方法相結(jié)合地實(shí)施。電路測(cè)試器的不同測(cè)試器狀態(tài)包括初始化狀態(tài)200、移位狀態(tài)210(其中應(yīng)用第一移位向量)、捕獲狀態(tài)215(期間施加一個(gè)高速時(shí)鐘)和輸出狀態(tài)220(期間第一移位向量移出，并應(yīng)用第二移位向量)。其中示出的兩個(gè)信號(hào)230、240分別針對(duì)測(cè)試控制塊(TCB)電路信號(hào)和鎖相環(huán)路(PLL)信號(hào)。利用TCB信號(hào)230，為分析目標(biāo)電路(例如電路板)而實(shí)施該TCB，以用于延遲故障使能(DFE)測(cè)試。利用在TCB信號(hào)230的上升躍變(低至高)之后的輸入時(shí)鐘，PLL信號(hào)240開(kāi)始鎖定或同步。線235示出了PLL鎖定的起始和末尾之間的延遲，所述PLL信號(hào)在捕獲狀態(tài)215之前鎖定。來(lái)自PLL的輸出時(shí)鐘隨后在來(lái)自被測(cè)試電路的輸出的捕獲狀態(tài)215中被使用，以便針對(duì)一個(gè)基準(zhǔn)(鎖定相位)來(lái)分析所捕獲的輸出信號(hào)，從而容易地檢測(cè)出該輸出信號(hào)的定時(shí)中的變化。
圖2B示出了根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的利用一個(gè)高頻時(shí)鐘來(lái)鐘控目標(biāo)電路、與此同時(shí)利用一個(gè)具有相對(duì)低速的時(shí)鐘的測(cè)試器來(lái)測(cè)試該目標(biāo)電路的方法。例如在使用JTAG測(cè)試信號(hào)的情況下，利用一個(gè)測(cè)試器(比如在圖3中示出的電路測(cè)試器340)來(lái)操作一個(gè)目標(biāo)電路(比如圖3的目標(biāo)電路332)，其中示出三個(gè)測(cè)試模式，包括第一移位模式250、捕獲模式260和第二移位模式270。在圖2B中示出的信號(hào)包括用于操作該目標(biāo)電路的測(cè)試時(shí)鐘信號(hào)(TCK)280、用于啟動(dòng)一個(gè)掃描周期的掃描使能信號(hào)(SE)282、高頻時(shí)鐘輸入信號(hào)(CLKI)284和輸出時(shí)鐘信號(hào)(CLKO)286。CLKI 284可以例如來(lái)自于一個(gè)與該目標(biāo)電路分離的源，或來(lái)自該目標(biāo)電路上的PLL電路，例如如結(jié)合圖2A所討論的那樣。如所示出的那樣，隨著時(shí)間施加這些信號(hào)(例如如所示出的那樣，水平方向上是時(shí)間，垂直方向上是信號(hào)電壓)。作為T(mén)CK 280、SE 282和CLKI 284當(dāng)中的一個(gè)或多個(gè)的函數(shù)來(lái)實(shí)施CLKO 286，并且施加所述CLKO 286以操作(鐘控)該目標(biāo)電路。在移位模式250期間，CLKO 286輸出一個(gè)對(duì)應(yīng)于TCK 280的信號(hào)直至捕獲模式260開(kāi)始。在一種實(shí)現(xiàn)方式中，在進(jìn)入捕獲模式260之前執(zhí)行一個(gè)驗(yàn)證檢查，以確保PLL已經(jīng)鎖定，正如結(jié)合圖2A所討論的那樣。
在捕獲模式260開(kāi)始時(shí)，實(shí)施一個(gè)大約為CLKI 284的三個(gè)時(shí)鐘狀態(tài)躍變的短的捕獲，其間CLKO 286保持為高，直至CLKI的第四個(gè)時(shí)鐘狀態(tài)改變。在該短捕獲延遲之后，時(shí)間287處高至低的躍變開(kāi)始(其中每?jī)蓚€(gè)這種時(shí)鐘狀態(tài)躍變具有周期(T)，其由周期290示出)，將CLKI施加大約兩個(gè)周期(包括四個(gè)時(shí)鐘狀態(tài)改變躍變)。在已經(jīng)完成CLKI 284的所述時(shí)鐘狀態(tài)改變躍變之后，CLKO 286對(duì)于捕獲模式260的剩余部分保持為高(“1”)。
在已經(jīng)完成捕獲模式260之后，禁用SE 282(轉(zhuǎn)為高)，并且進(jìn)入第二移位模式270，在這種情況中，CLKO 286輸出一個(gè)對(duì)應(yīng)于TCK280的信號(hào)。檢測(cè)來(lái)自目標(biāo)電路的輸出的延遲特性，所述延遲特性是利用CLKI 286(在于時(shí)間287處開(kāi)始的時(shí)鐘狀態(tài)躍變期間)被鐘控的該目標(biāo)電路的函數(shù)。如果來(lái)自目標(biāo)電路的輸出顯示出延遲，例如與如上面所討論的PLL方法相比較并與圖2A相結(jié)合，檢測(cè)目標(biāo)電路中的電阻性和/或延遲類(lèi)型故障。
利用多種電路裝置和方法可以實(shí)施在上面結(jié)合附圖討論的方法和其它方法。圖3示出了根據(jù)本發(fā)明另一個(gè)示例性實(shí)施例的這種電路裝置300。下面的表1將討論結(jié)合圖3實(shí)現(xiàn)的各種信號(hào)和元件。
表1
圖中示出了電路300，該電路300的輸入包括掃描測(cè)試模式(STM)302、掃描使能(SE)304、延遲故障使能(DFE)306、測(cè)試時(shí)鐘(TCK)308和快速時(shí)鐘CLKI 309。來(lái)自電路300的輸出是CLKO330，并且CLKO 330被用于目標(biāo)電路332的操作(鐘控)。諸如JTAG測(cè)試器的電路測(cè)試器340被用于提供輸入STM 302、SE 304、DFE 306和TCK 308以及到目標(biāo)電路332的操作輸入。還通過(guò)電路測(cè)試器340檢測(cè)目標(biāo)電路332的輸出，并且所述輸出被用于檢測(cè)目標(biāo)電路中的延遲故障。電路300支持至少四個(gè)操作模式，下面將結(jié)合表2進(jìn)一步討論。
電路300包括五個(gè)觸發(fā)器電路310、312、314、316和318，其中有被TCK 308鐘控的觸發(fā)器310和被CLKI 309鐘控的觸發(fā)器312、314、316和318。不掃描這些觸發(fā)器電路中的每一個(gè)，以便在延遲故障掃描測(cè)試期間如預(yù)定地那樣(也就是如下面討論的那樣)運(yùn)行這些觸發(fā)器。電路300還包括邏輯電路，該邏輯電路在本例中是以二到一多路復(fù)用器322、324和326的形式呈現(xiàn)的，其用于分別基于輸入信號(hào)DFE 306、SE 304和STM 302的設(shè)置來(lái)選擇用于前向傳遞至CLKO 330的信號(hào)。例如，多路復(fù)用器322通過(guò)TCK 308，除非DFE 306是“1”(在這種情況中前向通過(guò)來(lái)自NAND門(mén)320的輸出)。當(dāng)SE 304是“1”時(shí)，多路復(fù)用器324通過(guò)TCK 308，而當(dāng)SE是“0”時(shí)(例如在如圖2B所示的捕獲模式期間)，多路復(fù)用器324前向通過(guò)來(lái)自多路復(fù)用器322的輸出。多路復(fù)用器326在掃描測(cè)試模式中(當(dāng)STM是“1”時(shí))通過(guò)來(lái)自多路復(fù)用器324的輸出，而當(dāng)不在掃描測(cè)試模式中時(shí)(當(dāng)STM是“0”時(shí))則通過(guò)CLKI 309。簡(jiǎn)而言之，觸發(fā)器電路310-318和NAND門(mén)320與SE 304、TCK 308和CLKI 309相結(jié)合地產(chǎn)生一個(gè)具有兩個(gè)脈沖的“返回至1”輸出。當(dāng)STM 302被使能(高)、SE 304為低并且DFE 306被使能(高)時(shí)，來(lái)自NAND門(mén)320的“返回至一”輸出被前向傳遞至CLKO 330以及目標(biāo)電路332。
在捕獲模式之前(例如在移位模式期間)，當(dāng)SE 304為高(“1”)時(shí)，例如在移位模式期間，一個(gè)邏輯“0”被提供至觸發(fā)器310(SE 304從“1”翻轉(zhuǎn)至“0”)。通過(guò)觸發(fā)器310、312、314、316和318鐘控該零，并將其作為來(lái)自觸發(fā)器318的“1”(經(jīng)翻轉(zhuǎn))和來(lái)自節(jié)點(diǎn)315的“0”提供至NAND門(mén)320。NAND門(mén)320還接收CLKI 309，其在“1”和“0”之間進(jìn)行時(shí)鐘狀態(tài)躍變。由于到NAND門(mén)320的輸入不全部是“1”，所以被提供至選擇器電路322的輸出是“1”，例如如在圖2B中的捕獲模式260的第一部分期間所示出的那樣。
例如如結(jié)合圖2B中的SE 282和捕獲模式260所示出的那樣，當(dāng)SE 304轉(zhuǎn)為低(“0”)時(shí)，一個(gè)邏輯“1”被提供至觸發(fā)器310(SE 304從“0”翻轉(zhuǎn)至“1”)。同樣響應(yīng)于SE 304轉(zhuǎn)為低，在多路復(fù)用器324處選擇來(lái)自多路復(fù)用器322的輸出，并將其前向傳遞至多路復(fù)用器326。當(dāng)利用TCK 308鐘控觸發(fā)器310時(shí)，邏輯“1”被提供至觸發(fā)器312，觸發(fā)器312由CLKI 309鐘控。在CLKI 309的一個(gè)時(shí)鐘狀態(tài)躍變之后，觸發(fā)器312處的“1”被傳遞至觸發(fā)器314。在CLKI 309的另一個(gè)時(shí)鐘狀態(tài)躍變之后，在觸發(fā)器314處的“1”被傳遞至節(jié)點(diǎn)315和觸發(fā)器316，其中節(jié)點(diǎn)315(并因此“1”)耦合至NAND門(mén)320的輸入端。此時(shí)，觸發(fā)器318(翻轉(zhuǎn)至“1”)提供一個(gè)“0”，并且時(shí)鐘信號(hào)CLKI 309正在高(“1”)和低(“0”)之間切換。在這方面，當(dāng)“1”通過(guò)觸發(fā)器316和318時(shí)，在CLKI的下兩個(gè)時(shí)鐘狀態(tài)躍變期間，當(dāng)CLKI 309是“1”時(shí)，NAND門(mén)320的翻轉(zhuǎn)輸出是“1”，而當(dāng)CLKI 309是“0”時(shí)，NAND門(mén)320的翻轉(zhuǎn)輸出是“0”。因此，例如如圖2B中的周期290所示，NAND門(mén)320的輸出跟隨CLKI 309。
在通過(guò)觸發(fā)器316和318鐘控這些“1”之后，來(lái)自觸發(fā)器318的輸出變成“1”，并在NAND門(mén)320處提供對(duì)應(yīng)的翻轉(zhuǎn)信號(hào)“0”。因此，如圖2B中的周期290之后的CLKI 284信號(hào)的一部分所示出的那樣，來(lái)自NAND門(mén)320的輸出返回至1。在SE 304返回至“1”(例如在圖2B中所示的捕獲模式260的末尾)之后，多路復(fù)用器324前向通過(guò)TCK 308。
根據(jù)本發(fā)明的一個(gè)更為具體的示例性實(shí)施例，表2示出了用于實(shí)現(xiàn)如圖3中所示的電路300的方法。
表2
參照?qǐng)D3和表2，當(dāng)STM 302未使能(為“0”)時(shí)，多路復(fù)用器326將CLKI 309(上面表格中的“功能”時(shí)鐘)傳遞至CLKO 330。當(dāng)STM302是“1”并且DFE 306是“0”時(shí)，電路選擇器322將TCK 308傳遞至多路復(fù)用器324，由于TCK同時(shí)在輸入“1”和“0”處，所以該多路復(fù)用器324通過(guò)TCK。當(dāng)STM 302、DEF 306和SE 304全部是“1”時(shí)，TCK 308被傳遞至CLKO 330。當(dāng)STM 302和DFE 306是“1”并且SE 304是“0”時(shí)，來(lái)自NAND門(mén)320的兩脈沖“返回至零”信號(hào)被傳遞至CLKO 330。
僅通過(guò)說(shuō)明的方式提供在上面描述并在附圖中示出的各種實(shí)施例，并且不將其解釋為限制本發(fā)明?；谏厦娴挠懻摵驼f(shuō)明，本領(lǐng)域的普通技術(shù)人員將容易理解，可以不嚴(yán)格遵循在此說(shuō)明和描述的示例性實(shí)施例和應(yīng)用而對(duì)本發(fā)明進(jìn)行各種修改和改變。結(jié)合本發(fā)明的各種示例性實(shí)施例來(lái)實(shí)施這些方法。這種修改和改變不脫離在所附權(quán)利要求書(shū)中闡述的本發(fā)明的真實(shí)精神和范圍。
權(quán)利要求
1.一種用于電路測(cè)試器的延遲故障測(cè)試方法，該電路測(cè)試器具有用于在測(cè)試模式中運(yùn)行目標(biāo)電路的控制信號(hào)，該目標(biāo)電路具有響應(yīng)于一個(gè)具有至少一個(gè)時(shí)鐘周期的操作時(shí)鐘信號(hào)來(lái)處理數(shù)據(jù)的邏輯電路，該方法包括提供一個(gè)具有在所述至少一個(gè)時(shí)鐘周期內(nèi)出現(xiàn)的至少四個(gè)時(shí)鐘狀態(tài)躍變的測(cè)試時(shí)鐘信號(hào)(110、120、130、140、150、160)；同時(shí)利用該電路測(cè)試器來(lái)運(yùn)行該目標(biāo)電路以及利用該測(cè)試時(shí)鐘信號(hào)來(lái)運(yùn)行該邏輯電路，從而使得該邏輯電路產(chǎn)生一個(gè)輸出信號(hào)，其中該電路測(cè)試器利用該操作時(shí)鐘信號(hào)來(lái)運(yùn)行該目標(biāo)電路；以及在該電路測(cè)試器處接收和處理該輸出信號(hào)(170)，從而檢測(cè)該目標(biāo)電路中的延遲故障(180)。
2.如權(quán)利要求1所述的方法，其中提供一個(gè)測(cè)試時(shí)鐘信號(hào)包括產(chǎn)生一個(gè)具有所述至少四個(gè)時(shí)鐘狀態(tài)躍變的快速時(shí)鐘信號(hào)(120)，并且其中利用該測(cè)試時(shí)鐘信號(hào)來(lái)運(yùn)行所述邏輯電路包括選擇性地將該快速時(shí)鐘信號(hào)施加至少四個(gè)時(shí)鐘狀態(tài)躍變(150)。
3.如權(quán)利要求1所述的方法，還包括提供一個(gè)接口電路，該接口電路選擇性地通過(guò)用來(lái)運(yùn)行所述邏輯電路的測(cè)試時(shí)鐘信號(hào)，從而響應(yīng)于所述測(cè)試時(shí)鐘信號(hào)和操作時(shí)鐘信號(hào)來(lái)控制信號(hào)。
4.如權(quán)利要求3所述的方法，其中提供一個(gè)接口電路進(jìn)一步包括提供一個(gè)具有延遲模式和捕獲模式的接口電路，該接口電路在延遲模式期間將所述操作時(shí)鐘信號(hào)傳遞至所述目標(biāo)電路并且在捕獲模式期間通過(guò)所述測(cè)試時(shí)鐘信號(hào)以運(yùn)行所述邏輯電路，其中運(yùn)行所述邏輯電路并從而使得該邏輯電路產(chǎn)生一個(gè)輸出信號(hào)包括在捕獲模式期間使得該邏輯電路產(chǎn)生一個(gè)輸出信號(hào)。
5.如權(quán)利要求3所述的方法，其中選擇性地通過(guò)所述測(cè)試時(shí)鐘信號(hào)包括在捕獲模式期間選擇性地通過(guò)該測(cè)試時(shí)鐘信號(hào)，這是通過(guò)在捕獲模式開(kāi)始之后將該測(cè)試時(shí)鐘信號(hào)延遲該測(cè)試時(shí)鐘信號(hào)的至少一個(gè)周期通過(guò)，以及在捕獲模式結(jié)束之前在該測(cè)試時(shí)鐘信號(hào)的至少一個(gè)周期內(nèi)禁止該測(cè)試時(shí)鐘信號(hào)通過(guò)。
6.如權(quán)利要求1所述的方法，其中檢測(cè)延遲故障包括檢測(cè)電阻性電路。
7.如權(quán)利要求6所述的方法，其中檢測(cè)電阻性電路包括檢測(cè)由于電阻性電路中的較高電阻而比所述目標(biāo)電路中的其它電路響應(yīng)更慢的電路。
8.如權(quán)利要求1所述的方法，其中提供一個(gè)測(cè)試時(shí)鐘信號(hào)包括利用所述目標(biāo)電路中的電路來(lái)產(chǎn)生該測(cè)試時(shí)鐘信號(hào)。
9.如權(quán)利要求1所述的方法，其中提供一個(gè)測(cè)試時(shí)鐘信號(hào)包括利用一個(gè)為選擇該測(cè)試時(shí)鐘信號(hào)的頻率而編程的計(jì)算機(jī)，以及利用該已編程計(jì)算機(jī)來(lái)選擇該頻率以用于在所選擇的頻率下運(yùn)行所述邏輯電路。
10.如權(quán)利要求1所述的方法，在提供所述測(cè)試時(shí)鐘信號(hào)之前還包括鎖定對(duì)所述輸出信號(hào)進(jìn)行接收和處理的相位，以便可以將所述輸出信號(hào)的相位變化檢測(cè)為來(lái)自所述邏輯電路的輸出信號(hào)中的延遲。
11.一種用于電路測(cè)試器的延遲故障測(cè)試系統(tǒng)，該電路測(cè)試器具有用于在測(cè)試模式中運(yùn)行目標(biāo)電路的控制信號(hào)，該目標(biāo)電路具有響應(yīng)于一個(gè)具有至少一個(gè)時(shí)鐘周期的操作時(shí)鐘信號(hào)來(lái)處理數(shù)據(jù)的邏輯電路，該系統(tǒng)包括用于提供一個(gè)具有在所述至少一個(gè)時(shí)鐘周期內(nèi)出現(xiàn)的至少四個(gè)時(shí)鐘狀態(tài)躍變的測(cè)試時(shí)鐘信號(hào)的裝置；用于同時(shí)利用該電路測(cè)試器來(lái)運(yùn)行該目標(biāo)電路以及利用該測(cè)試時(shí)鐘信號(hào)來(lái)運(yùn)行該邏輯電路、從而使得該邏輯電路產(chǎn)生一個(gè)輸出信號(hào)的裝置，其中該電路測(cè)試器利用該操作時(shí)鐘信號(hào)來(lái)運(yùn)行該目標(biāo)電路；以及用于在該電路測(cè)試器處接收和處理該輸出信號(hào)、從而檢測(cè)該目標(biāo)電路中的延遲故障的裝置。
12.一種用于電路測(cè)試器(300)的延遲故障測(cè)試系統(tǒng)，該電路測(cè)試器具有用于在測(cè)試模式中運(yùn)行目標(biāo)電路的控制信號(hào)(302、304、306、308、309)，該目標(biāo)電路具有響應(yīng)于一個(gè)具有至少一個(gè)時(shí)鐘周期的操作時(shí)鐘信號(hào)(308)來(lái)處理數(shù)據(jù)的邏輯電路(310、312、314、317、320、322、324、326)，該系統(tǒng)包括一個(gè)測(cè)試時(shí)鐘信號(hào)發(fā)生器，其具有在所述至少一個(gè)時(shí)鐘周期內(nèi)出現(xiàn)的至少四個(gè)時(shí)鐘狀態(tài)躍變；一個(gè)接口電路，適于同時(shí)利用該電路測(cè)試器(340)來(lái)運(yùn)行該目標(biāo)電路以及利用該測(cè)試時(shí)鐘信號(hào)(309)來(lái)運(yùn)行該邏輯電路、從而使得該邏輯電路產(chǎn)生一個(gè)輸出信號(hào)(330)，其中該電路測(cè)試器(340)利用該操作時(shí)鐘信號(hào)(308)來(lái)運(yùn)行該目標(biāo)電路(332)；以及一個(gè)檢測(cè)裝置，適于在該電路測(cè)試器處接收和處理該輸出信號(hào)、從而檢測(cè)該目標(biāo)電路(332)中的延遲故障。
13，如權(quán)利要求12所述的系統(tǒng)，其中所述測(cè)試時(shí)鐘信號(hào)發(fā)生器位于所述目標(biāo)電路中，并且該測(cè)試時(shí)鐘信號(hào)發(fā)生器耦合至所述邏輯電路以用于向其提供所述測(cè)試時(shí)鐘信號(hào)。
14.如權(quán)利要求12所述的系統(tǒng)，其中可對(duì)所述測(cè)試時(shí)鐘信號(hào)發(fā)生器進(jìn)行編程以用于產(chǎn)生一個(gè)具有可選擇的頻率的測(cè)試時(shí)鐘信號(hào)。
15.如權(quán)利要求12所述的系統(tǒng)，還包括所述電路測(cè)試器，其中所述電路測(cè)試器適于在捕獲模式期間提供一個(gè)掃描使能信號(hào)，并且所述接口電路還適于通過(guò)在捕獲模式期間進(jìn)入對(duì)所述邏輯電路的運(yùn)行來(lái)對(duì)該掃描使能信號(hào)做出響應(yīng)。
16.如權(quán)利要求15所述的系統(tǒng)，其中所述電路測(cè)試器還適于提供一個(gè)延遲故障使能信號(hào)，其中，所述接口電路適于通過(guò)在已經(jīng)使能所述掃描使能信號(hào)之后將用于運(yùn)行所述邏輯電路的測(cè)試時(shí)鐘信號(hào)延遲施加該測(cè)試時(shí)鐘信號(hào)的至少一個(gè)時(shí)鐘狀態(tài)躍變來(lái)對(duì)所述延遲故障使能信號(hào)和掃描使能信號(hào)做出響應(yīng)，并且所述接口電路適于在已經(jīng)禁用所述掃描使能信號(hào)之前、在該測(cè)試時(shí)鐘信號(hào)的至少一個(gè)時(shí)鐘狀態(tài)躍變內(nèi)禁止施加用于運(yùn)行該邏輯電路的該測(cè)試時(shí)鐘信號(hào)。
17.如權(quán)利要求15所述的系統(tǒng)，其中所述電路測(cè)試器適于利用所述測(cè)試時(shí)鐘信號(hào)來(lái)向所述邏輯電路提供所述控制信號(hào)。
18.如權(quán)利要求12所述的系統(tǒng)，其中所述測(cè)試時(shí)鐘信號(hào)發(fā)生器包括一個(gè)被配置及安排成將所述輸出信號(hào)的相位鎖定至一個(gè)基準(zhǔn)的閂鎖電路，以用于將延遲檢測(cè)為所述輸出信號(hào)的相位變化。
19.如權(quán)利要求18所述的系統(tǒng)，其中所述閂鎖電路適于在已經(jīng)啟動(dòng)一個(gè)到所述目標(biāo)電路的測(cè)試向量之后，并且在所述接口電路同時(shí)利用所述電路測(cè)試器來(lái)運(yùn)行該目標(biāo)電路以及利用所述測(cè)試時(shí)鐘信號(hào)來(lái)運(yùn)行所述邏輯電路、從而使得該邏輯電路產(chǎn)生一個(gè)輸出信號(hào)之前，鎖定該輸出信號(hào)的相位，其中該電路測(cè)試器利用所述操作時(shí)鐘信號(hào)來(lái)運(yùn)行所述目標(biāo)電路。
20.一種用于延遲故障電路測(cè)試器的電路芯片，該電路測(cè)試器適于利用一個(gè)具有至少一個(gè)時(shí)鐘周期的操作時(shí)鐘來(lái)向目標(biāo)電路提供測(cè)試信號(hào)，該電路芯片包括一個(gè)目標(biāo)電路，包括在高操作時(shí)鐘速度下易發(fā)生定時(shí)相關(guān)的故障、并且可以響應(yīng)于來(lái)自該電路測(cè)試器的測(cè)試信號(hào)而在測(cè)試模式中操作的邏輯電路；一個(gè)測(cè)試時(shí)鐘信號(hào)發(fā)生器電路，該測(cè)試時(shí)鐘信號(hào)發(fā)生器電路被編程來(lái)選擇性地提供一個(gè)具有在操作時(shí)鐘的所述至少一個(gè)時(shí)鐘周期內(nèi)出現(xiàn)的至少四個(gè)時(shí)鐘狀態(tài)躍變的高速測(cè)試時(shí)鐘信號(hào)；以及一個(gè)時(shí)鐘接口電路，該時(shí)鐘接口電路適于選擇性地將所述操作時(shí)鐘信號(hào)和測(cè)試時(shí)鐘信號(hào)的其中一個(gè)單獨(dú)施加到所述目標(biāo)電路以運(yùn)行該目標(biāo)電路，在捕獲模式期間選擇性地施加所述測(cè)試時(shí)鐘信號(hào)以使得該目標(biāo)電路產(chǎn)生一個(gè)可以由該電路測(cè)試器檢測(cè)的輸出信號(hào)，以用于檢測(cè)所述輸出信號(hào)中的延遲，所述延遲是該目標(biāo)電路中的定時(shí)相關(guān)的故障的函數(shù)，該故障是響應(yīng)于通過(guò)所述高速測(cè)試時(shí)鐘信號(hào)運(yùn)行該目標(biāo)電路而出現(xiàn)的。
全文摘要
一種測(cè)試方法，包括將時(shí)鐘信號(hào)選擇性地施加到目標(biāo)電路。在一個(gè)示例性實(shí)施例(300)中，分析一個(gè)具有邏輯電路的目標(biāo)電路(332)的延遲故障，所述邏輯電路響應(yīng)于具有至少一個(gè)時(shí)鐘周期的操作時(shí)鐘信號(hào)(308)來(lái)處理數(shù)據(jù)。將測(cè)試信號(hào)施加到該邏輯電路，與此同時(shí)利用具有在操作時(shí)鐘(308)的至少一個(gè)時(shí)鐘周期期間出現(xiàn)的幾個(gè)時(shí)鐘狀態(tài)躍變的高速測(cè)試時(shí)鐘(309)來(lái)鐘控該邏輯電路。分析來(lái)自該邏輯電路的輸出的狀態(tài)(例如被電路中的延遲所影響)。將延遲故障檢測(cè)為該邏輯電路的輸出的狀態(tài)差異。利用該方法，利用在正常(例如慢的)速度下操作的傳統(tǒng)測(cè)試器(340)來(lái)測(cè)試電路，同時(shí)為了檢測(cè)其中的速度相關(guān)的故障而在較高速度下選擇性地鐘控該電路的所選擇部分。
文檔編號(hào)G01R31/3193GK1798980SQ200480015397
公開(kāi)日2006年7月5日 申請(qǐng)日期2004年5月28日 優(yōu)先權(quán)日2003年6月3日
發(fā)明者N·T·溫根, G·E·埃曼 申請(qǐng)人:皇家飛利浦電子股份有限公司