專利名稱：用于包括磁敏材料的電路的有源屏蔽的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及屏蔽包括磁敏材料的電路使其免受外部磁場影響的方法。本發(fā)明尤其涉及有源屏蔽包括磁敏材料的電路使其免受強(qiáng)外部磁場影響的方法和器件。
背景技術(shù)：
包括磁敏材料的電路可以是具有在其中使用的磁性材料的半導(dǎo)體器件。磁性材料被用在例如磁單元存儲(chǔ)器和磁場傳感器中。
目前許多公司認(rèn)為磁性或磁阻隨機(jī)存取存儲(chǔ)器(MRAM)是閃速存儲(chǔ)器(flash memory)的繼任者。它具有代替幾乎最快的靜態(tài)RAM(SRAM)存儲(chǔ)器的潛力。這使得MRAM很適合作為用于片上系統(tǒng)(SoC)的嵌入式存儲(chǔ)器。它是非易失性存儲(chǔ)器(NVM)器件，這意味著不需要能量來保持所儲(chǔ)存的信息。這被看成是優(yōu)于大多數(shù)其它類型存儲(chǔ)器的優(yōu)勢。
MRAM概念最初是在美國霍尼韋爾公司(Honeywell Corp.USA)開發(fā)出的，它用磁性多層器件中的磁化強(qiáng)度方向作為信息存儲(chǔ)并且合成的阻抗差用于信息讀出。正如對(duì)于所有的存儲(chǔ)器件，MRAM陣列中的每一個(gè)單元必須能夠存儲(chǔ)代表“1”或“0”的至少兩個(gè)二進(jìn)制狀態(tài)。
存在不同類型的磁阻效應(yīng)，其中巨磁阻(GMR)和隧道磁阻(TMR)效應(yīng)是目前最重要的磁阻效應(yīng)。GMR效應(yīng)和TMR或磁隧道結(jié)(MTJ)或自旋相關(guān)隧道(SDT)效應(yīng)提供了實(shí)現(xiàn)非易失性磁存儲(chǔ)器的可能性。這些器件包括薄膜的堆疊體，薄膜中至少兩個(gè)是鐵磁性的或亞鐵磁性的，并且薄膜由非磁性中間層隔開。GMR是具有導(dǎo)體中間層的結(jié)構(gòu)的磁阻，TMR是具有介電中間層的結(jié)構(gòu)的磁阻。如果在兩個(gè)鐵磁或亞鐵磁膜之間設(shè)置很薄的導(dǎo)體，那么該復(fù)合多層結(jié)構(gòu)的有效平面內(nèi)阻抗當(dāng)薄膜的磁化強(qiáng)度方向平行時(shí)最小，當(dāng)薄膜的磁化強(qiáng)度方向反平行時(shí)最大。如果在兩個(gè)鐵磁或亞鐵磁膜之間設(shè)置薄介電中間層，觀察到當(dāng)膜的磁化強(qiáng)度方向平行時(shí)膜之間的隧道電流最大(或者從而使阻抗最小)，當(dāng)膜的磁化強(qiáng)度方向反平行時(shí)膜之間的隧道電流最小(或者從而使阻抗最大)。
通常將磁阻測量為從平行到反平行磁化強(qiáng)度狀態(tài)上述結(jié)構(gòu)磁阻增加的百分比。TMR器件提供比GMR結(jié)構(gòu)更高百分比的磁阻，從而具有信號(hào)更強(qiáng)和速度更塊的潛力。近來的結(jié)果表明，與優(yōu)良的GMR單元中10-14％的磁阻相比，隧道作用給出超過40％的磁阻。
典型的MRAM模塊包括排列成陣列的多個(gè)磁阻存儲(chǔ)元件，例如磁隧道結(jié)(MTJ)元件。MTJ存儲(chǔ)元件通常包括分層結(jié)構(gòu)，該分層結(jié)構(gòu)包括固定或釘扎層、自由層和在其間的介電障礙層。磁性材料的釘扎層具有總是指向相同方向的磁矢量。自由層的磁矢量是自由的，但是被約束在主要由該元件的物理尺寸所確定的該層的易軸內(nèi)。自由層的磁矢量指向兩個(gè)方向中的一個(gè)與釘扎層的磁化強(qiáng)度方向平行或反平行，釘扎層的磁化強(qiáng)度方向與所述的易軸一致。MRAM的基本原理是基于磁化強(qiáng)度的方向?qū)⑿畔⒋鎯?chǔ)成二進(jìn)制數(shù)據(jù)，例如存儲(chǔ)成“0”和“1”。這就是為什么磁化的數(shù)據(jù)是非易失的并且直到受到外部磁場的影響才會(huì)變化。
儲(chǔ)存數(shù)據(jù)通過施加磁場并由此使自由層中的磁性材料磁化到兩個(gè)可能的存儲(chǔ)狀態(tài)中的一個(gè)來實(shí)現(xiàn)。當(dāng)MRAM單元分層結(jié)構(gòu)的兩個(gè)磁性膜被磁化成具有相同的取向(平行)時(shí)，數(shù)據(jù)是兩個(gè)二進(jìn)制數(shù)值中的一個(gè)，例如“0”，相反，如果MRAM單元分層結(jié)構(gòu)的兩個(gè)磁性膜被磁化成具有相反的取向(反平行)，數(shù)據(jù)是另一個(gè)二進(jìn)制數(shù)值，例如“1”。通過使電流流過在該磁結(jié)構(gòu)外部的帶狀線(字線和位線)來產(chǎn)生該磁場。然而，存在寫入MRAM的可替換方法，象例如通過用通過磁層的自旋極化電流。
讀取數(shù)據(jù)通過感應(yīng)單元中的阻抗變化來實(shí)現(xiàn)。利用分層結(jié)構(gòu)的阻抗隨取向是否平行而變化的事實(shí)，系統(tǒng)能夠區(qū)分出數(shù)據(jù)的兩個(gè)二進(jìn)制值，例如“0”或“1”。
有意或無意暴露于強(qiáng)磁場使大多數(shù)電子元件和MRAM單元易受損，通常磁存儲(chǔ)單元也不例外，這是它們的缺點(diǎn)。很高密度的MRAM對(duì)雜散磁場尤其敏感，主要因?yàn)闃O小的MRAM單元需要相對(duì)低的磁場來進(jìn)行讀/寫操作，該讀/寫操作取決于磁矢量的轉(zhuǎn)換或感應(yīng)。這些磁矢量又很容易受到這種外部雜散磁場的影響并且可能使它們的磁取向被這種外部雜散磁場所改變。
因此，通常需要某一類型的磁屏蔽。已經(jīng)提出了幾種解決方法，使用薄的軟磁層或者使用含有磁粒子的包裝作為屏蔽裝置。
到目前為止已經(jīng)提出的為MRAM提供層型屏蔽的解決方法包括昂貴的沉積(deposition)和/或構(gòu)圖(patterning)技術(shù)。昂貴的沉積，例如濺射沉積，限制了在實(shí)際中仍然花費(fèi)得起的屏蔽層的厚度，并且從而限制了可獲得的屏蔽效果。構(gòu)圖技術(shù)包括幾個(gè)掩模步驟，例如使屏蔽圖案化或者設(shè)置用來將MRAM與外部世界連接的接觸墊片，與不需要磁屏蔽的可選擇的常規(guī)存儲(chǔ)技術(shù)相比，它危及了MRAM的競爭性。
將軟磁粒子嵌入模制塑料中的提議可以在未來提供可選擇的解決方法，但是它們的實(shí)際可行性仍然不確定，將需要改變現(xiàn)存的標(biāo)準(zhǔn)封裝工藝并可能引起可靠性和質(zhì)量問題。而且，如果嵌入的粒子是導(dǎo)電的，那么它們可能影響IC上的邏輯線路的高頻RF性能。
然而，所有現(xiàn)存的解決方法都存在的重要問題是由屏蔽模塊提供的屏蔽效果有限。對(duì)于智能卡來說，目前需要該卡上的電子線路能夠經(jīng)受得住暴露于1000 Oe到8000 Oe的磁場。這將要求磁場衰減為目前使用的屏蔽方法所能獲得的磁場衰減的200到1600倍。
在US-2002/0008988中提出了一種保護(hù)磁存儲(chǔ)器免受強(qiáng)干擾磁場影響的方法。在所描述的磁存儲(chǔ)器中，這通過將屏蔽層分成覆蓋存儲(chǔ)元件的相互分開的區(qū)域來實(shí)現(xiàn)。因?yàn)槠帘螌拥膮^(qū)域?qū)ν獠看艌龅膹?qiáng)烈衰減，所以磁存儲(chǔ)沒有被強(qiáng)外部磁場所擦除。由于所描述的存儲(chǔ)器中的屏蔽層被分成相互分開的區(qū)域，因此磁場可以在這些區(qū)域之間扇出。在屏蔽層的磁性區(qū)域中，磁力線被引入材料中。從而相對(duì)于連續(xù)的層，在這些區(qū)域中磁力線的密度減小了，結(jié)果是磁化的飽和沒有那么快地發(fā)生，從而與具有相同層厚度的連續(xù)屏蔽層的情況相比，能夠屏蔽更強(qiáng)的磁場。
雖然因?yàn)榇艑哟呕娘柡蜎]有那么快地發(fā)生，所以所描述的解決方案比其它無源屏蔽器件效果好，但是由于屏蔽部分之間所需要的間隔距離，所以仍然需要特殊的測量和設(shè)計(jì)規(guī)則以能夠屏蔽一直到很強(qiáng)的磁場。在那些強(qiáng)外部磁場的情況下，屏蔽層的分離區(qū)域飽和了并且磁場穿透該屏蔽層，結(jié)果是存儲(chǔ)元件中儲(chǔ)存的磁化方向能夠翻轉(zhuǎn)，非易失性存儲(chǔ)器可能被擦除。幾kA/m的弱磁場已經(jīng)足以擦除磁存儲(chǔ)元件了。

發(fā)明內(nèi)容
因此本發(fā)明的目的是提供一種屏蔽包括磁敏材料的電路的新方法，以滿足能夠屏蔽例如80kA/m的外部磁場的需要，并且使得能夠在智能卡和可能遇到強(qiáng)磁場的其它應(yīng)用中應(yīng)用MRAM。
上面的目的是通過根據(jù)本發(fā)明的方法和器件來實(shí)現(xiàn)的。
在第一方面，本發(fā)明提供一種用于為包括磁敏材料的電路提供磁屏蔽的方法，其中該方法包括有源屏蔽該電路使其免受干擾磁場的影響。該電路可以是包括磁敏材料的任何電路，例如但不限于包括MRAM元件的MRAM存儲(chǔ)器。
本發(fā)明的優(yōu)勢在于，在器件的制備過程中，如果使用有源屏蔽而不使用無源屏蔽，則可以省去幾個(gè)掩模步驟。而且，需要很小的額外芯片區(qū)域。不需要新材料或處理步驟。
根據(jù)本發(fā)明的方法可以包括測量干擾磁場和至少部分地補(bǔ)償所測量的干擾磁場。補(bǔ)償所測量的干擾磁場可以包括產(chǎn)生補(bǔ)償磁場。然而，也可以預(yù)見其它的反饋信號(hào)，象例如通過該器件的自旋極化電流，或者與提供補(bǔ)償場的永磁體結(jié)合來調(diào)制屏蔽。如果不需要附加的磁性材料用于補(bǔ)償，則這是有利的。
根據(jù)本發(fā)明的方法還可以包括確定是否有必要補(bǔ)償所測量的干擾磁場。這可以包括將所測量的干擾磁場值與預(yù)設(shè)的閾值相比較。這具有的優(yōu)勢是只有當(dāng)局部干擾磁場大于預(yù)設(shè)閾值(例如4 Oe)時(shí)才施加補(bǔ)償場。這在不存在干擾磁場或只存在很小的干擾磁場時(shí)限制了相應(yīng)的電能消耗。
根據(jù)本發(fā)明的方法還可以包括除了有源屏蔽以外，無源地屏蔽電路使其免受干擾磁場的影響。組合的屏蔽方法產(chǎn)生了增加的屏蔽效果，從而能夠屏蔽幾千奧斯特?cái)?shù)量級(jí)的很強(qiáng)的外部磁場。
在第二方面，本發(fā)明提供一種配備有包括磁敏材料的電路的半導(dǎo)體器件，例如IC，其中該半導(dǎo)體器件還包括用于有源屏蔽該電路使其免受干擾磁場影響的模塊。用于有源屏蔽該電路的模塊可以包括用來測量干擾磁場的測量模塊和用于補(bǔ)償干擾磁場的補(bǔ)償模塊。該測量模塊可以被集成在該電路中。每個(gè)IC只需要很小的額外的芯片區(qū)域，只用于反饋邏輯電路和可能的幾個(gè)額外的傳感元件。不需要新材料，也不需要處理步驟，也不需要額外的掩模步驟。該測量模塊例如可以是霍耳傳感器。
該補(bǔ)償模塊可以包括用于產(chǎn)生用于補(bǔ)償干擾磁場的補(bǔ)償磁場的磁場源。該磁場源例如可以是平面線圈或載流導(dǎo)體。該磁場源可以被集成在該電路中。不需要非常規(guī)的技術(shù)。
該補(bǔ)償模塊可以包括用于確定是否需要有源反饋的判定電路。該判定電路可以包括用于將所測量的干擾磁場與預(yù)設(shè)閥值相比較的比較器。
在根據(jù)本發(fā)明的半導(dǎo)體器件中，包括磁敏材料的電路可以是包括MRAM元件的MRAM器件，測量模塊可以是MRAM元件。用于測量模塊的MRAM元件可以與該電路中的MRAM元件具有相同的堆疊結(jié)構(gòu)。優(yōu)選的是，用于測量模塊的MRAM元件比用在該電路中的MRAM元件對(duì)磁場更敏感。
可以將MRAM器件的寫線用于磁場源。
根據(jù)本發(fā)明的半導(dǎo)體器件還可以包括無源磁屏蔽模塊。組合的有源和無源屏蔽模塊產(chǎn)生了增加的屏蔽效果，從而能夠屏蔽很強(qiáng)的外部磁場。
結(jié)合附圖，從下面的詳細(xì)描述中，本發(fā)明的這些和其它特點(diǎn)、特征和優(yōu)勢將變得顯而易見，附圖通過示例的方式圖示了本發(fā)明的原理。給出該描述只是為了例子，而不限制本發(fā)明的范圍。下面引用的附圖標(biāo)記參考附圖。


圖1是根據(jù)本發(fā)明實(shí)施例的被屏蔽的MRAM器件的總示意圖。
圖2是根據(jù)本發(fā)明實(shí)施例的方法的流程圖。
具體實(shí)施例方式
將參照特定的實(shí)施例和參考確定的附圖來描述本發(fā)明，但是本發(fā)明不受其限制，而只由權(quán)利要求限制。所描述的附圖只是示意性的而不是限制性的。在附圖中，為了便于解釋，某些元件的尺寸可能被放大了而沒有按照比例繪制。在本說明書和權(quán)利要求書中使用的術(shù)語“包括”不排除其它的元件或步驟。當(dāng)指單數(shù)名詞時(shí)使用不定冠詞或定冠詞，例如“一個(gè)”、“該”，這包括那個(gè)名詞的復(fù)數(shù)，除非特別提到了其它的一些事情。
根據(jù)本發(fā)明，提供了用于有源屏蔽包括例如MRAM元件這樣的磁敏材料的電路的方法和器件。雖然本發(fā)明的描述主要是考慮到包括MRAM元件的MRAM存儲(chǔ)器來撰寫的，但是本發(fā)明不限于此，而是更加通用地針對(duì)磁敏器件的有源屏蔽。
在圖1中示意性地示出了配備有根據(jù)本發(fā)明的實(shí)施例的有源屏蔽模塊11的、包括磁敏材料的電路10，例如MRAM存儲(chǔ)器。在圖2中示出了根據(jù)本發(fā)明的實(shí)施例用于有源屏蔽包括磁敏材料的電路10的方法的流程圖。
根據(jù)本發(fā)明的實(shí)施例的有源屏蔽模塊11包括三個(gè)部分1)測量模塊，例如磁傳感器12，用于測量20接近MRAM元件的位置處(越近越好)的干擾磁場，以及輸出磁測量信號(hào)13，2)判定電路14，其接收磁測量信號(hào)13并確定21是否需要補(bǔ)償所測量的干擾磁場，該判定電路14產(chǎn)生補(bǔ)償控制信號(hào)15，和3)磁場源16，其接收補(bǔ)償控制信號(hào)15并且在此基礎(chǔ)上產(chǎn)生22期望的補(bǔ)償磁場。該補(bǔ)償磁場是方向與所測量的干擾磁場反向的磁場。
干擾磁場包括外部的雜散磁場，也就是電路10外部的源和其外殼所產(chǎn)生的那些磁場。雜散的或外部產(chǎn)生的磁場可以來自于幾乎無窮數(shù)量的源。希望在許多情況下，它們中的一部分或全部對(duì)電路10的磁敏材料不會(huì)產(chǎn)生顯著的影響。在一些存儲(chǔ)器件的情況下尤其如此，其中在這些存儲(chǔ)器件中，包含在存儲(chǔ)器中的信息被保持在每個(gè)存儲(chǔ)單元中所使用的磁性材料的磁化強(qiáng)度矢量的取向上。將改變存儲(chǔ)單元中磁化強(qiáng)度矢量的取向的任何這種外部磁場效應(yīng)可能導(dǎo)致信息的損失或存儲(chǔ)器提供錯(cuò)誤的信息，這是因?yàn)榫哂凶銐虼笮〉娜魏坞s散磁場可以引起儲(chǔ)存在磁存儲(chǔ)元件中的磁化強(qiáng)度矢量不可控制地改變。近來對(duì)磁存儲(chǔ)器的改進(jìn)使得它們廣泛應(yīng)用在商業(yè)器件中。因此，需要保護(hù)這樣的磁存儲(chǔ)器免受外部磁場的干擾。雜散場還可以來自于為了影響該器件而有意暴露到磁場中。
如果有源屏蔽電路的感應(yīng)部件也集成在該芯片自身上，干擾磁場還可能包括由芯片自身上的(峰值)電流所產(chǎn)生的磁場。
磁傳感器12可以是可以被添加到包括磁敏材料的電路中的任何類型的磁傳感器，例如被添加到MRAM IC中。優(yōu)選的是，將磁傳感器12集成到電路10中。磁傳感器12例如可以是霍耳傳感器，其是感應(yīng)磁場強(qiáng)度并產(chǎn)生隨這個(gè)強(qiáng)度變化的電壓的固態(tài)半導(dǎo)體傳感器。
然而，在包括MRAM元件的電路10的情況下，使用與電路10中的MRAM元件具有相同層疊結(jié)構(gòu)的磁隧道結(jié)作為磁傳感器12是有利的。從而MRAM元件本身或者沒有用作存儲(chǔ)器的附加MRAM元件可以用作傳感器來檢測局部的干擾磁場。
由于MRAM元件的雙穩(wěn)態(tài)磁化強(qiáng)度構(gòu)造，所以它們對(duì)小磁場不是很敏感。它們一受到磁場的顯著影響，就存在含有數(shù)據(jù)的MRAM元件也已經(jīng)受到干擾磁場影響的危險(xiǎn)。因此，希望使用比電路10本身的MRAM元件更敏感的傳感器12，但是不管怎么樣要由相同的材料層疊所構(gòu)成。這可以通過例如使用不同形狀的磁性元件來實(shí)現(xiàn)——更低的縱橫比意味著該器件更加敏感或者有利用不同取向的更大的尺寸——MRAM傳感器元件的釘扎層的磁取向基本上平行于MRAM傳感器元件的自由層的可能的取向狀態(tài)。在這個(gè)后面的實(shí)施例中，MRAM元件相對(duì)于存儲(chǔ)器件中的普通MRAM元件旋轉(zhuǎn)超過90度，而通常由交換偏置所確定的釘扎層的磁化強(qiáng)度的方向是相同的。在這個(gè)所謂的交叉各向異性幾何結(jié)構(gòu)(crossed-anisotropy geometry)中，形狀各向異性引起自由層的方向與釘扎層的方向成90度的角，這是磁隧道結(jié)的工作曲線上的最敏感的點(diǎn)。也可以用尺寸來調(diào)整敏感度通常更小的單元尺寸增加了敏感度。
判定電路14確定所測量的干擾磁場是否足夠大以需要被補(bǔ)償。只有當(dāng)局部的干擾磁場大于閥值，例如大于4 Oe時(shí)才必須施加補(bǔ)償場。
如果使用參比單元(reference cells)作為MRAM器件中的傳感器12，那么使用具有與MRAM元件的自由層相反的磁化強(qiáng)度方向的參比單元并測量阻抗之差是實(shí)用的在零場中這個(gè)差是零，在磁場中這個(gè)差不是零。這提供了比只使用一個(gè)元件的情況下更大的傳感信號(hào)。而且，它提供了反饋回路的簡單方法判定電路14必須控制磁場源16，從而使它的輸入信號(hào)15(也就是阻抗差)成為零。按照這種方式也消除了可能的溫度影響。
對(duì)于磁場源16，平面線圈或者載流條帶可以集成在MRAM IC上，在MRAM陣列的上方或下方，或者可選擇地在晶片的后部。然而，為了限制需要用來產(chǎn)生期望的補(bǔ)償場的電流，該線圈或條帶應(yīng)該與MRAM元件很近。這在不對(duì)MRAM陣列的密度作出妥協(xié)或不增加額外的掩模的情況下很難實(shí)現(xiàn)。
因此希望使用已經(jīng)存在的MRAM IC的部件，并且根據(jù)本發(fā)明的實(shí)施例，為此使用寫線、字線和/或位線。根據(jù)精確度來設(shè)計(jì)這些線從而使與MRAM元件的磁耦合最佳化。通過組合通過位線和字線的電流，可以產(chǎn)生在晶片的平面中任何方向的補(bǔ)償場。實(shí)際上這意味著只要存在干擾場，就有本底電流流過寫線，將用來將數(shù)據(jù)寫入選擇的存儲(chǔ)單元中的需要的脈沖添加到寫線中。當(dāng)然可以使用更加精細(xì)的方式來計(jì)算和組合操作MRAM器件(也就是寫和讀)所需要的電流和有源屏蔽所需要的電流。
可以獨(dú)立地使用根據(jù)本發(fā)明實(shí)施例的有源屏蔽。這具有以下優(yōu)勢它節(jié)省了被屏蔽器件制備過程中的幾個(gè)處理步驟。如果使用如上面對(duì)于MRAM器件所解釋的器件內(nèi)的部件用于有源屏蔽，那么不需要額外的掩模步驟。也不需要新的材料和處理步驟。
然而，由于有源屏蔽消耗能量，因此它只對(duì)于很少暴露到磁場下或者對(duì)于能量消耗不是緊迫問題的MRAM應(yīng)用是有用的。為了降低能量消耗，希望與任何類型的無源屏蔽(在附圖中沒有示出)，例如在現(xiàn)有技術(shù)中所描述的無源屏蔽一起組合來使用有源屏蔽。這具有需要有源補(bǔ)償?shù)拇艌龈〉膬?yōu)勢。而且，這種組合使得接近智能卡芯片的磁場要求。
保護(hù)免受磁場影響的無源屏蔽可以由具有相對(duì)高磁導(dǎo)率的金屬形成。一種眾所周知用于磁屏蔽以及具有高初始磁導(dǎo)率的這樣的金屬是鎳鐵高導(dǎo)磁合金(Mu Metal)，可從卡彭特技術(shù)公司的卡彭特鋼鐵部(Carpenter Technology Corporation，Carpenter Steel Division)得到。另一種用于屏蔽層的材料可以是不導(dǎo)電的磁性氧化物，例如如MFe2O4這樣的鐵氧體，其中M＝Mn，F(xiàn)e，Co，Ni，Cu或Mg。根據(jù)器件特性和特定的處理要求，也可以使用水錳礦、鉻鐵礦和輝鈷礦。而且，無源屏蔽材料也可以由例如鎳或鐵粒子這樣的磁性粒子構(gòu)成，將磁性粒子混合到例如玻璃封接合金或聚酰亞胺的不導(dǎo)電載體材料中。
希望與可磁化材料盡可能近地放置無源屏蔽，從而將屏蔽材料的使用減到最小，并且因此將相關(guān)的重量和成本減到最小。在優(yōu)選實(shí)施例中，將有源屏蔽模塊11嵌入到器件10中(分布式的或作為整體)。
根據(jù)本發(fā)明實(shí)施例的被屏蔽的半導(dǎo)體器件具有需要很小的額外芯片區(qū)域的優(yōu)勢只用于作為簡單電路的反饋判定電路14和對(duì)于磁傳感器12每個(gè)MRAM IC的可能的幾個(gè)額外的MRAM元件。如果使用參比元件作為傳感器，那么甚至不需要額外的MRAM元件。
本發(fā)明可以廣泛應(yīng)用在包括磁敏材料的所有的片上系統(tǒng)(SoC)中，例如應(yīng)用在MRAM中和應(yīng)用在獨(dú)立的MRAM芯片上，尤其用于可能遇到顯著的干擾磁場的應(yīng)用中，象例如智能卡、移動(dòng)電話、汽車電子設(shè)備和電視中。本發(fā)明也可以用在將來可能出現(xiàn)的其它自旋電子(spintronic)器件中。
應(yīng)該理解的是，雖然對(duì)于根據(jù)本發(fā)明的器件討論了優(yōu)選實(shí)施例、特定的結(jié)構(gòu)和構(gòu)造以及材料，但是在不偏離本發(fā)明范圍和精神的情況下，可以在形式和細(xì)節(jié)方面進(jìn)行各種變化或修改。
權(quán)利要求
1.一種用于為包括磁敏材料的電路(10)提供磁屏蔽的方法，其中，所述方法包括有源屏蔽所述電路(10)使其免受干擾磁場的影響。
2.根據(jù)權(quán)利要求1所述的方法，包括測量干擾磁場，至少部分地補(bǔ)償所測量的干擾磁場。
3.根據(jù)權(quán)利要求2所述的方法，其中，補(bǔ)償所測量的干擾磁場包括產(chǎn)生補(bǔ)償磁場。
4.根據(jù)權(quán)利要求2所述的方法，其中，補(bǔ)償所測量的干擾磁場包括產(chǎn)生通過所述電路(10)的自旋極化電流。
5.根據(jù)權(quán)利要求2所述的方法，還包括確定是否有必要補(bǔ)償所測量的干擾磁場。
6.根據(jù)權(quán)利要求5所述的方法，其中，確定是否有必要補(bǔ)償包括將測量的干擾磁場與預(yù)設(shè)閾值進(jìn)行比較。
7.根據(jù)權(quán)利要求1所述的方法，還包括無源屏蔽所述電路(10)使其免受所述干擾磁場的影響。
8.一種配備有包括磁敏材料的電路(10)的半導(dǎo)體器件，其中，所述半導(dǎo)體器件還包括用于有源屏蔽所述電路(10)使其免受干擾磁場影響的模塊(11)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述用于有源屏蔽所述電路(10)的模塊(11)包括用于測量所述干擾磁場的測量模塊(12)，以及用于補(bǔ)償所述干擾磁場的補(bǔ)償模塊(14、16)。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述測量模塊(12)集成在所述電路(10)中。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述測量模塊(12)是霍耳傳感器。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述補(bǔ)償模塊包括用于產(chǎn)生用于補(bǔ)償所述干擾磁場的補(bǔ)償磁場的磁場源(16)。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述磁場源(16)是平面線圈。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述磁場源(16)是載流導(dǎo)體。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述磁場源集成在所述電路(10)中。
16.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述補(bǔ)償模塊包括用于確定是否需要有源反饋的判定電路(14)。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，所述判定電路(14)包括用于將所測量的干擾磁場與預(yù)設(shè)閾值進(jìn)行比較的比較器。
18.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，所述電路(10)是包括MRAM元件的MRAM器件，其中，所述測量模塊(12)是MRAM元件。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中，用于所述測量模塊(12)的MRAM元件具有與所述電路(10)中的MRAM元件相同的堆疊結(jié)構(gòu)。
20.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中，用于所述測量模塊(12)的MRAM元件比用在所述電路(10)中的MRAM元件對(duì)磁場更敏感。
21.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中，所述MRAM器件的寫線被用于所述磁場源(16)。
22.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，還包括無源磁屏蔽模塊。
全文摘要
本發(fā)明提供了一種用于為包括磁敏材料的電路提供磁屏蔽的方法，該方法包括有源屏蔽該電路使其免受干擾磁場的影響。還提供了一種相應(yīng)的半導(dǎo)體器件。該方法和器件使得能夠?qū)?qiáng)干擾磁場進(jìn)行屏蔽。
文檔編號(hào)G01R33/09GK1846276SQ200480025073
公開日2006年10月11日 申請日期2004年8月20日 優(yōu)先權(quán)日2003年9月2日
發(fā)明者卡斯-米希爾·朗桑 申請人:皇家飛利浦電子股份有限公司