專利名稱：掃描測試電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于使大規(guī)模集成電路的測試容易化的掃描測試電路。
背景技術(shù)：
一般來說，大規(guī)模集成電路(以下稱為LSI)在出廠上市時(shí)利用LSI測試器來進(jìn)行是否優(yōu)良的判定測試。這個(gè)時(shí)候所使用的測試模型，需要在構(gòu)成LSI的多個(gè)邏輯電路中找出盡可能多的故障部位。
但是，隨著LSI的大規(guī)?；?，如果對全部的邏輯電路進(jìn)行測試，就會(huì)增加測試向量的數(shù)量以及測試時(shí)間。因此，為了解決這個(gè)問題，執(zhí)行所謂的易測性設(shè)計(jì)(Design For testability)。
易測性設(shè)計(jì)是為了在LSI的設(shè)計(jì)階段固定LSI測試方案而在LSI中插入測試電路的設(shè)計(jì)方法。作為LSI測試能否容易進(jìn)行的基本指標(biāo)，存在著被稱為可觀察性(Observability)和可控制性(Controllability)的概念。所謂的“可觀察性良好”的電路是指對于電路內(nèi)某個(gè)節(jié)點(diǎn)，可容易地從外部觀察到其邏輯值的電路，而所謂的“可控制性良好”的電路是指可以容易地根據(jù)從外部輸入的數(shù)據(jù)來設(shè)定電路內(nèi)某個(gè)節(jié)點(diǎn)的邏輯值。電路的可觀察性和可控制性越好，越容易作成有效的測試模型，其結(jié)果也提高了構(gòu)成LSI的邏輯電路的故障檢測率。在提高這種可觀察性和可控制性的一種測試電路中存在掃描測試電路。
掃描測試電路與LSI內(nèi)的各邏輯電路相對，是配置了觸發(fā)器電路的電路，它將多個(gè)觸發(fā)器電路鏈狀連接從而構(gòu)成移位寄存器，執(zhí)行將各觸發(fā)器中所取得的數(shù)據(jù)連續(xù)移位的移位(shift)動(dòng)作，以及在各觸發(fā)器中獲得各邏輯電路的輸出的捕獲(capture)動(dòng)作。
也就是，通過初始的移位動(dòng)作將各觸發(fā)器的數(shù)據(jù)作為測試信號(hào)提供給各邏輯電路，接下來通過捕獲動(dòng)作在各觸發(fā)器中獲得各邏輯電路的輸出數(shù)據(jù)。然后，通過下一個(gè)移位動(dòng)作從最后一段觸發(fā)器開始按照時(shí)間序列地取得各個(gè)觸發(fā)器所獲得的各邏輯電路的輸出數(shù)據(jù)。然后，通過將根據(jù)按上述那樣所獲得的各邏輯電路的輸出數(shù)據(jù)與其期望值進(jìn)行比較，來執(zhí)行各邏輯電路的良否判斷。
然而，由于掃描測試電路反復(fù)進(jìn)行上述那種移位動(dòng)作和捕獲動(dòng)作，因而出現(xiàn)了測試時(shí)間過長以及測試成本增加的問題。特別是，由于移位動(dòng)作，反復(fù)進(jìn)行構(gòu)成移位寄存器的觸發(fā)器的級數(shù)次的數(shù)據(jù)移位，因而占用了大部分測試時(shí)間。
專利文獻(xiàn)1特開2001-59856號(hào)公報(bào)。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種縮短掃描測試電路所需要的時(shí)間并降低測試成本的掃描測試電路。
本發(fā)明的特征在于，基于移位動(dòng)作時(shí)的移位寄存器的動(dòng)作可以比捕獲動(dòng)作更快速進(jìn)行這點(diǎn)，使得移位動(dòng)作時(shí)的時(shí)鐘周期比捕獲動(dòng)作時(shí)的時(shí)鐘周期短。
本發(fā)明為掃描測試電路，包括多個(gè)邏輯電路；和對應(yīng)各邏輯電路配置的多個(gè)掃描觸發(fā)器電路，所述掃描觸發(fā)器電路，在掃描使能信號(hào)為第一電平時(shí)構(gòu)成移位寄存器，并進(jìn)行按照時(shí)鐘的移位動(dòng)作，在所述掃描使能信號(hào)為第二電平時(shí)，根據(jù)所述時(shí)進(jìn)行獲得所述邏輯電路的輸出數(shù)據(jù)的捕獲動(dòng)作，其中所述移位動(dòng)作時(shí)的時(shí)鐘周期比捕獲動(dòng)作時(shí)的時(shí)鐘周期短發(fā)明效果根據(jù)本發(fā)明的掃描測試電路，由于縮短占用了大部分測試時(shí)間的移位動(dòng)作的時(shí)鐘周期，就能夠大幅度減少掃描測試的測試時(shí)間并且降低測試成本。


圖1是表示有關(guān)本發(fā)明的實(shí)施方式的掃描測試電路的電路圖。
圖2是表示有關(guān)本發(fā)明實(shí)施方式的掃描測試電路中的動(dòng)作模式的圖。
圖3是現(xiàn)有的掃描測試電路的時(shí)鐘波形圖。
圖4是本發(fā)明實(shí)施方式的掃描電路的時(shí)鐘波形圖。
圖中SFF1第一掃描觸發(fā)器電路；SFF2第二掃描觸發(fā)器電路；SFF3第三掃描觸發(fā)器電路；MPX1第一多路復(fù)用器；MPX2第二多路復(fù)用器；MPX3第三多路復(fù)用器；FF1第一D型觸發(fā)器電路；FF2第二D型觸發(fā)器電路；FF3第三D型觸發(fā)器電路；LG1第一邏輯電路；LG2第二邏輯電路；LG3第三邏輯電路；SEL1選擇器。
具體實(shí)施例方式
下面，參照附圖對有關(guān)本發(fā)明實(shí)施方式的掃描測試電路進(jìn)行說明。
圖1是表示該掃描測試電路的電路圖。在第一、第二、第三和第四邏輯電路LG1、LG2、LG3和LG4之間，設(shè)置第一、第二和第三掃描觸發(fā)器電路SFF1、SFF2和SFF3。第一、第二、第三和第四邏輯電路LG1、LG2、LG3和LG4由包含有與電路和與非電路的組合邏輯電路構(gòu)成。
第一掃描觸發(fā)器電路SFF1具有第一多路復(fù)用器MPX1和第一D型觸發(fā)器電路FF1(延遲觸發(fā)器電路)，其中第一多路復(fù)用器MPX1根據(jù)掃描使能信號(hào)SCANEN，來選擇來自于數(shù)據(jù)輸入端子DIN的掃描測試信號(hào)或?qū)?yīng)于上述掃描測試信號(hào)的第一邏輯電路LG1的輸出中的任一個(gè)，并向D型觸發(fā)器電路FF1的輸入端子D輸出所選的信號(hào)。
另外，第二掃描觸發(fā)器電路SFF2具有第二多路復(fù)用器MPX2和第二D型觸發(fā)器電路FF2，其中第二多路復(fù)用器MPX2根據(jù)掃描使能信號(hào)SCANEN，來選擇來自于上一級的第一掃描觸發(fā)器電路SFF1的掃描測試信號(hào)，或?qū)?yīng)于上述掃描測試信號(hào)的第二邏輯電路LG2的輸出中的任一個(gè)，并向第二D型觸發(fā)器電路FF2的輸入端子D輸出所選的信號(hào)。
另外，第三掃描觸發(fā)器電路SFF3具有第三多路復(fù)用器MPX3和第三D型觸發(fā)器電路FF3，其中第三多路復(fù)用器MPX3根據(jù)掃描使能信號(hào)SCANEN，來選擇來自上一級的第二掃描觸發(fā)器電路SFF2的掃描測試信號(hào)，或?qū)?yīng)于上述掃描測試信號(hào)的第三邏輯電路LG3的輸出中的任一個(gè)，并向第三D型觸發(fā)器電路FF3的輸入端子D輸出所選的信號(hào)。
從時(shí)鐘端子CLK向第一、第二和第三D型觸發(fā)器電路FF1、FF2和FF3的時(shí)鐘輸入端子C輸入共用時(shí)鐘。還有，雖然在圖1中示出了三個(gè)邏輯電路以及三個(gè)掃描觸發(fā)器電路，但是，在實(shí)際的LSI中邏輯電路以及與之相應(yīng)的掃描觸發(fā)器的數(shù)目可達(dá)數(shù)千到數(shù)萬個(gè)。
另外，選擇器SEL1根據(jù)掃描使能信號(hào)，來選擇來自于前一級的第三掃描觸發(fā)器電路SFF3的掃描測試信號(hào)，或?qū)?yīng)于上述測試信號(hào)的第三邏輯電路LG3的輸出中的任一個(gè)，并將所選擇的信號(hào)輸出到數(shù)據(jù)輸出端子Dout。
接著，參照圖2對上述掃描測試電路的動(dòng)作進(jìn)行說明。當(dāng)掃描使能信號(hào)SCANEN為高電平時(shí)，掃描測試電路被設(shè)定為移位模式。也就是說，第一多路復(fù)用器MPX1選擇來自數(shù)據(jù)輸入端子DIN1的掃描測試信號(hào)，第二多路復(fù)用器MPX2選擇來自第一掃描觸發(fā)器電路SFF1的掃描測試信號(hào)，第三多路復(fù)用器MPX3選擇來自第二掃描觸發(fā)器電路SFF2的掃描測試信號(hào)，選擇器SEL1選擇來自第三掃描觸發(fā)器電路SFF3的掃描測試信號(hào)。
由此，第一、第二和第三D型觸發(fā)器電路FF1、FF2和FF3被鏈狀連接而構(gòu)成移位寄存器。因而，在從時(shí)鐘輸入端子輸入的每一個(gè)時(shí)鐘內(nèi)，將來自數(shù)據(jù)輸入端子DIN1的掃描測試信號(hào)依次從D型觸發(fā)器電路的輸出端子Q送到下一級D型觸發(fā)器電路的輸入端子D。即用相當(dāng)于3級數(shù)量的時(shí)鐘的時(shí)間進(jìn)行移位。
接著，如果掃描使能信號(hào)SCANEN變?yōu)榈碗娖?，則掃描測試電路就被設(shè)定為捕獲模式。也就是說，第一多路復(fù)用器MPX1選擇來自第一邏輯電路LG1的輸出數(shù)據(jù)，第二多路復(fù)用器MPX2選擇來自第二邏輯電路LG2的輸出數(shù)據(jù)，第三多路復(fù)用器MPX3選擇來自第三邏輯電路LG3的輸出數(shù)據(jù)，選擇器SEL1選擇來自第四邏輯電路LG4的數(shù)據(jù)信號(hào)。
在該捕獲動(dòng)作中，來自第一、第二和第三邏輯電路LG1、LG2和LG3的輸出數(shù)據(jù)分別被獲取到第一、第二和第三D型觸發(fā)器電路FF1、FF2和FF3中并被保持。此時(shí)，為了在第一、第二和第三D型觸發(fā)器電路FF1、FF2和FF3中同時(shí)獲取各個(gè)輸出數(shù)據(jù)，在相當(dāng)于一個(gè)時(shí)鐘的時(shí)間內(nèi)執(zhí)行所有的數(shù)據(jù)保持動(dòng)作。
接著，如果掃描使能信號(hào)SCANEN再次變?yōu)楦唠娖?，則掃描測試電路就再一次被設(shè)定為移位模式。如此一來，第一、第二和第三D型觸發(fā)器電路FF1、FF2和FF3再一次被鏈狀連接而構(gòu)成移位寄存器。并且，在從時(shí)鐘輸入端子CLK輸入的每一個(gè)時(shí)鐘內(nèi)，對在第一、第二和第三D型觸發(fā)器電路FF1、FF2和FF3中所保持的來自第一、第二和第三邏輯電路LG1、LG2和LG3的輸出數(shù)據(jù)移位，在數(shù)據(jù)輸出端子Dout中，能夠按時(shí)間序列觀察上述各輸出數(shù)據(jù)。接著，通過將這樣所得到的各邏輯電路的輸出數(shù)據(jù)與其期望值進(jìn)行比較，來對各邏輯電路進(jìn)行良否判斷。
本發(fā)明的特征在于，移位動(dòng)作時(shí)的時(shí)鐘周期比捕獲動(dòng)作時(shí)的時(shí)鐘周期更短。在現(xiàn)有的掃描測試電路中，如圖3所示，移位動(dòng)作時(shí)的時(shí)鐘周期與捕獲動(dòng)作時(shí)的時(shí)鐘周期相同。這種情況下，時(shí)鐘周期，為了確保捕獲動(dòng)作所需時(shí)間，將必要的周期設(shè)定成例如100納秒。
對此，本發(fā)明通過利用為了在移位動(dòng)作時(shí)使移位寄存器動(dòng)作所需要的時(shí)鐘周期比捕獲動(dòng)作所需要的時(shí)鐘周期短，如圖4所示，而使移位動(dòng)作時(shí)的時(shí)鐘周期比捕獲動(dòng)作時(shí)的時(shí)鐘周期更短。例如，移位動(dòng)作時(shí)的時(shí)鐘周期被設(shè)定成20納秒，而捕獲動(dòng)作時(shí)的時(shí)鐘周期被設(shè)定成100納秒。
在這里，雖然時(shí)鐘經(jīng)由時(shí)鐘端子CLK從LSI外部的LSI測試器被提供，但時(shí)鐘的周期也可在LSI測試器側(cè)與掃描使能信號(hào)SCANEN的變化同步地切換。由此，根據(jù)本發(fā)明，可縮小移位動(dòng)作所占用的時(shí)間，且可實(shí)現(xiàn)縮短掃描測試所需要的時(shí)間。
權(quán)利要求
1.一種掃描測試電路，包括多個(gè)邏輯電路；和對應(yīng)各邏輯電路配置的多個(gè)掃描觸發(fā)器電路，所述掃描觸發(fā)器電路，在掃描使能信號(hào)為第一電平時(shí)構(gòu)成移位寄存器，并進(jìn)行按照時(shí)鐘的移位動(dòng)作，在所述掃描使能信號(hào)為第二電平時(shí)，根據(jù)所述時(shí)鐘進(jìn)行獲得所述邏輯電路的輸出數(shù)據(jù)的捕獲動(dòng)作，其中所述移位動(dòng)作時(shí)的時(shí)鐘周期比捕獲動(dòng)作時(shí)的時(shí)鐘周期短。
2.根據(jù)權(quán)利要求1所述的掃描測試電路，其特征在于，所述捕獲動(dòng)作所需要的時(shí)鐘數(shù)為1。
3.根據(jù)權(quán)利要求1所述的掃描測試電路，其特征在于，所述掃描觸發(fā)器電路具有多路復(fù)用器，其在所述掃描使能信號(hào)為所述第二電平時(shí)選擇所述邏輯電路的輸出，而在所述掃描使能信號(hào)為所述第一電平時(shí)選擇上一級的掃描觸發(fā)器電路的輸出。
全文摘要
在掃描測試電路中，移位動(dòng)作時(shí)的時(shí)鐘周期比捕獲動(dòng)作時(shí)的時(shí)鐘周期短。例如，將移位動(dòng)作時(shí)的時(shí)鐘周期設(shè)定為20納秒，而將捕獲動(dòng)作時(shí)的時(shí)鐘周期設(shè)定為100納秒。在這里，雖然時(shí)鐘經(jīng)由時(shí)鐘端子CLK從LSI的外部的LSI測試器被提供，但是時(shí)鐘的周期也可在LSI測試器側(cè)與掃描使能信號(hào)(SCANEN)的變化同步地切換。根據(jù)本發(fā)明，能夠縮小移位動(dòng)作所占用的時(shí)間，并能夠?qū)崿F(xiàn)縮短掃描測試所需要的時(shí)間。從而，縮短掃描測試電路所需要的時(shí)間并降低測試成本。
文檔編號(hào)G01R31/28GK1808159SQ20051000345
公開日2006年7月26日 申請日期2005年10月28日 優(yōu)先權(quán)日2004年11月18日
發(fā)明者小石川悟, 渡邊正 申請人:三洋電機(jī)株式會(huì)社