專利名稱：一種絕緣體上硅的電學參數(shù)的表征方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種絕緣體上硅(SOI)的電學參數(shù)的表征方法，更確切地說是用贗MOS測試系統(tǒng)表征薄型或超薄型頂層硅的SOI材料的電學參數(shù)的方法。屬于硅基集成光電子器件的一種表征方法。
背景技術(shù)：
絕緣體上的硅(SOI)電路具有高速，低功率，抗輻照等優(yōu)點，在航空航天，軍工電子，便攜式通訊等方面具有重要的應用背景，被認為是二十一世紀的硅集成電路技術(shù)，倍受人們重視(J.P.Colige，Silicon on InsulatorTechnology，Material to VLSI，Kulwer Academic Publication 1991)。該材料以其獨特的體硅-絕緣層-單晶硅薄膜的多層復合結(jié)構(gòu)，已經(jīng)成為硅技術(shù)領(lǐng)域內(nèi)至關(guān)重要的部分，得到了廣泛的應用。
但是，由于SOI材料是由兩種不同的物質(zhì)——硅和絕緣層(通常是二氧化硅)組成，并且存在兩個Si/SiO2界面，是多層異質(zhì)結(jié)構(gòu)，不同于傳統(tǒng)的均質(zhì)體材料，所以用于傳統(tǒng)體硅以及其他半導體材料的很多表征方法，不再適用于SOI材料。材料的基本信息，尤其是電學信息的不確定，在一定程度上限制了其在相關(guān)領(lǐng)域的進一步應用。所以，SOI材料的電學表征工作，是SOI技術(shù)的重要組成部分。SOITEC公司Sorin等人針對以Smart-Cut為主的SOI材料電學表征作了很多工作，并建立起了一系列SOI材料的表征方法(Sorin Cristoloveanu and Sheng S.Li，Electrical characterization ofSilicon-On-Insulator Materials and Devices，Kluwer Academic Publication1995)。近些年來隨著集成電路的發(fā)展，對于薄型和超薄型頂層硅SOI材料的需求越來越廣泛。SIMOX(Separation IMplantation OXide隔離氧注入)方法以其工藝簡單，可重復性好，形成SOI厚度均勻等優(yōu)點，成為制備薄型和超薄SOI材料的主流技術(shù)之一。但是，先前發(fā)展起來的研究手段主要關(guān)注厚(＞1μm)頂層硅的表征工作，并不能完全移植到到現(xiàn)有的薄型以及超薄型頂層硅的工作中來。因此就需要改進原有的模型以適應薄型以及超薄頂層硅的SOI材料。

發(fā)明內(nèi)容
本發(fā)明提供一種薄型或超薄型頂層硅的SOI的電學參數(shù)表征方法。
具體表征步驟是1)首先，將待測SOI樣品的頂層硅用ICP刻蝕的方法，把頂層硅刻蝕出獨立的硅島，并保持一定的距離，而埋層氧化物(Buried oxide)保持完整；2)將步驟1)所得的SOI圓片置于導電樣品臺上，雙探針壓在硅島的中央部分，兩探針相距一定距離，從雙探針以及導電樣品臺上引出三個端口，連結(jié)到半導體I-V參數(shù)測試儀上，組成一個類MOS結(jié)構(gòu)的測試系統(tǒng)；在上述三個端口中，從SOI圓片上引出的端口1接地，另一個端口2接高電位或低電位，在頂層硅中建立電場，載流子在電場作用下在頂層硅中發(fā)生遷移形成電流；在導電樣品臺上的端口3上施加電壓VG，以控制頂層硅中載流子濃度分布，從而能達到類似于MOSFET的電壓控制模式；3)掃描導電樣品臺上的端口3的電壓，測出SOI頂層硅上1、2兩個端口之間的電流，從而得到一組ID-VG曲線；4)在ID-VG曲線上讀出亞閾值斜率S和平帶電壓VFB值，利用公式(1)、(2)和(3)方便計算出BOX層的界面態(tài)密度和電荷密度。
VFB=kTqln(ND(A)ni)-QOXCOX----(1)]]>
式中ND(A)為頂層硅的施主(受主)載流子密度，ni為本征載流子密度，Qox為埋層氧化物(BOX)的固定電荷密度，Cox為BOX的單位電容，q為電子電量，k為波爾茲曼常數(shù)，T為用開氏溫標表示的室溫。(SorinCristoloveanu and Sheng S.Li，“Electrical characterization ofSilicon-On-Insulator Materials and Devices”，Kluwer Academic Publication1995)由此，從ID～VG曲線的積累區(qū)中讀出平帶電壓，在已知SOI頂層硅摻雜濃度的情況下，即可計算出BOX的電荷密度。
在弱反應區(qū)，ID～VG曲線可以近似地表示成如下公式ID=I0exp(VGS)----(2)]]>式中S是亞閾值斜率S=kTq(1+CSi+qDitCox)----(3)]]>CSi為頂層硅的單位電容，從ID(VG)曲線中讀出亞閾值斜率后，可以很容易的利用公式(3)計算出SOI材料BOX的界面態(tài)密度Dit。
所述頂層硅的獨立硅島為多邊形或圓形，多邊形最小邊長或圓形直徑不小于2mm，最大邊長或圓形直徑不超過1cm；所述的獨立硅島之間的間隔為1-20mm；所述的導電樣品臺臺面材料為鋁、銅、金、鉑或它們的合金；所述的雙探針材料為Wc或高速鋼，探針間距不大于多邊形硅島的最大邊長或圓形硅島的直徑；所述的測試系統(tǒng)和MOSFET相類似，端口3相當于柵，端口1、端口2分別相當于源和漏，因此可將I-V曲線看作MOSFET中的轉(zhuǎn)移特性曲線ID(VG)。
綜上所述，本發(fā)明提供的電參數(shù)測試表征方法，避免了背景技術(shù)中介紹的Sorin方法，校準結(jié)構(gòu)因子這一繁瑣步驟，只用一條亞閾曲線就可以便捷的表征出SOI材料BOX層的界面態(tài)密度和電荷密度，大大簡化了實驗步驟，提高了表征效率。這一表征方法的建立，對于目前開展的SOI材料制備工藝和應用技術(shù)研究具有很深遠的意義。可作為SOI材料規(guī)模生產(chǎn)的在線表征方法，具有簡單、可行、低成本，測試過程迅速等優(yōu)點。


圖1贗MOS表征系統(tǒng)示意2利用圖1所示的測試系統(tǒng)測出的亞閾曲線圖3利用本發(fā)明提供的方法測試材料輻照后電學參數(shù)變化的表征示例具體實施方式
下列實施例將有助于理解本發(fā)明，但并不限制本發(fā)明的內(nèi)容。
實施例1(參閱圖1)1.先采用ICP刻蝕的方法，把SOI圓片的頂層硅刻成5mm×5mm的方形結(jié)構(gòu)，間距2mm，BOX保持完好。
2.然后將圓片置于導電樣品臺上，方形硅島的中央部分壓緊雙探針，兩探針相距3mm。從雙探針以及導電樣品臺上引出三個端口，連結(jié)在HP4155半導體參數(shù)測試儀上。樣品臺表面材料為Al、Cu、Pt、Au或它們的合金中一種；探頭為WC或高速鋼。
3.將端口①接地，端口②接Vd＝0.2V，端口③接掃描電壓VG。同時記錄VG和端口②電流ID的值。
4.在圖2所示的ID-VG曲線上讀出S＝0.187和VFB＝-1.7V的值，利用公式(1)、(3)計算出BOX層的界面態(tài)密度Dit＝5.05×1011cm-2eV-1和電荷密度Not＝Qox/q＝2.3×1011cm-2，得到本方法全部表征結(jié)果。
實施例2利用本發(fā)明提供的方法可以方便地表征SOI圓片經(jīng)X射線輻照后的BOX界面態(tài)密度和電荷密度變化的情況。具體是在頂層硅上施加-15V的偏壓，測試參數(shù)Vd＝0.5V。從圖3中可以看出，經(jīng)100keV輻照后，并未發(fā)生明顯變化；經(jīng)200，300krad(Si)輻照后，亞閾值斜率和平帶電壓都發(fā)生了變化。經(jīng)測量，電荷密度Not從原來的2.0×1011cm-2增大為2.4×1012cm-2和3.7×1012cm-2，界面態(tài)密度Dit從原來的1.6×1011cm-2eV-1增大到1.6×1012cm-2eV-1和3.0×1012cm-2eV-1。因此可以由此利用上述方法，表征出BOX界面態(tài)密度和電荷密度的變化。
權(quán)利要求
1.一種絕緣體上的硅的電學參數(shù)的表征方法，其特征在于(a)首先，將待測的絕緣層上硅材料的頂層硅刻蝕出獨立的硅島，埋層氧化物保持完整；(b)將步驟(a)所得的絕緣上層硅材料置于導電樣品臺上，相距一定距離的雙探針壓在硅島的中央部分，從雙探針端口(1)、(2)和導電樣品臺上端口(3)，連結(jié)到半導體I-V參數(shù)測試儀，組成一個類MOS結(jié)構(gòu)的測試系統(tǒng)；(c)掃描導電端口(3)電壓，測出絕緣層上硅材料頂層硅上端口(1)和端口(2)間的電流，得到一組ID-VG曲線；(d)在ID-VG曲線上讀出亞閾值斜率S和平帶電壓VFB，利用公式方便計算出埋層氧化物的電荷密度和界面態(tài)密度。
2.按權(quán)利要求1所述的絕緣體上的硅的電學參數(shù)的表征方法，其特征在于所述的頂層硅刻蝕出獨立的硅島為多邊形或圓形，多邊形的最小邊長或圓形的直徑不小于2mm，多邊形的最大邊長或圓形的直徑不超過1cm。
3.按權(quán)利要求1或2所述的絕緣體上的硅的電學參數(shù)的表征方法，其特征在于所述獨立的硅島是用ICP方法刻蝕的。
4.按權(quán)利要求1所述的絕緣體上的硅的電學參數(shù)的表征方法，其特征在于獨立硅島之間的間隔為1-20mm。
5.按權(quán)利要求1所述的絕緣體上的硅的電學參數(shù)的表征方法，其特征在于所述的制成雙探針材料為WC或高速鋼，探針間距不大于硅島的最大邊長或圓形硅島的直徑。
6.按權(quán)利要求1所述的絕緣體上的硅的電學參數(shù)的表征方法，其特征在于所述的半導體I-V參數(shù)測試儀為帶有源監(jiān)控單元的測試儀。
7.按權(quán)利要求1或6所述的絕緣體上的硅的電學參數(shù)的表征方法，其特征在于半導體測試儀型號為HP4155。
8.按權(quán)利要求1所述的絕緣體上的硅的電學參數(shù)的表征方法，其特征在于端口3相當于柵，端口1和2分別相當于源和漏。
9.按權(quán)利要求1所述的絕緣體上的硅的電學參數(shù)的表征方法，其特征在于界面態(tài)密度Dit計算公式為S=kTq(1+CSi+qDitCox)]]>式中S亞閾值斜率k玻爾茲曼常數(shù)q電子電量Csi頂層硅的單位電容Cox為埋層氧化物BOX的單位電容T開氏溫標表示的室溫。
10.按權(quán)利要求1所述的絕緣體上的硅的電學參數(shù)的表征方法，其特征在于從平帶電壓VFB計算出埋層氧化物的電荷密度計算公式為VFB=kTqln(ND(A)ni)-QOXCOX]]>式中VFB平帶電壓k玻爾茲曼常數(shù)q電子電量T開氏溫標表示的室溫ni本征載流子密度Cox埋層氧化物BOX的單位電容，Qox埋層氧化物固定電荷密度ND(A)頂層硅中的施主或受主載流子密度。
全文摘要
本發(fā)明提供一種絕緣體上硅(SOI)的電學參數(shù)的表征方法，屬于微電子與固體電子學、硅基集成光電子器件材料的一種表征方法。其特征在于所述的方法以四探針測試平臺為基礎，附加導電樣品臺，搭建起一套贗MOS(Metal－Oxide－Semiconductor金屬－氧化物－半導體)系統(tǒng)，采用類似于MOSFET的分析手段表征絕緣體上的硅材料的埋層氧化物電荷密度，界面態(tài)密度等電學參數(shù)。具有簡便易行、成本低、測試過程迅速等優(yōu)點，可以作為SOI材料規(guī)模化生產(chǎn)的在線表征方法。
文檔編號G01R31/26GK1687800SQ20051002513
公開日2005年10月26日 申請日期2005年4月15日 優(yōu)先權(quán)日2005年4月15日
發(fā)明者孫佳胤, 張正選, 王曦, 林成魯, 陳靜, 張恩霞 申請人:中國科學院上海微系統(tǒng)與信息技術(shù)研究所