專利名稱：半導(dǎo)體集成電路以及測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及容易地進(jìn)行利用電流邏輯信號(hào)的測(cè)試的半導(dǎo)體集成電路以及測(cè)試系統(tǒng)。
背景技術(shù)：
例如象下述專利文獻(xiàn)1所述的那樣，IC測(cè)試器將測(cè)試信號(hào)傳遞給半導(dǎo)體集成電路，再根據(jù)半導(dǎo)體集成電路的輸出進(jìn)行好壞的判定。并且，因?yàn)榘雽?dǎo)體集成電路的邏輯電路一般是電壓輸入和電壓輸出，所以IC測(cè)試器也利用由電壓賦值的信號(hào)進(jìn)行測(cè)試。但是，近年來(lái)，伴隨半導(dǎo)體集成電路的高速化，為了防止噪聲的影響，而在邏輯信號(hào)中使用電流信號(hào)。參照?qǐng)D2說(shuō)明進(jìn)行這樣測(cè)試的情況。
日本特開(kāi)2002-292500號(hào)公報(bào)如圖2所示，在IC測(cè)試器1上設(shè)置多個(gè)管腳電子設(shè)備(pin-electronics)11，在各管腳電子設(shè)備11上，設(shè)置激勵(lì)器、比較器、直流測(cè)定部等，開(kāi)關(guān)SW1～SW3的一端被連接在IC測(cè)試器1的管腳電子設(shè)備11上。V/I變換器2的輸入端子被連接在開(kāi)關(guān)SW1的另一端上。I/V變換器3的輸出端子被連接在開(kāi)關(guān)SW2的另一端。開(kāi)關(guān)SW4的一端被連接在V/I變換器2的輸出端子上。開(kāi)關(guān)SW5的一端被連接在I/V變換器3的輸入端子上。開(kāi)關(guān)SW3的另一端被連接在開(kāi)關(guān)SW6的一端上。
半導(dǎo)體集成電路(以下稱“DUT”)4，例如是被串聯(lián)的液晶驅(qū)動(dòng)的激勵(lì)器。DUT4具有多個(gè)信號(hào)管腳41、42、多個(gè)開(kāi)關(guān)43、44以及邏輯電路45，輸出多級(jí)電壓。開(kāi)關(guān)SW4～SW6的另一端被連接在信號(hào)管腳41、42上。信號(hào)管腳41是輸入側(cè)的情況下，信號(hào)管腳42就變成輸出側(cè)，信號(hào)管腳41是輸出側(cè)的情況下，信號(hào)管腳42就變成輸入側(cè)。信號(hào)管腳41、42被連接在開(kāi)關(guān)43、44的一端上。開(kāi)關(guān)43、44的另一端被連接在邏輯電路45上。邏輯電路45根據(jù)由電流賦值的邏輯信號(hào)進(jìn)行動(dòng)作，在被串聯(lián)的液晶驅(qū)動(dòng)激勵(lì)器的情況下，顯示數(shù)據(jù)被輸入，在被串聯(lián)的液晶驅(qū)動(dòng)激勵(lì)器上除了激勵(lì)器本身的數(shù)據(jù)，還輸出顯示數(shù)據(jù)。
下面說(shuō)明上述測(cè)試系統(tǒng)的動(dòng)作。首先，IC測(cè)試器1從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將開(kāi)關(guān)SW3、SW6導(dǎo)通，將其他的開(kāi)關(guān)SW1、SW2、SW4、SW5斷開(kāi)。并且，IC測(cè)試器1從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將開(kāi)關(guān)43或者開(kāi)關(guān)44的任一個(gè)導(dǎo)通，在這種狀態(tài)下，設(shè)置在管腳電子設(shè)備11上的圖中未表示的直流測(cè)定部進(jìn)行DUT4的直流特性測(cè)試。
然后，IC測(cè)試器1從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將信號(hào)管腳41一側(cè)的開(kāi)關(guān)SW1、SW4導(dǎo)通，將其他的開(kāi)關(guān)SW2、SW3、SW5、SW6斷開(kāi)，同時(shí)將信號(hào)管腳42一側(cè)的開(kāi)關(guān)SW2、SW5導(dǎo)通，將其他的開(kāi)關(guān)SW1、SW3、SW4、SW6斷開(kāi)。并且，IC測(cè)試器1從圖中未表示的管腳電子設(shè)備向圖中未表示的DUT4的管腳上輸入控制信號(hào)，將信號(hào)管腳41一側(cè)的開(kāi)關(guān)43導(dǎo)通，將開(kāi)關(guān)44斷開(kāi)，同時(shí)將信號(hào)管腳42一側(cè)的開(kāi)關(guān)43斷開(kāi)，將開(kāi)關(guān)44導(dǎo)通。即，IC測(cè)試器1將信號(hào)管腳41一側(cè)設(shè)定為輸入側(cè)，將信號(hào)管腳42一側(cè)設(shè)定為輸出側(cè)。
并且，IC測(cè)試器1從信號(hào)管腳41一側(cè)的管腳電子設(shè)備11輸出由電壓賦值的電壓邏輯信號(hào)。該電壓邏輯信號(hào)經(jīng)由開(kāi)關(guān)SW1被輸入到V/I變換器2。V/I變換器2將電壓邏輯信號(hào)變換成由電流賦值的電流邏輯信號(hào)，然后經(jīng)由開(kāi)關(guān)SW4、信號(hào)管腳41以及開(kāi)關(guān)43，將該電流邏輯信號(hào)向邏輯電路45輸出。邏輯電路45根據(jù)被輸入的信號(hào)，經(jīng)由開(kāi)關(guān)44、信號(hào)管腳42、開(kāi)關(guān)SW5，將電流邏輯信號(hào)輸出到I/V變換器3。I/V變換器3將電流邏輯信號(hào)變換成電壓邏輯信號(hào)，經(jīng)由開(kāi)關(guān)SW2將該電壓邏輯信號(hào)輸出到管腳電子設(shè)備11。IC測(cè)試器1將被輸入的電壓邏輯信號(hào)與期望值相比較，進(jìn)行好壞的判定。
然后，IC測(cè)試器1從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將信號(hào)管腳41一側(cè)的開(kāi)關(guān)SW2、SW5導(dǎo)通，將其他的開(kāi)關(guān)SW1、SW3、SW4、SW6斷開(kāi)，同時(shí)將信號(hào)管腳42一側(cè)的開(kāi)關(guān)SW1、SW4導(dǎo)通，將其他開(kāi)關(guān)SW2、SW3、SW5、SW6斷開(kāi)。并且，IC測(cè)試器1從圖中未表示的管腳電子設(shè)備對(duì)圖中未表示的DUT4的管腳輸入控制信號(hào)，將信號(hào)管腳41一側(cè)的開(kāi)關(guān)43斷開(kāi)，將開(kāi)關(guān)44導(dǎo)通，同時(shí)將信號(hào)管腳42一側(cè)的開(kāi)關(guān)43導(dǎo)通，將開(kāi)關(guān)44斷開(kāi)。即，IC測(cè)試器1將信號(hào)管腳41一側(cè)設(shè)定為輸出側(cè)，將信號(hào)管腳42一側(cè)設(shè)定為輸入側(cè)。
并且，IC測(cè)試器1從信號(hào)管腳42一側(cè)的管腳電子設(shè)備11輸出電壓邏輯信號(hào)。該電壓邏輯信號(hào)經(jīng)由開(kāi)關(guān)SW1被輸入到V/I變換器2，V/I變換器2將電壓邏輯信號(hào)變換成電流邏輯信號(hào)，經(jīng)由開(kāi)關(guān)SW4、信號(hào)管腳42、開(kāi)關(guān)43，將該電流邏輯信號(hào)輸出到邏輯電路45。邏輯電路45根據(jù)被輸入的信號(hào)，經(jīng)由開(kāi)關(guān)44、信號(hào)管腳41、開(kāi)關(guān)SW5，將電流邏輯信號(hào)輸出到I/V變換器3。I/V變換器3將電流邏輯信號(hào)變換成電壓邏輯信號(hào)，經(jīng)由開(kāi)關(guān)SW2，將該電壓邏輯信號(hào)輸出到管腳電子設(shè)備11。IC測(cè)試器1將被輸入的電壓邏輯信號(hào)與期望值相比較，進(jìn)行好壞的判定。
這樣，IC測(cè)試器1為了利用電壓邏輯信號(hào)的輸入輸出進(jìn)行測(cè)試，又為了測(cè)試?yán)秒娏鬟壿嬓盘?hào)進(jìn)行動(dòng)作的DTU4，就需要V/I變換器2以及I/V變換器3。但是，因?yàn)殡娏鬟壿嬓盘?hào)其電平微小并且是高頻率，所以為了確保充分的特性，就必須將V/I變換器2以及I/V變換器3設(shè)置在DUT4近旁的探針板和DUT板上。在這里，所謂探針板是利用探針連接晶片狀的DUT4的印刷電路基板，所謂DUT板是利用插槽連接封裝的DUT4的印刷電路基板。
但是，探針板和DUT板的面積有限。為了對(duì)于全部的信號(hào)管腳41、42設(shè)置V/I變換器2以及I/V變換器3，必須將搭載這些變換器的基板做成兩層、三層，并且，因?yàn)閵A著大量的電纜和連接器，所以維護(hù)變得極其困難。并且，因?yàn)镮/V變換器3的電路規(guī)模較大，輸出側(cè)的時(shí)滯偏差就加大。因此，不能容易進(jìn)行利用電流邏輯信號(hào)的測(cè)試。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供能容易地進(jìn)行利用電流邏輯信號(hào)的測(cè)試的半導(dǎo)體集成電路以及測(cè)試系統(tǒng)。
本發(fā)明提供一種半導(dǎo)體集成電路，該半導(dǎo)體集成電路具有輸出電流邏輯信號(hào)的多個(gè)信號(hào)管腳；在測(cè)試時(shí)，與I/V變換器電氣連接的測(cè)試管腳；從上述多個(gè)信號(hào)管腳中選擇一個(gè)信號(hào)管腳再將這一個(gè)信號(hào)管腳連接在上述測(cè)試管腳上的選擇部；以及被輸入用于控制上述選擇部的選擇信號(hào)的選擇管腳。
并且本發(fā)明提供一種測(cè)試系統(tǒng)，該測(cè)試系統(tǒng)具有半導(dǎo)體集成電路，其具有輸出電流邏輯信號(hào)的多個(gè)信號(hào)管腳，從上述多個(gè)信號(hào)管腳中選擇一個(gè)信號(hào)管腳，再將上述一個(gè)信號(hào)管腳連接在測(cè)試管腳上；I/V變換器，其在測(cè)試時(shí)被連接在上述半導(dǎo)體集成電路的上述測(cè)試管腳上，將從上述測(cè)試管腳輸出的電流邏輯信號(hào)變換成電壓邏輯信號(hào)；以及IC測(cè)試器，其被輸入從上述I/V變換器所輸出的電壓邏輯信號(hào)。
該測(cè)試系統(tǒng)具有V/I變換器，其將從上述IC測(cè)試器輸出的電壓邏輯信號(hào)變換成電流邏輯信號(hào)，再將該電流邏輯信號(hào)輸出給上述半導(dǎo)體集成電路。
并且，在該測(cè)試系統(tǒng)中，半導(dǎo)體集成電路是液晶驅(qū)動(dòng)的激勵(lì)器。
(發(fā)明的效果)根據(jù)上述半導(dǎo)體集成電路以及上述測(cè)試系統(tǒng)，因?yàn)閺谋贿B接在選擇部所選擇的信號(hào)管腳上的測(cè)試管腳，向I/V變換器輸出電流邏輯信號(hào)，所以，與現(xiàn)有的設(shè)備相比可以減少大的電路規(guī)模的I/V變換器的數(shù)量。從而，可以將I/V變換器安裝在半導(dǎo)體集成電路的近旁，維護(hù)性能得到改善。并且可以抑制輸出側(cè)的時(shí)滯偏差。其結(jié)果，可以容易地進(jìn)行利用電流邏輯信號(hào)的測(cè)試。


圖1所示為本發(fā)明一實(shí)施例的測(cè)試系統(tǒng)的構(gòu)成圖。
圖2所示為現(xiàn)有的測(cè)試系統(tǒng)的構(gòu)成圖。
具體實(shí)施例方式
利用附圖詳細(xì)說(shuō)明本發(fā)明。圖1所示為本發(fā)明的一個(gè)實(shí)施例的測(cè)試系統(tǒng)的構(gòu)成圖。在圖1中，與圖2所示的構(gòu)成要素相同的部分使用同一符號(hào)并省略其說(shuō)明。
如圖1所示，本實(shí)施例的IC測(cè)試器10具有多個(gè)管腳電子設(shè)備11a、11b、11c、11d。在各管腳電子設(shè)備上設(shè)有激勵(lì)器、比較器、直流測(cè)定部等。開(kāi)關(guān)SW1、SW3的一端被連接在IC測(cè)試器10的管腳電子設(shè)備11a、11b上，V/I變換器2的輸入端子被連接在開(kāi)關(guān)SW1的另一端。開(kāi)關(guān)SW4的一端被連接在V/I變換器2的輸出端子上。開(kāi)關(guān)SW3的另一端被連接在開(kāi)關(guān)SW6的一端上。管腳電子設(shè)備11c被連接在開(kāi)關(guān)SW7、SW8的一端上。I/V變換器5取代如圖2所示的I/V變換器3而設(shè)置。I/V變換器5的輸出端子被連接在開(kāi)關(guān)SW7的另一端，I/V變換器5的輸入端子被連接在開(kāi)關(guān)SW9的一端。開(kāi)關(guān)SW10的一端被連接在開(kāi)關(guān)SW8的另一端。本實(shí)施例的半導(dǎo)體集成電路(以下稱“DUT”)40具有信號(hào)管腳41、42、測(cè)試管腳46、選擇管腳47、多路復(fù)用器48以及邏輯電路45。在測(cè)試時(shí)，測(cè)試管腳46被連接在開(kāi)關(guān)SW9、SW10的各自的另一端。選擇管腳47被連接在管腳電子設(shè)備11d上，多路復(fù)用器48是選擇部，對(duì)應(yīng)從選擇管腳47輸入的選擇信號(hào)，從信號(hào)管腳41、42中選擇一個(gè)信號(hào)管腳，將該選擇的信號(hào)管腳連接在測(cè)試管腳46上。
下面說(shuō)明圖1所示的測(cè)試系統(tǒng)的動(dòng)作。首先，IC測(cè)試器10從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將開(kāi)關(guān)SW3、SW6導(dǎo)通，將其他開(kāi)關(guān)SW1、SW4斷開(kāi)。并且IC測(cè)試器10從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將開(kāi)關(guān)43導(dǎo)通，將開(kāi)關(guān)44斷開(kāi)。在這種狀態(tài)下，被設(shè)在管腳電子設(shè)備11a、11b上的圖中未表示的直流測(cè)定部進(jìn)行DUT40的直流特性測(cè)試。
接著，IC測(cè)試器10從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將開(kāi)關(guān)SW8、SW10導(dǎo)通，將開(kāi)關(guān)SW7、SW9斷開(kāi)。并且IC測(cè)試器10從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將開(kāi)關(guān)43斷開(kāi)，將開(kāi)關(guān)44導(dǎo)通。并且IC測(cè)試器10從管腳電子設(shè)備11d輸出選擇信號(hào)，該選擇信號(hào)經(jīng)由選擇管腳47被輸出到多路復(fù)用器48。多路復(fù)用器48從信號(hào)管腳41、42中依次選擇一個(gè)信號(hào)管腳，將該信號(hào)管腳連接在測(cè)試管腳46上，然后設(shè)在管腳電子設(shè)備11c上的圖中未表示的直流測(cè)定部就進(jìn)行DUT40的直流特性的測(cè)試。
然后，IC測(cè)試器10從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將信號(hào)管腳41一側(cè)的開(kāi)關(guān)SW1、SW4導(dǎo)通，將開(kāi)關(guān)SW3、SW6斷開(kāi)、同時(shí)將信號(hào)管腳42一側(cè)的開(kāi)關(guān)SW1、SW3、SW4、SW6斷開(kāi)。并且，IC測(cè)試器10從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將開(kāi)關(guān)SW7、SW9導(dǎo)通，同時(shí)將開(kāi)關(guān)SW8、SW10斷開(kāi)。并且，IC測(cè)試器10從圖中未表示的管腳電子設(shè)備向圖中未表示的DUT40的管腳輸入控制信號(hào)，將信號(hào)管腳41一側(cè)的開(kāi)關(guān)43導(dǎo)通，將開(kāi)關(guān)44斷開(kāi)，同時(shí)將信號(hào)管腳42一側(cè)的開(kāi)關(guān)43斷開(kāi)，將開(kāi)關(guān)44導(dǎo)通。即，IC測(cè)試器10將信號(hào)管腳41一側(cè)設(shè)定為輸入側(cè)，將信號(hào)管腳42一側(cè)設(shè)定為輸出側(cè)。
并且，IC測(cè)試器10從信號(hào)管腳41一側(cè)的管腳電子設(shè)備11a輸出電壓邏輯信號(hào)。該電壓邏輯信號(hào)經(jīng)由開(kāi)關(guān)SW1，被輸入到V/I變換器2。V/I變換器2將電壓邏輯信號(hào)變換成電流邏輯信號(hào)，經(jīng)由開(kāi)關(guān)SW4、信號(hào)管腳41、開(kāi)關(guān)43，將該電流邏輯信號(hào)輸出到邏輯電路45。邏輯電路45根據(jù)被輸入的信號(hào)，將電流邏輯信號(hào)輸出。并且，IC測(cè)試器10從管腳電子設(shè)備11d輸出選擇信號(hào)，該選擇信號(hào)經(jīng)由選擇管腳47被輸入到多路復(fù)用器48。該選擇信號(hào)一被輸入，多路復(fù)用器48就從信號(hào)管腳42中依次選擇一個(gè)信號(hào)管腳，將該信號(hào)管腳連接在測(cè)試管腳46上，其結(jié)果，從邏輯電路45輸出的電流邏輯信號(hào)，經(jīng)由開(kāi)關(guān)44、多路復(fù)用器48、測(cè)試管腳46、開(kāi)關(guān)SW9，被輸入到I/V變換器5中。I/V變換器5將被輸入的電流邏輯信號(hào)變換成電壓邏輯信號(hào)，經(jīng)由開(kāi)關(guān)SW7將該電壓邏輯信號(hào)輸出到管腳電子設(shè)備11c中。IC測(cè)試器10將被輸入到管腳電子設(shè)備11c的電壓邏輯信號(hào)與期望值進(jìn)行比較，進(jìn)行好壞的判定。
接著，IC測(cè)試器10從圖中未表示的管腳電子設(shè)備輸出控制信號(hào)，將信號(hào)管腳41一側(cè)的開(kāi)關(guān)SW1、SW3、SW4、SW6斷開(kāi)，同時(shí)將信號(hào)管腳42一側(cè)的開(kāi)關(guān)SW1、SW4導(dǎo)通，將開(kāi)關(guān)SW3、SW6斷開(kāi)。并且，IC測(cè)試器10從圖中未表示的管腳電子設(shè)備將控制信號(hào)輸入到圖中未表示的DUT40的管腳上，將信號(hào)管腳41一側(cè)的開(kāi)關(guān)43斷開(kāi)，將開(kāi)關(guān)44導(dǎo)通，同時(shí)將信號(hào)管腳42一側(cè)的開(kāi)關(guān)43導(dǎo)通，將開(kāi)關(guān)44斷開(kāi)。即，IC測(cè)試器10將信號(hào)管腳41一側(cè)設(shè)定為輸出側(cè)，將信號(hào)管腳42一側(cè)設(shè)定為輸入側(cè)。
并且，IC測(cè)試器10從信號(hào)管腳42一側(cè)的管腳電子設(shè)備11b輸出電壓邏輯信號(hào)。該電壓邏輯信號(hào)經(jīng)由開(kāi)關(guān)SW1被輸入到V/I變換器2中。V/I變換器2將電壓邏輯信號(hào)變換成電流邏輯信號(hào)，經(jīng)由開(kāi)關(guān)SW4、信號(hào)管腳42、開(kāi)關(guān)43，將該電流邏輯信號(hào)輸出到邏輯電路45。邏輯電路45根據(jù)被輸入的信號(hào)，輸出電流邏輯信號(hào)。并且，IC測(cè)試器10從管腳電子設(shè)備11d輸出選擇信號(hào)，該選擇信號(hào)經(jīng)由選擇管腳47被輸入到多路復(fù)用器48中。該選擇信號(hào)一被輸入，多路復(fù)用器48就從信號(hào)管腳41中依次選擇一個(gè)信號(hào)管腳，將該信號(hào)管腳連接到測(cè)試管腳46上，其結(jié)果，從邏輯電路45被輸出的電流邏輯信號(hào)，經(jīng)由開(kāi)關(guān)44、多路復(fù)用器48、測(cè)試管腳46、開(kāi)關(guān)SW9，被輸入到I/V變換器5中。I/V變換器5將被輸入的電流邏輯信號(hào)變換成電壓邏輯信號(hào)，經(jīng)由開(kāi)關(guān)SW7將該電壓邏輯信號(hào)輸出到管腳電子設(shè)備11c中。IC測(cè)試器10將被輸入到管腳電子設(shè)備11c的電壓邏輯信號(hào)與期望值相比較，進(jìn)行好壞的判定。
這樣，在本實(shí)施例中，多路復(fù)用器48從輸出側(cè)的信號(hào)管腳41、42中依次選擇一個(gè)信號(hào)管腳，將從邏輯電路45被輸出的電流邏輯信號(hào)輸入到I/V變換器5中，因此與現(xiàn)有的設(shè)備比較，可以減少大的電路規(guī)模的I/V變換器的數(shù)量。從而，可以將I/V變換器2、5安裝到DUT40的附近，所以可以改善維護(hù)性能。并且，可以抑制輸出側(cè)的時(shí)滯偏差。其結(jié)果，可以容易地進(jìn)行利用電流邏輯信號(hào)的測(cè)試。
另外，本發(fā)明不僅限于上述實(shí)施例。在上述實(shí)施例中，設(shè)置了一個(gè)I/V變換器5，但也可以設(shè)置2個(gè)以上的I/V變換器5。但是，這時(shí)，DUT40必須有2個(gè)以上的多路復(fù)用器48。
并且，上述實(shí)施例表示了DUT40是液晶驅(qū)動(dòng)激勵(lì)器的情況，但也可以適用于利用電流邏輯信號(hào)進(jìn)行動(dòng)作的邏輯電路的測(cè)試的情況。
并且，上述實(shí)施例表示了進(jìn)行輸入輸出的信號(hào)管腳41、42的情況，輸入管腳和輸出管腳也可以分別構(gòu)成，并且在多個(gè)輸出管腳內(nèi)，可以將一個(gè)輸出管腳作為測(cè)試管腳進(jìn)行使用。
并且，設(shè)置了開(kāi)關(guān)SW8、SW10，設(shè)置了輸出側(cè)的直流特性測(cè)試的路徑，但也可以利用開(kāi)關(guān)SW3、SW6的路徑進(jìn)行輸出側(cè)的直流特性測(cè)試，而不設(shè)置開(kāi)關(guān)SW8、SW10。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其特征在于，具有輸出電流邏輯信號(hào)的多個(gè)信號(hào)管腳；在測(cè)試時(shí)與I/V變換器電氣連接的測(cè)試管腳；從上述多個(gè)信號(hào)管腳中選擇一個(gè)信號(hào)管腳，再將上述一個(gè)信號(hào)管腳與上述測(cè)試管腳連接的選擇部；以及被輸入用于控制上述選擇部的選擇信號(hào)的選擇管腳。
2.一種測(cè)試系統(tǒng)，其特征在于，具有半導(dǎo)體集成電路，其具有輸出電流邏輯信號(hào)的多個(gè)信號(hào)管腳，從上述多個(gè)信號(hào)管腳中選擇一個(gè)信號(hào)管腳，再將上述一個(gè)信號(hào)管腳與測(cè)試管腳連接；I/V變換器，其在測(cè)試時(shí)，被連接在上述半導(dǎo)體集成電路的上述測(cè)試管腳上，將從上述測(cè)試管腳輸出的電流邏輯信號(hào)變換成電壓邏輯信號(hào)；以及IC測(cè)試器，其被輸入從上述I/V變換器輸出的電壓邏輯信號(hào)。
3.根據(jù)權(quán)利要求2所述的測(cè)試系統(tǒng)，其特征在于，具有V/I變換器，其將從上述IC測(cè)試器輸出的電壓邏輯信號(hào)變換成電流邏輯信號(hào)，再將該電流邏輯信號(hào)輸出到上述半導(dǎo)體集成電路中。
4.根據(jù)權(quán)利要求3所述的測(cè)試系統(tǒng)，其特征在于，上述半導(dǎo)體集成電路是液晶驅(qū)動(dòng)激勵(lì)器。
全文摘要
本發(fā)明的目的在于實(shí)現(xiàn)容易地進(jìn)行利用電流邏輯信號(hào)的測(cè)試的半導(dǎo)體集成電路以及測(cè)試系統(tǒng)。本發(fā)明對(duì)具有輸出電流邏輯信號(hào)的多個(gè)信號(hào)管腳的半導(dǎo)體集成電路以及測(cè)試系統(tǒng)進(jìn)行了改進(jìn)。半導(dǎo)體集成電路具有輸出電流邏輯信號(hào)的多個(gè)信號(hào)管腳；在測(cè)試時(shí)與I/V變換器電氣連接的測(cè)試管腳；從多個(gè)信號(hào)管腳中選擇一個(gè)信號(hào)管腳，再將上述一個(gè)信號(hào)管腳連接在測(cè)試管腳上的選擇部；以及輸入用于控制選擇部的選擇信號(hào)的選擇管腳。并且，測(cè)試系統(tǒng)具有上述半導(dǎo)體集成電路；在測(cè)試時(shí)被連接在半導(dǎo)體集成電路的測(cè)試管腳上、將從測(cè)試管腳輸出的電流邏輯信號(hào)變換成電壓邏輯信號(hào)的I/V變換器；以及被輸入從I/V變換器輸出的電壓邏輯信號(hào)的IC測(cè)試器。
文檔編號(hào)G01R31/28GK1693917SQ20051006659
公開(kāi)日2005年11月9日 申請(qǐng)日期2005年4月28日 優(yōu)先權(quán)日2004年5月6日
發(fā)明者木庭知男, 永沼英樹(shù) 申請(qǐng)人:橫河電機(jī)株式會(huì)社