專利名稱：集成電路和該電路的操作參數(shù)的評(píng)價(jià)方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例一般通常涉及集成電路技術(shù)，尤其涉及評(píng)價(jià)集成電路芯片操作參數(shù)的器件和技術(shù)。
相關(guān)技術(shù)在集成電路工業(yè)，監(jiān)控用于控制、檢測和/或診斷目的監(jiān)控集成電路的操作是必需的。傳統(tǒng)地，或者使用電子讀出器內(nèi)部(如診斷電路、鎖存器、掃描鏈和相關(guān)的結(jié)構(gòu))或者使用物理傳感器(如電荷耦合器件(CCD)探測器、熱成像儀和磁場傳感器)遠(yuǎn)程采集信號(hào)。不幸地是，電子讀出器電路通常占據(jù)寶貴的芯片面積，引起性能下降或芯片上關(guān)鍵電路的負(fù)擔(dān)，不能明確地查明問題的所在位置。
而且，使用物理傳感器從芯片前側(cè)遠(yuǎn)程監(jiān)測通常受到金屬線路和表面互連或輸入/輸出(I/O)器件的阻礙。從芯片后側(cè)監(jiān)測，信號(hào)全被硅襯底嚴(yán)重衰減并同樣與前側(cè)監(jiān)測一樣被金屬線路阻礙。而且，對于空間分辨率，遠(yuǎn)程傳感器通常也缺乏，其中顯示的最好分辨率大約在一微米的量級(jí)，該量級(jí)已經(jīng)較最小的集成電路特征尺寸大了十倍。
因此，需要一種在工作過程中用于監(jiān)控集成電路操作的新穎的結(jié)構(gòu)和方法，其進(jìn)一步提供提高的分辨率質(zhì)量，在圓片量級(jí)或在封裝部件上是可操作的，不占據(jù)大量的芯片面積，不負(fù)面影響電路和/或器件性能。

發(fā)明內(nèi)容
考慮到上述原因，本發(fā)明的一個(gè)實(shí)施例提供一種包括被監(jiān)控器件和靠近被監(jiān)控器件的碳納米管場效應(yīng)晶體管(CNT FET)的集成電路。CNT FET適于檢測來自第一晶體管的信號(hào)，該信號(hào)包括溫度、電壓、電流、電場或磁場信號(hào)中的任一種信號(hào)。而且，CNT FET適用于測量集成電路中的應(yīng)力和應(yīng)變，該應(yīng)力和應(yīng)變包括一種機(jī)械應(yīng)力和應(yīng)變或熱應(yīng)力和應(yīng)變中任一種。另外，CNT FET適于探測集成電路中的有缺陷的電路。根據(jù)本發(fā)明的一個(gè)實(shí)施例，被監(jiān)控器件包括配制在金屬氧化物半導(dǎo)體結(jié)構(gòu)中的晶體管。而且，根據(jù)本發(fā)明的一個(gè)實(shí)施例，被監(jiān)控器件包括一個(gè)柵極、源極區(qū)、漏極區(qū)、和分隔柵極和各個(gè)源極區(qū)與漏極區(qū)的柵極絕緣層。而且，CNT FET包括一個(gè)CNT FET柵極、CNTFET源極區(qū)、CNT FET漏極區(qū)和分隔CNT FET源極區(qū)和CNT FET漏極區(qū)的碳納米管。根據(jù)一個(gè)替代的實(shí)施例，被監(jiān)控器件的柵極和CNT FET柵極具有共同的結(jié)構(gòu)。根據(jù)另一個(gè)實(shí)施例，被監(jiān)控器件的源極區(qū)和CNT FET源極區(qū)具有共同的結(jié)構(gòu)。還有，被監(jiān)控器件包括場效應(yīng)晶體管、二極管、導(dǎo)線、通孔、電阻器、電感器和電容器中的任一個(gè)。
本發(fā)明的另一方面提供了一種包括主晶體管和與主晶體管分隔的嵌入式CNT FET的集成電路，其中CNT FET適于檢測來自主晶體管的信號(hào)，該信號(hào)包括任一種溫度、電壓、電流、電場或磁場信號(hào)。另外，CNT FET適于檢測集成電路中的應(yīng)力和應(yīng)變，該應(yīng)力和應(yīng)變包括任一種機(jī)械或熱應(yīng)力和應(yīng)變。而且，CNT FET適于檢測集成電路中的有缺陷電路。根據(jù)本發(fā)明的一個(gè)實(shí)施例，主晶體管包括一個(gè)金屬氧化物半導(dǎo)體結(jié)構(gòu)。在本發(fā)明的一個(gè)實(shí)施例中，主晶體管包括一個(gè)柵極、源極區(qū)、漏極區(qū)、和分隔柵極與各源極區(qū)和漏極區(qū)的柵極絕緣層。而且，CNT FET包括一個(gè)CNT FET柵極、CNT FET源極區(qū)、CNT FET漏極區(qū)和分隔CNT FET源極區(qū)和CNT FET漏極區(qū)的碳納米管。根據(jù)一個(gè)替代的實(shí)施例，主晶體管的柵極和CNT FET柵極具有共同的結(jié)構(gòu)。根據(jù)另一個(gè)實(shí)施例，主晶體管的源極區(qū)和CNT FET源極區(qū)具有共同的結(jié)構(gòu)。還有，主晶體管包括場效應(yīng)晶體管、二極管、導(dǎo)線、通孔、電阻器、電感器或電容器中的任一個(gè)。
本發(fā)明的又一個(gè)方面提供了一種評(píng)價(jià)集成電路的操作參數(shù)的方法，該方法包括在集成電路中形成主晶體管、將CNT FET嵌入集成電路中、操作主晶體管和使用CNT FET檢測主晶體管的信號(hào)，其中該信號(hào)包括任一種溫度、電壓、電流、電場或磁場信號(hào)。該方法進(jìn)一步包括使用CNT FET測量集成電路中的應(yīng)力和應(yīng)變，該應(yīng)力和應(yīng)變包括任一種機(jī)械或熱應(yīng)力和應(yīng)變。另外，該方法包括使用CNT FET檢測集成電路中的有缺陷電路。而且，形成主晶體管的步驟包括在任一個(gè)場效應(yīng)晶體管、二極管、導(dǎo)線、通孔、電阻器、電感器或電容器配置中配制主晶體管。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，CNT FET具有增強(qiáng)的分辨率性質(zhì)，具有在圓片級(jí)或封裝部件量級(jí)可操作的能力，足夠小的構(gòu)造以致于它不會(huì)占據(jù)大量的芯片面積，和它的構(gòu)造不會(huì)負(fù)面影響電路和/或器件性能。本發(fā)明的實(shí)施例可以用于微處理器、特殊用途的集成電路、SRAM配制、存儲(chǔ)器單元的陣列、宏(macro)、芯和用于檢測電路元件的特定缺陷或特定特征的具有已知物理設(shè)計(jì)的數(shù)字或模擬電路元件。例如，本發(fā)明的實(shí)施例可以用于功率用途分析、熱特性、IDD、臨界通路分析和其它的影響器件性能的芯片內(nèi)的檢測和診斷參數(shù)。
結(jié)合下面的描述和附圖將會(huì)更好地理解本發(fā)明的實(shí)施例的這些和其它的方面。然而，應(yīng)該理解，下面的描述在指示本發(fā)明的優(yōu)選實(shí)施例和它們的諸多特定細(xì)節(jié)的同時(shí)，僅起到解釋的作用而不是限制作用?？梢栽诒景l(fā)明實(shí)施例的范圍內(nèi)進(jìn)行各種變更和修改而沒有脫離其精神，和本發(fā)明的實(shí)施例包括各種這樣的改變。


從下面的詳述并參照附圖將更好地理解本發(fā)明的實(shí)施例，附圖中圖1是根據(jù)本發(fā)明第一實(shí)施例的具有集成的碳納米管傳感器器件的集成電路一部分的橫截面圖；圖2是圖1所示器件的電路圖；圖3是與本發(fā)明的實(shí)施例結(jié)合使用的碳納米管晶體管器件的電路圖；圖4是根據(jù)本發(fā)明的第二實(shí)施例的集成碳納米管傳感器器件的橫截面圖；
圖5是圖4所示器件的電路圖；圖6是根據(jù)本發(fā)明的第三實(shí)施例的集成碳納米管傳感器器件的橫截面圖；圖7是圖6所示器件的電路圖；和圖8是本發(fā)明的一個(gè)實(shí)施例的優(yōu)選方法的流程圖。
具體實(shí)施例方式
參照附圖所顯示和下面所描述的非限定的實(shí)施例詳細(xì)地解釋本發(fā)明的實(shí)施例和其各種特性和優(yōu)越的細(xì)節(jié)。應(yīng)當(dāng)說明，附圖所示的特征不一定按比例繪制。為了避免本發(fā)明的實(shí)施例晦澀模糊省略了已知組件和工藝技術(shù)的描述。這里所用的示例僅僅想要幫助對本發(fā)明實(shí)施方法的理解，即本發(fā)明實(shí)施例可以被實(shí)現(xiàn)和進(jìn)一步使熟悉本發(fā)明的人員能實(shí)現(xiàn)該實(shí)施例的方法。因此，這些示例不應(yīng)當(dāng)被解釋為限制本發(fā)明實(shí)施例的保護(hù)范圍。
如上所述，仍然需要一種在工作過程中監(jiān)控集成電路的工作參數(shù)的新結(jié)構(gòu)和方法。本發(fā)明的實(shí)施例通過提供作為診斷傳感器能被嵌入到互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)集成電路的碳納米管場效應(yīng)晶體管(CNT FET)實(shí)現(xiàn)了這種需要?，F(xiàn)在參照附圖，尤其參照圖1到圖8，介紹本發(fā)明的優(yōu)選實(shí)施例。圖1到圖7和對它們的描述涉及單一的CMOS或CNT器件。然而，為了便于理解圖1到圖7的每幅圖僅示出了一個(gè)晶體管。而且，熟悉本發(fā)明的人員容易理解圖1到圖7所示的器件如何擴(kuò)展到更完整的集成電路結(jié)構(gòu)中。
圖1示出了本發(fā)明的第一實(shí)施例，其中CNT FET作為傳感器被集成到CMOS器件中。集成電路5a部分包括其中植入源極24擴(kuò)散區(qū)和漏極22擴(kuò)散區(qū)的硅圓片10。然后在位于源極24區(qū)和漏極22區(qū)之間部分的硅圓片10上面生長柵極絕緣層25，如氮氧化物。然后，在柵極絕緣層25上面構(gòu)造柵極30。然后接觸和通孔/金屬互連結(jié)構(gòu)45被連接到柵極30。另外，接觸和通孔/金屬互連結(jié)構(gòu)46被連接到漏極22區(qū)。在柵極30上面和靠近柵極絕緣層25以及凸起的源極24區(qū)和漏極22區(qū)的側(cè)面形成第一層間(interlevel)電介質(zhì)層35。而且，圍繞柵極30形成墊片15。
接下來，采用任何傳統(tǒng)的技術(shù)，如美國專利的公開文本US2003/0218224A1和US2001/0023986A1描述的技術(shù)，形成CNT FET傳感器器件，這兩篇專利所公開的全部內(nèi)容在這里作為參考文獻(xiàn)引用，其中CNT FET傳感器器件包括納米管55置于其間的源極區(qū)54和漏極區(qū)52和靠近CNT FET的源極54/漏極52/納米管55部分的柵極50。這樣，對應(yīng)的垂直CNT FET柵極50布置在靠近生長的CNT溝道處。柵極50可以由現(xiàn)存的金屬充填物形式(metal fill shapes)構(gòu)成。對CNT FET施以固定的偏壓，這樣其溝道電流的改變僅僅是由本地溫度、電壓、電流、電場和磁場梯度引起。
第二層間電介質(zhì)層40形成在第一層間電介質(zhì)層35上面，并圍繞CNT FET源極54、漏極52、柵極50和納米管55。盡管附圖顯示了CNT FET的通常的垂直源極54/漏極52/柵極50/納米管55部分，熟悉本領(lǐng)域的人員容易理解其包括了任何的構(gòu)造，包括水平構(gòu)造。
圖2進(jìn)一步顯示了集成電路5a，其中CMOS FET器件75包括柵極30、源極24和漏極22。同樣，CNT FET器件70包括柵極50、源極54和漏極52和位于源極54和漏極52之間的納米管55。如圖1和圖2所示，CNT FET器件70作為寄生器件被構(gòu)造到CMOS器件75，它們之間沒有電路連接。圖3更詳細(xì)地顯示了圖2的CNT FET器件70。
圖4和圖5顯示了本發(fā)明的第二實(shí)施例，它的實(shí)現(xiàn)類似于第一實(shí)施例，這樣在圖1-2和圖4-5中同樣的標(biāo)號(hào)對應(yīng)同樣的構(gòu)件。第一實(shí)施例和第二實(shí)施例的不同在于第二實(shí)施例的集成電路5b包括用于CMOS器件75和CNT FET器件70的共用的柵極60。
圖6和圖7顯示了本發(fā)明的第三實(shí)施例，它的實(shí)現(xiàn)類似于第一和第二實(shí)施例，這樣在圖1-2，圖4-5和圖6-7中同樣的標(biāo)號(hào)對應(yīng)同樣的構(gòu)件。第三實(shí)施例的不同在于第三實(shí)施例的集成電路5c包括用于CMOS器件75和CNT FET器件70的共用的柵極60、源極65。這樣，這樣的CNT FET器件70可以被放置在已存的CMOS信號(hào)通路或柵極疊層的最近處，共用相同的柵極電場源，從而用作“追隨器件”(follower device)，其中驅(qū)動(dòng)預(yù)先存在的CMOS器件75的信號(hào)能被跟隨的CNT FET器件70監(jiān)控。而且，已存的CMOS信號(hào)和柵極電壓被CNT FET器件70監(jiān)控，其中CNT FET器件與CMOS器件的源極65分享源極65和與CMOS器件柵極60分享柵極60。于是，CMOS器件柵極60的電壓同時(shí)影響CMOS器件75和CNT FET器件70的電場，這樣CNT FET器件70的電場與出現(xiàn)在CNT FET器件70的漏極52上的信號(hào)成正比關(guān)系。
根據(jù)本發(fā)明的實(shí)施例，CNT FET器件70用作CMOS器件75的溫度、電壓、電流、電場或磁場傳感器，其中CMOS器件75中本地的各個(gè)梯度被CNT FET器件70檢測。同樣，CNT FET器件70用作CMOS器件75的應(yīng)力和應(yīng)變傳感器，其中存在CMOS器件75中的應(yīng)力和應(yīng)變被CNT FET器件70檢測。進(jìn)一步，盡管顯示了兩個(gè)層間電介質(zhì)層35和40，熟悉本領(lǐng)域的人員容易理解可以使用更少或更多數(shù)目的層間電介質(zhì)和相應(yīng)的金屬配線層，帶有形成在任一個(gè)層間電介質(zhì)和相應(yīng)的金屬配線層中的CNT FET器件。
通過在集成電路5a、5b和5c中嵌入CNT FET器件70，其尺寸較集成電路5a、5b和5c上的臨界尺寸小許多倍，允許以最小芯片面積需求并且沒有電路退化或負(fù)載地本地測量關(guān)鍵的工作參數(shù)，如溫度、電壓、電流、電場和磁場信號(hào)。由于它們的相對小的尺寸、高靈敏度和與硅CMOS集成電路膜和工藝的材料相容性，CNT FET器件70優(yōu)選地用作傳感器。如上所述，可以使用已知的方法將CNT FET器件70嵌入CMOS工藝中以檢測在集成電路工作期間電場、溫度、磁場和相關(guān)重要性能的本地變化，這種檢測有利于提供關(guān)于正常運(yùn)行與有缺陷的電路和集成電路芯片5a、5b、5c區(qū)域的信息。而且，CNT FET器件70采用現(xiàn)存已知的方法和電路被導(dǎo)線連通并作為連接芯片內(nèi)和/或芯片外電路的界面。
根據(jù)本發(fā)明的該實(shí)施例，CNT FET器件70是場調(diào)制器件，其中碳納米管55的導(dǎo)電性能受到存在的電場的控制并且進(jìn)一步依賴于溫度、磁場、應(yīng)力和應(yīng)變。所以，CNT FET器件70被放置在靠近被監(jiān)控器件75處，這樣穿過CNT FET器件70的信號(hào)會(huì)受到鄰近器件或晶體管75施加的任何顯著的電場、磁場、溫度/應(yīng)力/應(yīng)變的變化的影響。進(jìn)一步，在替代實(shí)施例中，CNT FET器件70距離被監(jiān)控器件75足夠遠(yuǎn)以致于CNT FET器件70不會(huì)影響被監(jiān)控器件75的工作。CNTFET器件70相對于被監(jiān)控器件75的確切位置將根據(jù)不同的設(shè)計(jì)變化，也會(huì)依賴鄰近器件75需要被監(jiān)控的距離變化，這樣CNT FET器件70距離被監(jiān)控器件75越近，被監(jiān)控器件施加的場、應(yīng)力等越可能影響穿過CNT FET器件70的信號(hào)。電場、溫度、磁場、應(yīng)力和應(yīng)變不僅受到最近的CMOS器件75的正常工作的影響，而且也受到附近電路中的各種缺陷影響。因此將CNT FET器件70連接到適合的測量和放大電路會(huì)提供指示這些條件存在的信號(hào)。
圖8(連同圖1-7所示的實(shí)施例和組件)顯示了評(píng)價(jià)集成電路5a、5b、5c的工作參數(shù)的方法，其中該方法包括在集成電路5a、5b、5c中形成主晶體管75(102)；在集成電路5a、5b、5c中嵌入CNT FET器件70(104)；操作主晶體管75(106)；和使用CNT FET器件70檢測主晶體管75的信號(hào)(107)，其中信號(hào)包括溫度、電壓、電流、電場和磁場信號(hào)中的任一個(gè)。該方法進(jìn)一步包括使用CNT FET器件70測量集成電路5a、5b、5c中的應(yīng)力和應(yīng)變(109)，其中應(yīng)力和應(yīng)變包括機(jī)械和熱應(yīng)力/應(yīng)變之一。另外，該方法包括使用CNT FET器件70檢測集成電路5a、5b、5c中的有缺陷電路(111)。而且，形成主晶體管75(102)的步驟包括在任一個(gè)場效應(yīng)晶體管、二極管、導(dǎo)線、通孔、電阻器、電感器和電容器結(jié)構(gòu)中構(gòu)造主晶體管75。
CNT FET器件70可以被用作功率管理系統(tǒng)部件的傳感器。特別地，CNT FET器件70可以被用來判斷集成電路5a、5b、5c的區(qū)何時(shí)需要與該區(qū)的額外的功率通路/連接。而且，CNT FET器件70可以被用來判斷集成電路5a、5b、5c的區(qū)是否需要減少通到該區(qū)的功率通路/連接。還有，CNT FET器件70可以被用來測量在集成電路5a、5b、5c中的功率分布的電流/電壓和決定何時(shí)需要刷新備用/休眠電路。
在應(yīng)力/應(yīng)變可能允許器件性能的情況下，連同導(dǎo)致會(huì)影響器件功能性的錯(cuò)位，CNT FET器件70結(jié)合主FET75提供檢測集成電路5a、5b、5c的面積，該面積要經(jīng)受會(huì)導(dǎo)致器件退化和/或故障的升高的應(yīng)力/應(yīng)變水平。
通常，本發(fā)明提供一種包括第一(或主)晶體管75和一靠近(或替代地分開的)第一(或主)晶體管75的嵌入式碳納米管場效應(yīng)晶體管70的集成電路5a、5b、5c，其中CNT FET器件70的尺寸小于第一(或主)晶體管75。CNT FET器件70適于檢測來自第一(或主)晶體管75的信號(hào)，其中該信號(hào)包括任一溫度、電壓、電流、電場和磁場信號(hào)。而且，CNT FET器件70適于測量集成電路5a、5b、5c的應(yīng)力和應(yīng)變，其中該應(yīng)力和應(yīng)變包括任一機(jī)械和熱應(yīng)力和應(yīng)變。
另外，CNT FET器件70適于檢測集成電路5a、5b、5c中的有缺陷電路。根據(jù)一個(gè)實(shí)施例，第一(或主)晶體管75包括一金屬氧化物半導(dǎo)體結(jié)構(gòu)。而且，該第一(或主)晶體管75包括柵極30、源極24區(qū)、漏極22區(qū)和使柵極30與各個(gè)源極24區(qū)和漏極22區(qū)分開的柵極氧化物層25。而且，CNT FET器件70包括CNT FET柵極50、CNTFET源極區(qū)54、CNT FET漏極區(qū)52和分開CNT FET源極區(qū)54和CNT FET漏極區(qū)52的碳納米管55。根據(jù)一個(gè)實(shí)施例，第一(或主)晶體管30的柵極和CNT FET柵極50包括共同的(相同的)結(jié)構(gòu)60。根據(jù)又一個(gè)實(shí)施例，第一(或主)晶體管24的源極區(qū)和CNT FET源極區(qū)54包括一共同的(相同的)結(jié)構(gòu)65。
本發(fā)明的實(shí)施例可以用于微處理器、特殊用途的集成電路、SRAM結(jié)構(gòu)、存儲(chǔ)器單元的排列、宏、磁芯和具有已知的物理設(shè)計(jì)用于檢測電路元件的特定缺陷或特定特征的數(shù)字或模擬電路元件。例如，本發(fā)明的實(shí)施例可以用于功率應(yīng)用分析、熱特征、IDD、臨界通路分析、連同其它的芯片內(nèi)檢測和影響器件性能的診斷參數(shù)。
根據(jù)本發(fā)明的實(shí)施例，CNT FET器件70具有提高的分辨率性能，這是因?yàn)镃NT FET器件70的尺寸遠(yuǎn)遠(yuǎn)小于嵌入其中的CMOS器件75的尺寸，這就允許問題被定位在CNT FET器件70的特定位置并具有CNT FET器件70尺寸量級(jí)的空間分辨率。另外，由于CNT FET器件70被嵌入集成電路5a、5b、5c中和使用原始的CMOS集成電路5a、5b、5c固有的電路，CNT FET器件70具有在圓片量級(jí)或封裝部件量級(jí)的可操作性。而且，CNT FET器件70被構(gòu)造的足夠小，這樣由于碳納米管技術(shù)可得到的足夠小的FET直徑(與CMOS器件75的晶體管和互連導(dǎo)體相比)，它不會(huì)占據(jù)相當(dāng)大的芯片面積。而且，CNTFET器件70被這樣構(gòu)造，它不會(huì)負(fù)面影響電路和/或器件性能，這是由于CNT FET器件70僅僅通過溫度、電場、磁場、應(yīng)力或應(yīng)變被動(dòng)地連接到它監(jiān)控的器件和電路。
特定實(shí)施例的以上描述充分地揭示了本發(fā)明的一般規(guī)則，通過應(yīng)用現(xiàn)有的知識(shí)，其他人容易更改和/或適應(yīng)性修改諸如特定應(yīng)用的各種用途而沒有脫離共用的概念，因此，這種適應(yīng)性修改和更改應(yīng)當(dāng)和意欲包括在揭示的實(shí)施例的等同范圍內(nèi)。例如，盡管附圖和文字描述顯示了場效應(yīng)晶體管中的第一(或主)晶體管，本發(fā)明的實(shí)施例同樣適用于其它的晶體管和電路結(jié)構(gòu)，包括并不限于二極管、導(dǎo)線、通孔、電阻器、電感器和電容器結(jié)構(gòu)?？梢岳斫?，這里所用的措詞或技術(shù)是為了描述而不是限制的目的。因此，盡管已經(jīng)根據(jù)優(yōu)選的實(shí)施例描述了本發(fā)明的實(shí)施例，熟悉本領(lǐng)域的人員會(huì)認(rèn)識(shí)到本發(fā)明的實(shí)施例可以經(jīng)修改而落在附帶的權(quán)利要求書的精神和保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種集成電路，包括被監(jiān)控的器件，和靠近所述被監(jiān)控器件的碳納米管場效應(yīng)晶體管(CNT FET)。
2.如權(quán)利要求1所述的集成電路，其特征在于，所述碳納米管場效應(yīng)晶體管適于檢測來自所述被監(jiān)控器件的信號(hào)，其中所述信號(hào)包括溫度、電壓、電流、電場和磁場信號(hào)中的任一個(gè)。
3.如權(quán)利要求1所述的集成電路，其特征在于，所述碳納米管場效應(yīng)晶體管適于測量所述集成電路中的應(yīng)力和應(yīng)變，其中所述應(yīng)力和應(yīng)變包括機(jī)械和熱應(yīng)力和應(yīng)變中的任一種。
4.如權(quán)利要求1所述的集成電路，其特征在于，所述碳納米管場效應(yīng)晶體管適于檢測所述集成電路中的有缺陷電路。
5.如權(quán)利要求1所述的集成電路，其特征在于，所述被監(jiān)控器件包括一構(gòu)造在金屬氧化物半導(dǎo)體結(jié)構(gòu)中的晶體管。
6.如權(quán)利要求1所述的集成電路，其特征在于，所述被監(jiān)控器件包括柵極；源極區(qū)；漏極區(qū)；和使所述柵極與每個(gè)所述源極區(qū)和漏極區(qū)分開的柵極絕緣層。
7.如權(quán)利要求6所述的集成電路，其特征在于，所述碳納米管場效應(yīng)晶體管包括碳納米管場效應(yīng)晶體管柵極；碳納米管場效應(yīng)晶體管源極區(qū)；碳納米管場效應(yīng)晶體管漏極區(qū)；和分開所述碳納米管場效應(yīng)晶體管源極區(qū)和所述碳納米管場效應(yīng)晶體管漏極區(qū)的碳納米管。
8.如權(quán)利要求7所述的集成電路，其特征在于，所述被監(jiān)控器件的所述柵極和所述碳納米管場效應(yīng)晶體管柵極具有共同的結(jié)構(gòu)。
9.如權(quán)利要求7所述的集成電路，其特征在于，所述被監(jiān)控器件的所述源極區(qū)和所述碳納米管場效應(yīng)晶體管源極區(qū)具有共同的結(jié)構(gòu)。
10.如權(quán)利要求1所述的集成電路，其特征在于，所述被監(jiān)控器件包括場效應(yīng)晶體管、二極管、導(dǎo)線、通孔、電阻器、電感器和電容器中的任一個(gè)。
11.一種集成電路，包括主晶體管；和與所述主晶體管分開的嵌入式碳納米管場效應(yīng)晶體管(CNTFET)。其中，所述碳納米管場效應(yīng)晶體管適于檢測來自所述主晶體管的信號(hào)。
12.如權(quán)利要求11所述的集成電路，其特征在于，所述信號(hào)包括溫度、電壓、電流、電場和磁場信號(hào)中的任一種。
13.如權(quán)利要求11所述的集成電路，其特征在于，所述碳納米管場效應(yīng)晶體管適于檢測所述集成電路中的應(yīng)力和應(yīng)變，其中所述應(yīng)力和應(yīng)變包括機(jī)械應(yīng)力和應(yīng)變與熱應(yīng)力和應(yīng)變中的任一種。
14.如權(quán)利要求11所述的集成電路，其特征在于，所述碳納米管場效應(yīng)晶體管適于檢測所述集成電路中的有缺陷電路。
15.如權(quán)利要求11所述的集成電路，其特征在于，所述主晶體管包括金屬氧化物半導(dǎo)體結(jié)構(gòu)。
16.如權(quán)利要求11所述的集成電路，其特征在于，所述主晶體管包括柵極；源極區(qū)；漏極區(qū)；和使所述柵極與每個(gè)所述源極區(qū)和漏極區(qū)分開的柵極絕緣層。
17.如權(quán)利要求16所述的集成電路，其特征在于，所述碳納米管場效應(yīng)晶體管包括碳納米管場效應(yīng)晶體管柵極；碳納米管場效應(yīng)晶體管源極區(qū)；碳納米管場效應(yīng)晶體管漏極區(qū)；和分開所述碳納米管場效應(yīng)晶體管源極區(qū)和碳納米管場效應(yīng)晶體管漏極區(qū)的碳納米管。
18.如權(quán)利要求17所述的集成電路，其特征在于，所述主晶體管的所述柵極與所述碳納米管場效應(yīng)晶體管柵極具有共同的結(jié)構(gòu)。
19.如權(quán)利要求17所述的集成電路，其特征在于，所述主晶體管的所述源極區(qū)和所述碳納米管場效應(yīng)晶體管源極區(qū)具有共同的結(jié)構(gòu)。
20.如權(quán)利要求11所述的集成電路，其特征在于，所述主晶體管包括場效應(yīng)晶體管、二極管、導(dǎo)線、通孔、電阻器、電感器和電容器中的任一個(gè)。
21.一種評(píng)估集成電路的工作參數(shù)的方法，所述的方法包括在所述集成電路中形成主晶體管；在所述集成電路中嵌入碳納米管場效應(yīng)晶體管(CNT FET)；操作所述主晶體管；和使用所述碳納米管場效應(yīng)晶體管檢測來自所述主晶體管的信號(hào)。
22.如權(quán)利要求21所述的方法，其特征在于，在所述檢測步驟中，所述信號(hào)包括溫度、電壓、電流、電場和磁場信號(hào)中的任一種。
23.如權(quán)利要求21所述的方法，進(jìn)一步包括使用所述碳納米管場效應(yīng)晶體管檢測所述集成電路中的應(yīng)力和應(yīng)變，其中所述應(yīng)力和應(yīng)變包括機(jī)械應(yīng)力和應(yīng)變與熱應(yīng)力和應(yīng)變的任一種。
24.如權(quán)利要求21所述的方法，進(jìn)一步包括使用所述碳納米管場效應(yīng)晶體管檢測所述集成電路中的有缺陷電路。
25.如權(quán)利要求21所述的方法，其特征在于，所述形成主晶體管的步驟包括將所述主晶體管構(gòu)造為場效應(yīng)晶體管、二極管、導(dǎo)線、通孔、電阻器、電感器和電容器結(jié)構(gòu)中的任一結(jié)構(gòu)。
全文摘要
一種集成電路的形成方法和結(jié)構(gòu)，它包括第一晶體管和靠近第一晶體管的嵌入式碳納米管場效應(yīng)晶體管(CNT FET)，其中CNT FET的形成尺寸小于第一晶體管。該CNT FET適于檢測來自第一晶體管的信號(hào)，其中該信號(hào)包括溫度、電壓、電流、電場和磁場信號(hào)的任一種。而且，該CNT FET適于檢測集成電路中的應(yīng)力和應(yīng)變，其中該應(yīng)力和應(yīng)變包括機(jī)械應(yīng)力和應(yīng)變與熱應(yīng)力和應(yīng)變中的任一種。另外，該CNT FET適于檢測集成電路中的有缺陷電路。
文檔編號(hào)G01R31/26GK1738044SQ20051008203
公開日2006年2月22日 申請日期2005年7月5日 優(yōu)先權(quán)日2004年8月20日
發(fā)明者馬克·C.·哈克, 馬克·E.·馬斯特斯, 利亞·M.·P.·帕斯特爾, 戴維·P.·瓦爾萊特 申請人:國際商業(yè)機(jī)器公司