專利名稱：加速度傳感器芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及提高靈敏度的加速度傳感器芯片。
背景技術(shù)：
使用應用了半導體微細加工技術(shù)的微細加工、制造數(shù)百μm左右的微小的可動構(gòu)造體的技術(shù)在逐漸發(fā)展。開始應用于例如各種傳感器、光通信領(lǐng)域中的光開關(guān)、高頻率(RF)零件等。
這樣的可動構(gòu)造體由于可以通過現(xiàn)有的半導體制造工序進行制造，因此可以集成在單一的芯片上。
將包括上述可動構(gòu)造體的、形成具有特殊功能的系統(tǒng)的芯片稱為Micro-Electrical-Mechanical-Systems(微電機系統(tǒng))MEMS，或者Micro-Systems-Technology(微系統(tǒng)技術(shù))MIST，(以下只稱為MEMS器件)。
這樣的MEMS器件就是所謂的加速度傳感器(例如，參照專利文獻1)。
以下參照圖9，就專利文獻1中所述的現(xiàn)有的加速度傳感器的構(gòu)成概要進行說明。
圖9(A)是從上面?zhèn)瓤船F(xiàn)有的加速度傳感器芯片組件、用于說明構(gòu)成元件的概略俯視圖。圖9(B)是表示在圖9(A)的A-A’所示的點劃線上切開的切口的示意圖，圖9(C)是表示在圖9(A)的B-B’所示的點劃線切開的切口的示意圖。
根據(jù)該文獻中所述的壓電式加速度傳感器110，具有柔性地支撐壓鐵固定部114a的周邊固定部112和固定在壓鐵固定部114a上的壓鐵部114b。壓鐵固定部114a通過梁部116與周邊固定部112連接。在梁部116上設(shè)置檢測壓鐵部114b位移的壓電元件136。
壓電式加速度傳感器110的上面外形與收容壓鐵固定部114a和壓鐵部114b的開口部150的上面形狀是正方形。
而且，為了限制壓鐵部114b的位移，具有與壓鐵部114b的上面分離設(shè)置的限制器119。
專利文獻1特開2004-198243號公報根據(jù)上述現(xiàn)有的加速度傳感器芯片的構(gòu)成，從上面?zhèn)瓤粗苓吂潭ú?、壓鐵部以及收容壓鐵部的槽部、即整個加速度傳感器芯片時的平面形狀被設(shè)計成正方形。
加速度傳感器芯片存在被與控制該加速度傳感器芯片動作的控制芯片等其他芯片組合的情況。近年來，包括有這樣的加速度傳感器芯片的加速度傳感器芯片組件隨著內(nèi)裝有這樣的組件的機器的小型化或薄型化，對組件進一步的小型化或薄型化的要求更加強烈。
但是，由于如果要使加速度傳感器芯片進一步小型化或薄型化，必然要降低壓鐵部的體積、即質(zhì)量，因此，加速度、振動、傾斜等檢測靈敏度降低。
并且，如果加速度傳感器芯片如上所述具有正方形的平面形狀，則為了對應組件的薄形化的要求，將包括加速度傳感器芯片的多張芯片平面地并排設(shè)置、組件化的情況下，與組件內(nèi)的其他芯片等組合、很難得到用平面最小面積進行組合的布局，很難使組件的平面尺寸小型化。
因此，希望實現(xiàn)以下技術(shù)，即，既實現(xiàn)進一步的小型化或薄形化、又使組件內(nèi)的布局簡單，并且無損于檢測靈敏度的加速度傳感器芯片。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述課題而形成。為了解決上述課題，本發(fā)明的加速度傳感器芯片主要包括以下的構(gòu)成。
即，加速度傳感器芯片具有框架部?？蚣懿烤哂虚L方形的上面以及與該上面相對的下面。
框架部具有框架體部和突起部。框架體部是長方形的框形體，仿照芯片的外形。突起部從框形體的各短邊的中心起向著垂直地相對的短邊突出設(shè)置。
加速度傳感器芯片還共具有四個梁部。這些梁部從框形體的各長邊的中心起垂直地、向著相對的長邊突出設(shè)置的同時，從突起部的前端起分別設(shè)置在突起部的延伸方向。
加速度傳感器芯片還具有可動構(gòu)造體。該可動構(gòu)造體被上述梁部可動地支撐?？蓜訕?gòu)造體具有正方形的中心壓鐵部和多個突出壓鐵部。中心壓鐵部具有正方形的第一表面(上面)、與該第一表面平行地相對并且與第一表面的形狀相同的第二表面(下面)以及被第一表面和第二表面夾住的四個側(cè)面。該中心壓鐵部被設(shè)置成其側(cè)面單獨與上述的梁部的前端連接。因此，整個看中心壓鐵部，具有大致長方形的第一主表面(上面)、與該第一主表面相對的第二主表面(下面)以及被第一主表面和第二主表面夾住的四個側(cè)面。突出壓鐵部與中心壓鐵部鄰接的側(cè)面彼此之間形成的四個拐角部分別連接。此時，各四個突出壓鐵部被設(shè)置成使第一主表面的短邊與框形體的短邊平行、并且長邊與框形體的長邊平行地延伸。而且，各突出壓鐵部分別與框形體、突起部、梁部之間被留有空間地、以不接觸的狀態(tài)設(shè)置。
加速度傳感器芯片最好還具有多個薄板狀的限制器。限制器被設(shè)置成從框架體部突出的狀態(tài)、不與突出壓鐵部接觸并且延伸在突出壓鐵部上的遮檐狀。該限制器是用于限制可動構(gòu)造體過量的位移的功能部。
根據(jù)本發(fā)明的加速度傳感器芯片的構(gòu)成，由于從上面?zhèn)瓤醇铀俣葌鞲衅餍酒钠矫嫱庑我约巴怀鰤鸿F部的平面形狀時為長方形，因此不增加芯片的厚度就可以增大突出壓鐵部的質(zhì)量。因此，既可以提高加速度傳感器芯片的檢測靈敏度，又可以實現(xiàn)加速度傳感器芯片的進一步的薄形化。
并且，由于芯片的外形可以形成長方形，因此，容易與各種形狀的芯片組合，使平面尺寸為最小地進行布局、組件化。因此，既可以提高加速度傳感器芯片的檢測靈敏度，又可以實現(xiàn)加速度傳感器芯片組件的進一步小型化和薄形化。
而且，由于可以利用突起部增加限制器的面積或增加設(shè)置數(shù)量，可以抑制可動構(gòu)造體過量的位移，減少加速度傳感器芯片的故障。


圖1是表示從上面看用于說明加速度傳感器芯片的構(gòu)成元件的概略俯視圖。
圖2(A)是表示在圖1的A-A’所示的點劃線上切開的切口的示意圖，(B)是在圖1的B-B’所示的點劃線上切開的切口的示意圖。
圖3是表示從下面看用于說明加速度傳感器芯片的構(gòu)成元件的概略仰視圖。
圖4(A)、(B)和(C)是表示將加速度傳感器芯片在相當于圖1的A-A’所示的點劃線的位置上切開的切口的概略示意圖。
圖5(A)、(B)和(C)是接著圖4(C)的示意圖。
圖6(A)和(B)是接著圖5(C)的示意圖。
圖7(A)是接著圖6(B)的示意圖，(B)是(A)的區(qū)域R的平面的主要部位擴大圖。
圖8(A)和(B)是接著圖7(A)的示意圖。另外，在(A)上，(Aa)是表示在相當于圖1(A)的A-A’所示的點劃線的位置上切開的切口的概略示意圖。(Ab)是表示在與(Aa)相同的時間、在相當于圖1(A)的B-B’所示的點劃線的位置上切開的切口的概略示意圖。
圖9是現(xiàn)有技術(shù)的概略說明圖。
具體實施例方式
以下參照附圖，就本發(fā)明的實施方式進行說明。另外，在圖中，只不過將各構(gòu)成成分的形狀、大小以及設(shè)置關(guān)系在可以理解本發(fā)明的程度進行了概略的表示，因此，本發(fā)明不局限于圖中的示例。
并且，在以下的說明中，雖然使用了特定的材料、條件以及數(shù)值條件等，但這些只不過是適當?shù)氖纠唬虼?，本發(fā)明不局限于這些適當?shù)氖纠?br> 在用于以下說明的各圖中，同樣的構(gòu)成成分用同樣的符號表示，有時省略其重復說明，請予以理解。
首先參照圖1～圖3，就本發(fā)明的加速度傳感器芯片的構(gòu)成示例進行說明。在此，以具有包括所謂的壓電元件的電橋回路的壓電式三軸半導體加速度傳感器芯片為例進行說明。
圖1是從上面看用于說明加速度傳感器芯片的構(gòu)成元件的概略俯視圖。
圖2(A)是表示在圖1的A-A’所示的點劃線上切開的切口的示意圖，圖2(B)是在圖1的B-B’所示的點劃線上切開的切口的示意圖。
圖3是從下面看用于說明加速度傳感器芯片的構(gòu)成元件的概略仰視圖。
如圖1和圖3所示，加速度傳感器芯片10的平面形狀為長方形，被安裝在平行平面板狀的半導體電路板上。半導體電路板可以使用例如所謂的SOI電路板(在后面詳細敘述)。
加速度傳感器芯片10具有框架部12?？蚣懿?2具有仿照加速度傳感器芯片10外形的長方形的長方形框形體12c和多個突起部12d。也將該框形體12c稱為框架體部?？蚣荏w部12c的短邊以及長邊構(gòu)成寬度和厚度相同的長方體。
在圖1和圖3所示的構(gòu)成例中，從框架部12的表面，即上面12a到電路板背面，即下面12b的厚度是第一厚度D1，上面12a以及下面12b被相互平行地相對設(shè)置。并且，框架體部12c的長邊和短邊分別在圖中所示的x軸和y軸方向延伸。
在圖1～圖3所示的構(gòu)成例中，具有與框架部12一體形成的兩個突起部12d。該突起部的形狀是長方體。一個突起部12d被設(shè)置在框架體部12c，即框形體12c的兩條短邊的一方上，另一個突起部12d被設(shè)置在另一方的短邊上。這些突起部12d從各短邊的中心起向著相對的另一方的短邊，與前者的短邊垂直方向(x方向)地突出設(shè)置。該突起部12d的寬度和突出長度將在后面敘述，厚度為第一厚度D1。并且突起部12d的上面和下面分別在與框架體部12c的上面和下面同樣的高度上。
加速度傳感器芯片10還具有多個梁部16。在圖1至圖3所示的構(gòu)成例中，加速度傳感器芯片10具有四個梁部16。這些梁部16被延伸設(shè)置在連接長方形的相對的邊的中心的十字交叉線上。這些梁部16的上面在與上面12a同一面高度，即同一高度上。梁部16的厚度是比第一厚度D1薄的第二厚度D2。各梁部16具有整體細長的薄板形的長方體的形狀。
梁部16首先從框架體部12c、即長方形的兩條相對的長邊的各中央部各突出一根，與長邊一體設(shè)置。這兩條梁部16被設(shè)置成與該長邊垂直的方向、向著該長方形的中心C的方向(y方向)延伸。
而且，另外的兩條梁部16從突起部12d的前端12da各突出一根，與短邊一體設(shè)置。這兩條梁部16被設(shè)置成與該短邊垂直的方向、向著中心C的方向(x方向)延伸。這四條梁部16是由于加速度的變化而產(chǎn)生彎曲的部分，因此，最好用相同質(zhì)地的材料形成相同的形狀。即，這些梁部16的寬度、長度以及厚度最好相互相同。但在無損本發(fā)明目的的范圍內(nèi)，也可以使多根梁部16的寬度、長度以及厚度互不相同。
這些梁部16的前端相互分離，x方向和y方向的兩個相對的前端間距離相等。這些相對的梁部16間的間隔可以根據(jù)設(shè)計設(shè)定成任意的適當?shù)闹怠Ｒ坏Q定了該間隔，則確定了設(shè)置在框架體部12c的長邊上的梁部16的長度，因此，確定了設(shè)置在框架體部12c的短邊上的突起部12d的長度。并且，突起部12d的寬度在該示例中與梁部16的寬度相同，但不局限于此。
加速度傳感器芯片10具有可動構(gòu)造體14。可動構(gòu)造體14被設(shè)置在長方形的框架體部12c的中心，與其中心一致?？蓜訕?gòu)造體14在圖2中的空心的雙向箭頭的A和B所示的方向上被四個梁部16可動地支撐。即可動構(gòu)造體14與四根梁部16的前端連接，與這些梁部16一體形成，被吊在框架部12的內(nèi)側(cè)空間、即開口部(凹部)15內(nèi)。另外，該開口部15在進行半導體電路板加工、形成相互形狀或尺寸不同的框架部12、梁部16以及可動構(gòu)造體14時，是包括形成在半導體電路板上的凹部和貫通孔的空間。
可動構(gòu)造體14的上面與框架部12和梁部16的上面在相同的高度?？蓜訕?gòu)造體14具有中心壓鐵部14a和從該中心壓鐵部14a突出的、與其一體形成的突出壓鐵部14b。
中心壓鐵部14a是上面和下面形成正方形的長方體形狀的塊體。該正方形的長邊與上述梁部16的相對的前端間的距離相等。并且，中心壓鐵部14a的厚度是第一厚度D1和第二厚度D2中間的第三厚度D3。即，如圖2(A)所示，中心壓鐵部14a具有正方形的第一表面14aa和與該第一表面14aa平行地、與同第一表面14aa相對的第一表面14aa相同形狀的第二表面14ab。即，正方形的第一和第二表面14aa以及14ab的各邊相互平行地相對。
中心壓鐵部14a具有中心壓鐵部側(cè)面14ac。即，四個中心壓鐵部側(cè)面14ac被第一表面14aa和第二表面14ab夾住。四個中心壓鐵部側(cè)面14ac與各鄰接的側(cè)面相互垂直連接、形成拐角部14ad。
已說明的梁部16與中心壓鐵部側(cè)面14ac直角地連接。并且，梁部16與第一表面14aa同樣的高度地與中心壓鐵部14a連接。
突出壓鐵部14b是長方體的塊體。突出壓鐵部14b具有第一主表面14ba和與第一主表面14ba相對的第二主表面14bb，第一主表面14ba具有短邊14bc和長邊14bd。
突出壓鐵部14b具有四個被大致長方形的第一主表面14ba和第二主表面14bb夾住的長方形的突出壓鐵部側(cè)面14bf。
突出壓鐵部14b由于在中心壓鐵部14a的中心壓鐵部側(cè)面14ac形成的已說明的拐角部14ad上各設(shè)置一個，因此共四個。四個突出壓鐵部14b用相同的材質(zhì)形成相同的形狀和尺寸。使各突出壓鐵部14b的第一主表面14ba的短邊14bc的方向沿著y方向?qū)R，并使長邊bd的方向沿著x方向?qū)R。這樣，突出壓鐵部14b與中心壓鐵部14a一體形成，并且，與上述的框架部12(框架體部12c以及突出部12d)和梁部16具有一定寬度的間隙50地分離設(shè)置。而且，突出壓鐵部14b與后述的限制器19具有空隙50地分離設(shè)置。該突出壓鐵部14b的厚度D4在中心壓鐵部14a側(cè)在第一和第二厚度D1和D2之間即可，最好與第三厚度D3相同。
并且，突出壓鐵部14b的框架體部12c側(cè)的端部的厚度為去掉上面?zhèn)缺〉匦纬伞⒉慌c后述的限制器19接觸的第五厚度的厚度D5。即，突出壓鐵部14b被中心壓鐵部14a支撐，框架部12不與梁部16和限制器19接觸，整體為長的長方體設(shè)置在x方向上。
突出壓鐵部14b自身的周側(cè)面與框架部12以及梁部16的各相對的壁面平行。這樣，四個突出壓鐵部14b以兩行兩列的狀態(tài)被各一個地收容在框架體部12c的框內(nèi)。行間的隔斷由突起部12d、梁部16和中心壓鐵部14a的直線排列形成，并且，列間的隔斷由梁部16、中心壓鐵部14a的直線排列形成。另外，上述空隙50構(gòu)成開口部15的一部分，貫通加速度傳感器芯片10地設(shè)置。
在這樣的可動構(gòu)造體14的構(gòu)成中，向突出壓鐵部14b的短邊14bc的延伸方向(y方向)過量的位移被框架體部12c和突起部12d限制。尤其是，利用突起部12d可以進一步提高加速度傳感器芯片10的耐撞擊性。
上述的框架部12、梁部16以及可動構(gòu)造體14在同一個平面內(nèi)分別具有上面、全部被一體連接。
如果使四根梁部16形成相同的長度，則無論向作為長方體的框架部12、突出壓鐵部14b的x方向和y方向的長度是否相同(即縱橫比)，都可以使加速度傳感器芯片的靈敏度大致均等。
加速度傳感器芯片10具有多個限制器19。限制器19在圖2中是抑制向與可動構(gòu)造體14的上下面垂直的空心雙向箭頭A方向進行過量的位移的薄板狀體。
限制器19從框架體部12c起在框架體部12c的內(nèi)側(cè)空間遮檐狀地突出延伸。此時，限制器19不與突出壓鐵部14b接觸，延伸設(shè)置在突出壓鐵部14b的一部分的上側(cè)。即，限制器19沿著框架部12的上面12a、與突出壓鐵部14b相對地延伸。另外，也將與限制器19相對的突出壓鐵部的一部分區(qū)域稱為相對部。
限制器19在圖1至圖3所示的構(gòu)成例中分別延伸在位于突出壓鐵部14b的各個框架12側(cè)的兩個拐角部14bg上。在該示例中，一方的限制器19被設(shè)置在框架體部12c的短邊和長邊形成的拐角部、從這些短邊和長邊三角翼狀地伸出。另一方的限制器19被設(shè)置在框架體部12c的短邊和突起部12d形成的拐角部、三角翼狀地伸出。因此，與限制器19的三角形狀對應、突出壓鐵部14b的各個框架體部12c的短邊側(cè)的拐角部的上面?zhèn)?、即相對部被形成薄壁的層差?4be，不與限制器19接觸。
通過這樣，由于限制器19存在于突出壓鐵部14b的兩個拐角上，即從數(shù)量上通過更多的限制器19限制突出壓鐵部14b過量的位移，因此，可以確實進一步限制可動構(gòu)造體14向上下面方向(圖2中的雙向箭頭A以及B方向)的不必要的位移。其結(jié)果，提高了加速度傳感器芯片的耐撞擊性。即，即使在施加大幅度超過加速度傳感器芯片的檢測界限的撞擊(加速度)的情況下，通過多個限制器可以分散施加在每個突出壓鐵部上的應力，因此可以更加確實防止加速度傳感器芯片的故障。
限制器19的形狀不局限于圖示例。例如，也可以使限制器19延伸在突出壓鐵部14b的各框架體部12c側(cè)的兩個拐角部14bg(參照圖3)的上側(cè)，以具有包含在與框架體部12c的上面12a相同平面內(nèi)的上面的形式伸出，并且也可形成具有從框架體部12c的長邊到突起部12d的邊的矩形的遮檐狀體。
通過這樣，限制器19由于可以用更大的面積覆蓋突出壓鐵部14b的第一主表面14ba上，因此，可以確實防止由于過大的撞擊對加速度傳感器芯片的破壞。
如上所述，突出壓鐵部14b與限制器19的相對部比非相對部分形成更薄壁。該薄壁部在圖3中如虛線圈所示，形成在包括拐角部14bg的區(qū)域。該上面在低于厚壁部的上面，即第一主表面14ba的位置，因此，理所當然地在厚壁部和薄壁部之間形成階梯形的層差部14be。為了使突出壓鐵部14b和限制器19在規(guī)定范圍內(nèi)進行加速度測定時不進行接觸，層差部14be最好使其平面形狀形成稍微大于限制器19的形狀以及大小的相似形。層差部14be的高度D5以及面積考慮到限制器19的大小和形狀，并且以在規(guī)定的范圍內(nèi)進行加速度的測定時不妨礙加速度傳感器芯片10的動作為條件，可以適當?shù)厝我庑纬伞?br> 在梁部16上根據(jù)所設(shè)計的適當數(shù)量形成用于檢測加速度其彎曲的大小的功能元件17。功能元件17可以使用壓電元件17。并且，最好使用包含壓電元件和電線35的所謂電橋電路36。該壓電元件設(shè)置在可以測定作為測定對象的加速度的適當位置上即可。
參照圖6(B)就壓電元件的構(gòu)成進行更具體的說明。在各個壓電元件17上埋入貫通后述的熱氧化膜32的接觸孔34，連接用于將信號向外部輸出的電線35。電線35可以使用例如現(xiàn)有的鋁(Al)等材料。在加速度傳感器芯片10的表面上形成鈍化膜38。
并且，在框架12上設(shè)置有與梁部16的壓電元件電連接的電極墊片18。該電極墊片18在本示例中使鈍化膜38開口、將一部分電線35露出地形成。
壓電元件17通過LOCOS氧化膜24被進行元件相互分離。
以下就該加速度傳感器芯片10的動作進行簡單的說明。
一旦向加速度傳感器芯片10施加加速度，可動構(gòu)造體14則位移。即，在支撐可動構(gòu)造體14的梁部16上產(chǎn)生對應可動構(gòu)造體14的位移量的大小的彎曲。將該彎曲的大小作為設(shè)置在梁部16上的壓電元件17的點電阻值的變化量進行測量。被測量的電阻值的變化量通過與包含壓電元件17的電橋電路進行電連接的電極墊片18、被向加速度傳感器芯片10的外部的檢測電路等輸出。這樣，施加在加速度傳感器芯片10上的加速度被定量地檢測。
(加速度傳感器芯片的制造方法)以下參照圖4～圖8就加速度傳感器芯片的制造方法進行說明。另外，該加速度傳感器芯片的制造工序除了形成突起部以及作為特征形狀的限制器之外，與現(xiàn)有的加速度傳感器芯片的制造工序幾乎沒有變化，因此只進行簡單的說明。
圖4(A)、(B)以及(C)是表示將制造中的加速度傳感器芯片在相當于圖1的A-A’所示的點劃線的位置上切開的切口的概略示意圖。
圖5(A)、(B)和(C)是接著圖4(C)的示意圖。
圖6(A)和(B)是接著圖5(C)的示意圖。另外，圖6(B)是表示在相當于圖1(A)的A-A’所示的點劃線的位置上切開的切口的概略圖。
圖7(A)是接著圖6(B)的示意圖，圖7(B)是圖7(A)的區(qū)域R的平面的主要部位擴大圖。
圖8(A)、(B)和(C)是接著圖7(A)的示意圖。另外，在圖8(A)上，圖8(Aa)是表示在相當于圖1(A)的A-A’所示的點劃線的位置上切開的切口的概略圖。圖8(Ab)是表示在與圖8(Aa)相同的時間、在相當于圖1(A)的B-B’所示的點劃線的位置上切開的切口的概略圖。
首先，如圖4(A)所示，準備電路板20。電路板20具有第一面20a以及該第一面20a與該第一面20a相對的第二面20b。該電路板20最好由SOI(Silicon On Insulator)晶片形成，SOI晶片具有層壓第一硅層21、作為硅氧化膜的替代層(BOX層)22以及第二硅層23。
在電路板20上事先設(shè)定通過劃線S劃分的多個芯片區(qū)域20c。在本示例中，在設(shè)置的多個芯片區(qū)域20c中以一個為代表進行說明。該芯片區(qū)域20c是通過單片化形成加速度傳感器芯片10的區(qū)域。
然后在電路板20的芯片區(qū)域20c的內(nèi)側(cè)設(shè)定其內(nèi)周框區(qū)域20d。該內(nèi)周框區(qū)域20d不形成可動構(gòu)造體14，之后作為框(框架部)劃出加速度傳感器芯片10的外形的區(qū)域。
即，在芯片區(qū)域20c上包含形成框架部12的框架(內(nèi)周框)區(qū)域20d、形成可動構(gòu)造體14的可動構(gòu)造體形成預定區(qū)域14X以及形成梁部16的梁部形成預定區(qū)域16X。
然后裝入發(fā)揮加速度傳感器芯片的本質(zhì)功能的可動構(gòu)造體14。該可動構(gòu)造體如參照圖1所進行的說明，具有中心壓鐵部14a和突出壓鐵部14b。
因此，首先如圖4(B)所示，在該電路板20的第一硅層21上，即第一面20a側(cè)，按照通常的方法形成墊片(Pad)氧化膜25以及硅氮化膜26。
然后，通過現(xiàn)有的光刻法工序進行墊片氧化膜25以及硅氮化膜26的圖案形成、形成規(guī)定的掩膜圖形。該掩膜圖形是用于形成后述的LOCOS(Local Oxidation of Silicon硅的局部氧化)氧化膜的掩膜圖形。
然后，如圖4(C)所示，按照通常的方法形成LOCOS氧化膜24。該LOCOS氧化膜24對后述的功能元件(17壓電元件)進行元件分離。
然后，去掉作為掩膜圖形而使用的墊片氧化膜25以及硅氮化膜26。在此，使電路板20的厚度為D1。
然后，按照通常的方法形成壓電元件。例如，首先如圖5(A)所示，在電路板20上以上述的LOCOS氧化膜24作為掩膜，進行離子注入。該離子注入工序使用現(xiàn)有的離子注入裝置即可。按照通常的方法向從LOCOS氧化膜24露出的區(qū)域作為離子30注入例如硼(B)的P型雜質(zhì)。
然后，按照通常的方法，進行被注入的離子的熱擴散工序，將被注入的離子擴散到LOCOS氧化膜24的下側(cè)的區(qū)域。
通過該熱擴散工序，在從電路板20的LOCOS氧化膜24露出的區(qū)域上形成熱氧化膜32(圖5(A))。
這樣，按照通常的方法，在電路板20的規(guī)定位置上、即梁部形成預定區(qū)域16X上裝入壓電元件。
然后，如圖5(B)所示，通過現(xiàn)有的光刻法工序和腐蝕工序形成用于與擴散層(壓電元件)進行電連接的貫通熱氧化膜32的接觸孔34。
然后，如圖5(C)所示，在LOCOS氧化膜24和熱氧化膜32上通過現(xiàn)有的形成工序形成埋入接觸孔34的電線35。
通過該工序，壓電元件17與電線35進行電連接，形成了包括壓電元件的電橋電路36。并且，此時，電線35的一部分被導出，延伸到芯片的任意的適當位置，例如框架部12上。
然后，如圖6(A)所示，按照通常的方法去掉露出熱氧化膜32的區(qū)域(后述的可動構(gòu)造體14、梁部16的形成預定區(qū)域14X、16X)。
而且，如圖6(B)所示，在電路板20上形成例如硅氮化膜(Si3N4)的鈍化膜38。
此時，鈍化膜38通過現(xiàn)有的光刻法工序和腐蝕工序被形成圖案。該圖案形成時，也可以使與上述壓電元件連接的電線35(電橋電路36)的一部分從設(shè)置在框架部12上的鈍化膜38上露出，形成電極墊片18。
然后，形成作為可動構(gòu)造體14、梁部16以及限制器19(參照圖1)還未完成的前驅(qū)可動構(gòu)造體14Xa、前驅(qū)梁部16Xa以及前驅(qū)限制器19Xa(有時也將這些只統(tǒng)稱為前驅(qū)結(jié)構(gòu)體)。前驅(qū)結(jié)構(gòu)體被替代層22固定。前驅(qū)結(jié)構(gòu)體通過對替代層22作為腐蝕限制器層進行部分腐蝕、形成間隙50以及凹部15而得到電路板20的第一面20a側(cè)以及第二面20b側(cè)的第一以及第二硅層21以及23。
為此，例如首先為了形成間隙50，通過現(xiàn)有的光刻法工序例如接觸曝光工序或投影曝光工序形成厚膜保護膜的掩膜圖形(無圖示)。
該掩膜圖形為內(nèi)周框區(qū)域20d的內(nèi)側(cè)，使可動構(gòu)造體形成預定區(qū)域14X、梁部形成預定區(qū)域16X以及限制器形成預定區(qū)域19X以外的區(qū)域開口。
即，該掩膜圖形作為劃分后述的可動構(gòu)造體形成預定區(qū)域14X以及限制器形成預定區(qū)域19X的線狀的圖案而形成(也參照圖7(B))，該圖案即具有線狀的開口部40和限制器形成用開口部40a，線狀的開口部40劃分框架部12以及可動構(gòu)造體14，限制器形成用開口部40a包括劃分可動構(gòu)造體14以及限制器19、與開口部40連續(xù)地設(shè)置的線狀開口部40aa以及設(shè)置在限制器形成預定區(qū)域19X上的多個點狀開口部40ab。
尤其是限制器形成用開口部40a的點狀開口部40ab的形狀、尺寸、數(shù)量以及設(shè)置位置與限制器分離用開口部的形狀一致、即使可動構(gòu)造體和限制器分離，并且在無損限制器功能的范圍內(nèi)，任意適當?shù)匦纬杉纯伞?br> 然后，如圖7(A)所示，以該掩膜圖形作為掩膜，按照通常的方法，進行例如所謂的Bosh法的腐蝕。具體是，從露出的第一硅層21的表面到作為替代層的BOX層22的表面進行第一硅層21的腐蝕。該腐蝕例如用ICP(Inductively Coupled Plasma感應耦合等離子體)方式、使用C4F8材料進行側(cè)壁保護，并且，腐蝕劑使用SF6進行腐蝕。該腐蝕通過適當反復進行側(cè)壁保護工序和腐蝕工序，進行深度腐蝕即可。
如圖7(B)所示，通過該腐蝕工序形成了貫通第一硅層21、使BOX層22露出的開口部40以及限制器形成用開口部40a。在該示例中，作為限制器形成用開口部40a，在使限制器19和突出壓鐵部14b分離的線狀開口部40aa以及限制器形成預定區(qū)域19X上形成9個點狀開口部40ab。
在此，使用BOX層22作為腐蝕限制器層進行腐蝕。因此，BOX層22沒有被該工序去掉。即，前驅(qū)可動構(gòu)造體14Xa、前驅(qū)梁部16Xa以及前驅(qū)限制器19Xa在此時通過BOX層22被連接。
即，通過形成到達BOX層22的開口部40以及限制器形成用開口部40a，留下了可動構(gòu)造體形成預定區(qū)域14X的第一硅層部分21a、梁部形成預定區(qū)域16X的第一硅層部分21b、框架部12的第一硅層部分21c以及限制器19的第一硅層部分21d。
然后，如圖8(A)，即圖8(Aa)和(Ab)所示，對第二硅層23進行腐蝕。
具體是，將電路板20顛倒，使第二面20b為上側(cè)，從電路板20的第二面20b側(cè)利用光刻法技術(shù)形成與上述相同的厚膜保護膜的掩膜圖形(無圖示)，然后，通過進行利用Bosh法的腐蝕工序，進行深度加工即可。該腐蝕對留下框架部12的內(nèi)周框區(qū)域20d的內(nèi)側(cè)區(qū)域進行。
此時，對于梁部形成預定區(qū)域16X，將BOX層22作為腐蝕限制器層，直到BOX層22對第二硅層23進行腐蝕。并且，對于可動構(gòu)造體形成預定區(qū)域14X的第二硅層23，只對第二硅層23的厚度的一部分進行腐蝕，形成露出面(底面)14c。此時，從形成的凹部15的框架部12的頂面起的高度a具有到BOX層22的表面的第一深度和到第二硅層23的被腐蝕面的第二深度b?？蓜訕?gòu)造體14的厚度是從第一深度a減去到第二硅層23的被腐蝕面的第二深度b的厚度c。另外，第一深度a大于第二深度b。即，框架部12的厚度D1與電路板20的厚度相同，使成為中心壓鐵部14a的前驅(qū)可動構(gòu)造體14Xa部分的厚度為厚度D3，并且使成為突出壓鐵部14b的前驅(qū)可動構(gòu)造體14Xa部分的厚度為厚度D4地進行腐蝕。
對可動構(gòu)造體形成預定區(qū)域14X的第二硅層部分23a進行腐蝕時，在比第二硅層23的厚度更薄并且可動構(gòu)造體14可以確定規(guī)定量的可動范圍的任意的適當范圍內(nèi)調(diào)節(jié)腐蝕深度、進行腐蝕即可。
通過該工序，在半導體電路板20的背面?zhèn)刃纬删哂邪纪沟酌娴陌疾?5，形成前驅(qū)結(jié)構(gòu)體。并且，如圖8(Aa)所示，作為框架體部(12C)以及突起部(12d)形成的框架部(12)的前驅(qū)結(jié)構(gòu)也通過該工序形成(參照圖2(A))。
此時，梁部形成預定區(qū)域16X的第一硅層21部分通過用BOX層22形成底襯，形成其強度被加強的狀態(tài)，并且，限制器形成預定區(qū)域19X、梁部形成預定區(qū)域16X、可動構(gòu)造體形成預定區(qū)域14X以及框架部(12)的結(jié)構(gòu)是被BOX層22連接的狀態(tài)。
然后，使上述前驅(qū)結(jié)構(gòu)體、即前驅(qū)可動構(gòu)造體14Xa、前驅(qū)梁部16Xa以及前驅(qū)限制器19Xa分別作為可動的可動構(gòu)造體14、柔性的梁部16以及限制器19進行完成。為此，在替代層(BOX層)22中，需要去掉露在凹部15內(nèi)的替代層部分22a和位于前驅(qū)限制器19Xa的下側(cè)的替代層部分22c。
具體是，從第二面20b側(cè)去掉替代層部分22a。這樣，替代層部分22b殘留在第一硅層21和殘留的第二硅層部分23b之間。
而且，從第一面20a通過設(shè)置在第一硅層部分21d上的限制器形成用開口部40a、向位于前驅(qū)限制器19Xa的下側(cè)的替代層部分22c供給腐蝕劑，去掉替代層部分22c。
其結(jié)果，梁部16作為具有厚度D2的厚壁的薄板狀體而完成，成為可進行規(guī)定的加速度測定程度的可彎曲的狀態(tài)。
此時，可動構(gòu)造體14以及限制器19被相互分離、作為獨立的構(gòu)成完成。即，點狀開口部40ab正下方的BOX層22被去掉，在突出壓鐵部14b上形成厚度D5的層差14be(參照圖2(B))。限制器19被作為覆蓋該層差部14be的遮檐狀體而完成(參照圖2(B))。并且，從此時開始，可動構(gòu)造體14形成可動結(jié)構(gòu)。
該工序具體作為對應替代層22的材料的工序即可。但必須是無損于電線、壓電元件等其他構(gòu)成所發(fā)揮的功能的工序。
在該示例中，替代層(BOX層)22由于是硅氧化膜，因此，可將例如醋酸(CH3COOH)/氟化氨(NH3F)/氟化氫氨(NH4F)(溶液)以任意適當?shù)幕旌媳?組成比)形成的混合溶液作為腐蝕劑，進行現(xiàn)有的濕式腐蝕工序即可。
并且，替代層的去除工序利用例如現(xiàn)有的所謂平行平板型的CVD裝置，可在對室內(nèi)進行減壓的狀態(tài)下輸入規(guī)定的氣體進行。作為向室內(nèi)輸入的氣體，例如可以使用氟化氫(HF)以及氣體狀的水(H2O)。
反應條件例如氣體的流速可以是氟化氫為500sccm、水為100sccm。并且，可以使壓力例如為12KPa、并且，溫度為80℃進行反應。
這樣，通過如上所述地去掉替代層(BOX層)22的一部分來完成可動構(gòu)造體14、梁部16和限制器19。
最后，沿著設(shè)置在鄰接的芯片區(qū)域20c之間的區(qū)域上的劃線S、用現(xiàn)有的切割裝置進行切割，使各個芯片區(qū)域20c單片化。這樣，如圖8(C)所示，從一張電路板20上完成了多張加速度傳感器芯片10。
根據(jù)該制造方法，用簡單的工序可以高效率地制造具有上述構(gòu)成的加速度傳感器芯片。
權(quán)利要求
1.一種加速度傳感器芯片，具有框架部、共計四個梁部和可動構(gòu)造體，所述框架部具有上面為長方形的框架體部以及從該長方形的短邊的中央部起向著與該短邊垂直地相對的短邊分別突出設(shè)置的兩個突起部；所述四個梁部包括從上述框架體部的長邊的中央部起向著與該長邊垂直地相對的長邊分別突出設(shè)置的兩個梁部和從上述突起部的前端分別突出延伸設(shè)置的另外的兩個梁部；所述可動構(gòu)造體被上述梁部可動地支撐在上述框架體部的內(nèi)側(cè)區(qū)域，具有長方體狀的中心壓鐵部和長方體狀的突出壓鐵部，該中心壓鐵部具有正方形的第一表面和第二表面，該突出壓鐵部被設(shè)置成與形成在該中心壓鐵部的周側(cè)部的四個拐角部分別一個個地連接，與上述框架部以及梁部非接觸。
2.如權(quán)利要求1所述的加速度傳感器芯片，其特征在于，上述共計四個梁部長度相互相等。
3.如權(quán)利要求1或2所述的加速度傳感器芯片，其特征在于，還具有多個遮檐狀的限制器，該多個限制器從上述框架體部開始、與上述突出壓鐵部非接觸地、在該突出壓鐵部的一部分的上側(cè)與該突出壓鐵部非接觸地分別延伸設(shè)置。
4.如權(quán)利要求3所述的加速度傳感器芯片，其特征在于，上述限制器包括在上述突出壓鐵部的各個上述框架體部側(cè)的上述拐角部的上側(cè)從上述框架體部的上述短邊以及上述長邊分別延伸的四個三角翼狀體和從上述短邊以及上述突起部分別延伸的其他四個三角翼狀體。
5.如權(quán)利要求3所述的加速度傳感器芯片，其特征在于，上述限制器是從上述框架體部的上述長邊、上述短邊以及上述突起部延伸設(shè)置到上述突出壓鐵部的各上述框架體部側(cè)的兩個上述拐角部的矩形體。
6.如權(quán)利要求3至5中任一項所述的加速度傳感器芯片，其特征在于，上述突出壓鐵部與上述限制器的相對部形成比與該限制器的非相對部更薄壁的層差部，厚壁的上述非相對部的上面與上述限制器的上面在同一平面內(nèi)。
全文摘要
提供在組件內(nèi)容易進行布局，并且檢測靈敏度良好的加速度傳感器芯片。加速度傳感器芯片(10)具有框架部(12)、可動構(gòu)造體(14)和多個限制器(19)，框架部(12)具有框架體部(12c)和突起部(12d)，可動構(gòu)造體(14)具有被共計四個梁部(16)可動地支撐的中心壓鐵部(14a)和四個長方體狀的突出壓鐵部(14b)，多個限制器(19)不與突出壓鐵部接觸，延伸設(shè)置在該突出壓鐵部上。
文檔編號G01P15/09GK1828310SQ20051013778
公開日2006年9月6日 申請日期2005年12月28日 優(yōu)先權(quán)日2005年3月2日
發(fā)明者坂元明廣 申請人:沖電氣工業(yè)株式會社