專利名稱：Lsi的測試方法
技術領域：
本發(fā)明涉及一種用于在具有掃描測試功能的LSI(Large ScaleIntegration大規(guī)模集成電路)中檢測延遲故障的測試方法。
背景技術：
圖2是具有掃描測試功能的LSI的概略構成圖。
該LSI具有測試對象的組合電路1B和其前級的組合電路1A，在這些組合電路1A、1B之間用掃描觸發(fā)器(以下將觸發(fā)器稱之為“FF”，將掃描觸發(fā)器稱之為“S-FF”)2B1、2B2、…、2Bm進行連接，同時由這些S-FF2B1～2Bm構成了掃描鏈(scan chain)。
S-FF用根據(jù)掃描許可信號SE來選擇來自前級的組合電路的信號或掃描輸入信號的選擇器，和將由該選擇器所選擇的信號以時鐘信號的定時進行保持并輸出的FF構成。
從組合電路1A并列地輸出的信號被分別提供給S-FF2B1、2B2、…、2Bm的選擇器的第1輸入，從這些S-FF2B1～2Bm的各FF輸出的信號被并列地提供給組合電路1B的輸入側。進而，S-FF2B1、2B2、…、2Bm-1的各FF輸出側被分別連接到S-FF2B2、2B3、…、2Bm的各選擇器的第2輸入。另外，S-FF2B1的選擇器的第2輸入被連接到掃描輸入端子3B，S-FF2Bm的FF輸出側被連接到掃描輸出端子4B。
另一方面，在組合電路1A的輸入側，同樣地從構成掃描鏈的S-FF2A1、2A2、…、2Ak并列地提供信號。另外，S-FF2A1選擇器的第2輸入被連接到掃描輸入端子3A，S-FF2Ak的FF的輸出側被連接到掃描輸出端子4A。
進而，在組合電路1B的輸出側，同樣地連接構成掃描鏈的S-FF2C1、2C2、…、2Cn，并分別將此S-FF2C1的選擇器的第2輸入連接到掃描輸入端子3C，將S-FF2Cn的FF的輸出側連接到掃描輸出端子4C。此外，從時鐘端子5提供的時鐘信號CLK經(jīng)時鐘供給通路被供給各S-FF的FF的時鐘端子，從端子6提供的掃描許可信號SE被提供給各S-FF的選擇器的控制端子。
圖3是表示圖2的LSI中的以往的延遲測試動作的信號波形圖。
在這里，對以下情況進行說明，即，將組合電路1A、1B的輸入信號和輸出信號的數(shù)目分別設為4，測試從將測試數(shù)據(jù)提供給測試對象的組合電路1B的輸入側起、到在輸出側輸出邏輯運算結果的信號為止的延遲時間。此外，設從時鐘端子5提供的時鐘信號CLK，按時間α延遲后作為時鐘信號CKB傳輸給各S-FF2B，并按時間β延遲后作為時鐘信號CKC傳輸給各S-FF2C。
首先，將掃描許可信號SE設定成“H”，將所有的S-FF的選擇器切換到第2輸入側。由此，將S-FF2A1～2A4的各FF級聯(lián)連接，構成從掃描輸入端子3A至掃描輸出端子4A的移位寄存器。另外，從S-FF2A1～2A4的各FF輸出的信號被并列地提供給組合電路1A。同樣，將S-FF2B1～2B4的各FF級聯(lián)連接而構成從掃描輸入端子3B至掃描輸出端子4B的移位寄存器，從S-FF2B1～2B4的各FF輸出的信號被并列地提供給組合電路1B。
在圖3的時刻t1，將提供給掃描輸入端子3A、3B的掃描輸入信號SIA、SIB，按照規(guī)定的測試數(shù)據(jù)TDA、TDB分別設定為“a4”、“b4”(其中，信號“a4”、“b4”為“H”或“L”)，從輸出端子5提供脈沖狀的時鐘信號CLK。由此，在各時鐘供給通路中的傳輸延遲后，分別將“a4”、“b4”的數(shù)據(jù)取入到S-FF2A1、2B1。
以下，在時刻t2、t3、t4，從掃描輸入端子3A依次提供掃描輸入信號SIA(“a3”、“a2”、“a1”)，并按照時鐘信號CLK依次移位到S-FF2B1～2B4。另外，從掃描輸入端子3B依次提供掃描輸入信號SIB(“b3”、“b2”、“b1”)，并依次移位到S-FF2B1～2B4。通過以上的掃描移位動作，測試數(shù)據(jù)TDA(“a1”、“a2”、“a3”、“a4”)被保持在S-FF2A1～2A4的各FF上，并列地提供給組合電路1A。另外，測試數(shù)據(jù)TDB被保持在S-FF2B1～2B4的各FF上，并列地提供給組合電路1B。組合電路1A基于測試數(shù)據(jù)TDA進行邏輯處理，在規(guī)定的處理時間后，其結果信號RDA作為“初始化測試模式”被并列地輸出。另外，組合電路1B基于測試數(shù)據(jù)TDB進行邏輯處理，在規(guī)定的處理時間D后，其結果信號RDB1被并列地輸出。
在時刻t5，將端子5的掃描許可信號SE設定為“L”，將所有的S-FF的選擇器切換到第1輸入側。由此，使從組合電路1A輸出的信號提供給S-FF2B1～2B4的FF的輸入側。但是，由于在該時刻t5，時鐘信號CLK沒有提供給時鐘端子5，所以S-FF2A1～2A4的FF的內(nèi)容不變化。
在時刻t6，從時鐘端子5提供發(fā)射(launch)用的時鐘信號CLK。由于時鐘信號CLK按時間α延遲后作為時鐘信號CKB提供給S-FF2B1～2B4，所以在該時刻從組合電路1A輸出的信號RDA被取入到S-FF2B1～2B4的FF，幾乎同時提供給組合電路1B(因向各S-FF2B1～2B4的時鐘供給通路有若干不同，故動作時間不完全一致)。在組合電路1B，基于新信號RDA進行邏輯處理，在規(guī)定的處理時間D后，生成新的處理結果的信號RDB2，并被輸出到S-FF2C1～2C4的選擇器的第1輸入。此外，在處理時間D之間，從組合電路1B輸出的信號變得不定。
進而，在從時刻t6起經(jīng)過了預先所設定的測試用的延遲時間T的時刻t7，從時鐘端子5提供捕獲(取入)用的時鐘信號CLK。由于時鐘信號CLK按時間β延遲后作為時鐘信號CKC提供給S-FF2C1～2C4，所以在該時刻上將組合電路1B的處理結果的信號RDB2(“c1”、“c2”、“c3”、“c4”)取入到S-FF2C1～2C4。由此，從掃描輸出端子4C輸出的掃描輸出信號SOC就成為“c4”。
在時刻t8，使掃描許可信號SE返回到“H”，全部S-FF的選擇器被切換到第2輸入側，再次成為掃描移位動作狀態(tài)。
在時刻t9～t12中的各時鐘信號CLK的上升起時間β后，S-FF2C1～2C4的FF的內(nèi)容被順次移位，從掃描輸出端子4C作為掃描輸出信號的SOC串聯(lián)地進行輸出。
從而，通過對掃描輸出信號SOC進行檢查，就能夠測試組合電路1B的邏輯處理的延遲時間D。即，如果掃描輸出信號SOC與基于組合電路1B的輸入數(shù)據(jù)RDA和邏輯電路條件所預定的值(即，“觀測用測試模式”)一致，則以下公式(1)成立。
α+D＜β+T…(1)如果掃描輸出信號SOC與預定的值不一致，則上述公式(1)不成立，例如，能夠檢測出處理時間D因制造不良等而變大。
圖4是表示圖2的LSI延遲測試的構成的說明圖。
首先，在延遲測試用的測試模式生成裝置(例如，具有生成測試模式/數(shù)據(jù)的程序的計算機)上，輸入成為測試對象的LSI的組合電路1B的邏輯電路信息，進而，指定測試對象電路的起點(在此情況下為組合電路1B的輸入側的S-FF2B)和終點(在此情況下為組合電路1B的輸出側的S-FF2C)。
由此，通過測試模式生成裝置，生成表示測試對象LSI的端子5、6、3A、3B、4C的各信號CLK、SE、SIA、SIB、SOC在時間經(jīng)過的同時怎樣進行變化的測試模式/數(shù)據(jù)。
接著，將所生成的測試模式/數(shù)據(jù)讀入到掃描測試裝置。掃描測試裝置具有使測試模式/數(shù)據(jù)的時刻與地址對應起來并在各地址存儲信號CLK、SE、SIA、SIB、SOC的狀態(tài)(1或者0)的存儲器(RAM)；生成讀出定時設定用的時鐘信號CK的時鐘發(fā)生器(OSC)；對該時鐘信號CK進行計數(shù)并生成對于存儲器的地址信號ADR的地址計數(shù)器；以及比較電路(CMP)。然后，從存儲器按照地址信號ADR依次讀出的數(shù)據(jù)作為信號CLK、SE、SIA、SIB被提供給測試對象的LSI的對應的端子5、6、3A、3B。
另一方面，從存儲器讀出的信號SOC被提供給比較電路的一方輸入端子，與被提供給該比較電路的另一方輸入端子的來自測試對象的LSI的掃描輸出端子4C的掃描輸出信號SOC進行比較，并輸出這些信號SOC的比較結果。
圖5是表示使用圖4的延遲測試的構成來檢測延遲故障的以往的LSI的延遲測試方法的流程圖。
在圖5的步驟S1，將測試對象的LSI中的組合電路1A、1B…、等邏輯電路的構成信息設定在測試模式生成裝置上。
在步驟S2，指定測試對象電路的起點和終點的S-FF。由此，針對測試模式生成裝置的設定完成。
在步驟S3，通過測試模式生成裝置生成信號變化從起點的S-FF到終點的S-FF進行傳輸?shù)男盘栔?，即初始化測試模式。
在步驟S4，生成以用終點的S-FF取入信號變化后的信號為前提的信號值，即觀測用測試模式。
在步驟S5，在步驟S3所生成的初始化測試模式和在步驟S4所生成的觀測用測試模式上，統(tǒng)合發(fā)射用的時鐘信號以及捕獲用的時鐘信號，生成延遲故障測試用的測試模式/數(shù)據(jù)。
在步驟S6，在掃描測試裝置上設置延遲故障測試用的測試模式/數(shù)據(jù)。在步驟S7，在與實際的延遲時間吻合的定時，將測試信號從掃描測試裝置提供給測試對象的LSI來進行測試。
在步驟S8，將作為測試模式/數(shù)據(jù)預先所生成的信號SOC與從測試對象的LSI實際輸出的掃描輸出信號SOC進行比較，來判定有無延遲故障。如果一致則設為合格，如果不一致則因有某種故障而設為不合格。
在下面的專利文獻1中記載有以縮短測試時間為目的的掃描電路的測試模式生成方法。
日本專利公開特開平5-119122號公報但是，在上述LSI的延遲測試方法中有如下課題。
例如，若因某種原因使供給S-FF2C的時鐘信號CKC的延遲時間β變大而成為α+D＜β的條件，則通過發(fā)射用的時鐘信號使組合電路1B的信號轉(zhuǎn)移后的信號取入到S-FF2C，進而，通過捕獲用的時鐘信號再次使組合電路1B的信號轉(zhuǎn)移后的信號取入到S-FF2C。因此，無論是正常品還是發(fā)生延遲故障的不良品都利用捕獲動作取入相同的信號，并在掃描移位動作后對相同信號進行檢查，就會被判定為無延遲故障。因此就有可能無法檢測出不良品而漏過去。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可高精確度地檢測出有延遲故障的不良品的LSI的測試方法。
本發(fā)明在具有組合電路和設置在其輸出側和輸入側的S-FF的LSI中，通過如下測試處理對該組合電路的延遲進行檢測。
即，該測試方法，進行以下處理對組合電路的構成信息和成為測試對象的輸入側的起點S-FF以及輸出側的終點S-FF進行指定的指定處理；為使信號變化從指定處理中所指定的起點傳輸至終點，將該起點的S-FF信號值作為初始化測試模式進行生成的初始化生成處理；將用上述終點的S-FF取入了上述初始化測試模式的信號值變化后的值時的信號值，作為第一觀測用測試模式進行生成的第一觀測值生成處理；將用上述終點的S-FF取入了上述初始化測試模式的信號值變化前的值時的信號值，作為第二觀測用測試模式進行生成的第二觀測值生成處理；基于上述第一觀測用測試模式生成第一延遲故障測試模式的第一延遲故障模式生成處理；基于上述第二觀測用測試模式生成第二延遲故障測試模式的第二延遲故障模式生成處理；在使用了上述第一及第二延遲故障測試模式的上述LSI的延遲故障測試中不存在延遲故障的情況下，判定為該LSI正常的判定處理。
在本發(fā)明的LSI的測試中，在使用了以用終點的S-FF取入信號變化后的值為前提的第一觀測用測試模式的第一測試處理，以及使用了以用該終點的S-FF取入信號變化前的值為前提的第二觀測用測試模式的第二測試處理中均不存在延遲故障的情況下，才判定為該LSI正常。由此，與單單使用以用終點的S-FF取入信號變化后的值為前提的觀測用測試模式的LSI測試的相比，就具有能夠高精確地檢測出有延遲故障的不良LSI，減少因漏過延遲故障而將不良品判定為合格品的概率。


圖1是表示本發(fā)明實施例LSI的延遲測試方法的流程圖；圖2是具有掃描測試功能的LSI的概略結構圖；圖3是表示圖2的LSI中的以往的延遲測試動作的信號波形圖；圖4是表示圖2的LSI的延遲測試的構成的說明圖；圖5是表示利用圖4的延遲測試的構成來檢測延遲故障的以往LSI的延遲測試方法的流程圖；圖6是表示本發(fā)明實施例的延遲測試動作的信號波形圖。
具體實施例方式
第一觀測用測試模式是以發(fā)射用的時鐘信號將初始化測試模式提供給組合電路，在測試用的規(guī)定延遲時間后，以捕獲用的時鐘信號將該組合電路的輸出信號取入到終點的S-FF，將該終點的S-FF的內(nèi)容進行了移位并輸出時的信號模式。另外，第二觀測用測試模式是以保持用的時鐘信號將初始化測試模式提供給組合電路，同時以該保持用的時鐘信號將組合電路的輸出信號取入到終點的S-FF，將該終點的S-FF的內(nèi)容進行了移位并輸出時的信號模式。
本發(fā)明的上述以及其他的目的和新創(chuàng)特征，當對照附圖來閱讀下面的優(yōu)選實施例的說明，將更加完全地明了。其中，附圖只是專門用于解說，并不是用來限定本發(fā)明的范圍。
圖1是表示本發(fā)明實施例的LSI延遲測試方法的流程圖。
該延遲測試方法，表示利用圖4的延遲測試的構成來檢測圖2的LSI的延遲故障的測試步驟，在與圖5的步驟進行同樣處理的步驟上附加同一標記。
在圖1的步驟S1中，將測試對象LSI中的組合電路1A、1B、…等邏輯電路的構成信息設定在測試模式生成裝置上。
在步驟S2中，指定測試對象電路的起點和終點的S-FF。由此，完成針對測試模式生成裝置的設定。
在步驟S3中，由測試模式生成裝置生成信號變化從起點的S-FF到終點的S-FF進行傳輸?shù)男盘栔?，即初始化測試模式。
在步驟S4中，生成以用終點的S-FF取入信號變化后的值為前提的信號值，即第一觀測用測試模式。迄今為止的步驟S1～S4的處理與以往相同。
接著，在步驟S4A中，生成以用終點的S-FF取入信號變化前的值為前提的信號值，即第二觀測用測試模式。
在步驟S5中，在步驟S3中所生成的初始化測試模式與步驟S4中所生成的第一觀測用測試模式上，統(tǒng)合包含發(fā)射用的時鐘信號與捕獲用的時鐘信號的時鐘模式，生成第一延遲故障測試用的測試模式/數(shù)據(jù)。
進而，在步驟S5A中，在步驟3中所生成的初始化測試模式與步驟S4A中所生成的第二觀測用測試模式上，統(tǒng)合包含后述的保持用的時鐘信號的時鐘模式，生成第二延遲故障測試用的測試模式/數(shù)據(jù)。
在步驟S6中，在掃描測試裝置上設置步驟S5中所生成的第一延遲故障測試用的測試模式/數(shù)據(jù)，在步驟S7中，在與實際的延遲時間吻合的定時將測試信號從掃描測試裝置提供給測試對象的LSI來進行測試。
在步驟S8中，將作為測試模式/數(shù)據(jù)預先所生成的信號SOC與從測試對象的LSI實際所輸出的掃描輸出信號SOC進行比較，來判定有無延遲故障。如果不一致則因有某種故障而設為不合格。如果一致則進行下一步驟S9。
在步驟S9中，在掃描測試裝置上設置步驟S5A中所生成的第二延遲故障測試用的測試模式/數(shù)據(jù)，在步驟S10中，在與實際的延遲時間吻合的定時，將測試信號從掃描測試裝置提供給測試對象的LSI來進行測試。
在步驟S11中，將作為測試模式/數(shù)據(jù)預先所生成的信號SOC與從測試對象的LSI實際所輸出的掃描輸出信號SOC進行比較，來判定有無延遲故障。如果一致則判斷為沒有故障而設為合格。如果不一致則因有某種故障而設為不合格。
圖6是表示本發(fā)明實施例的延遲測試動作的信號波形圖，是在圖1所示的延遲測試方法中，與以往的處理上所追加的步驟S4A中的第二觀測用測試模式的生成處理相對應的動作的說明圖。
這里與圖3同樣，對以下情況進行說明，即在圖2的LSI中將組合電路1A、1B的輸入信號和輸出信號的數(shù)目分別設為4，測試從將測試數(shù)據(jù)提供給測試對象的組合電路1B的輸入側起、到在輸出側輸出邏輯運算結果的信號為止的延遲時間。此外，設從時鐘端子5提供的時鐘信號CLK，按時間α延遲后作為時鐘信號CKB傳輸給各S-FF2B，并按時間β延遲后作為時鐘信號CKC傳輸給各S-FF2C。
首先，將掃描許可信號SE設定成“H”，將所有的S-FF的選擇器切換到第2輸入側。由此，將S-FF2A1～2A4的各FF級聯(lián)連接，構成從掃描輸入端子3A至掃描輸出端子4A的移位寄存器。另外，從S-FF2A1～2A4的各FF輸出的信號被并列地提供給組合電路1A。同樣，將S-FF2B1～2B4的各FF級聯(lián)連接而構成從掃描輸入端子3B至掃描輸出端子4B的移位寄存器，從S-FF2B1～2B4的各FF輸出的信號被并列地提供給組合電路1B。
在圖6的時刻t21，將提供給掃描輸入端子3A、3B的掃描輸入信號SIA、SIB，按照規(guī)定的測試數(shù)據(jù)TDA、TDB分別設定為“a4”、“b4”，從輸出端子5提供脈沖狀的時鐘信號CLK。由此，在各時鐘供給通路中的傳輸延遲后，分別將“a4”、“b4”的數(shù)據(jù)取入到S-FF2A1、2B1。
以下，在時刻t22、t23、t24，從掃描輸入端子3A依次提供掃描輸入信號SIA(“a3”、“a2”、“a1”)，并按照時鐘信號CLK依次移位到S-FF2B1～2B4。另外，從掃描輸入端子3B依次提供掃描輸入信號SIB(“b3”、“b2”、“b1”)，并依次移位到S-FF2B1～2B4。通過以上的掃描移位動作，測試數(shù)據(jù)TDA(“a1”、“a2”、“a3”、“a4”)被保持在S-FF2A1～2A4的各FF上，并列地提供給組合電路1A。另外，測試數(shù)據(jù)TDB被保持在S-FF2B1～2B4的各FF上，并列地提供給組合電路1B。組合電路1A基于測試數(shù)據(jù)TDA進行邏輯處理，在規(guī)定的處理時間后，其結果信號RDA作為“初始化測試模式”被并列地輸出。另外，組合電路1B基于測試數(shù)據(jù)TDB進行邏輯處理，在規(guī)定的處理時間D后，其結果信號RDB1被并列地輸出。
在時刻t25，將端子5的掃描許可信號SE設定為“L”，將所有的S-FF的選擇器切換到第1輸入側。由此，使從組合電路1A輸出的信號提供給S-FF2B1～2B4的FF的輸入側。但是，由于在該時刻t25，時鐘信號CLK沒有提供給時鐘端子5，所以S-FF2A1～2A4的FF的內(nèi)容不變化。
在時刻t26，從時鐘端子5提供保持(hold)用的時鐘信號CLK。由于時鐘信號CLK在按時間α延遲后作為時鐘信號CKB被提供給S-FF2B1～2B4，所以在該時刻從組合電路1A輸出的信號RDA被取入到S-FF2B1～2B4的FF。另外，由于時鐘信號CLK在按時間β延遲后作為時鐘信號CKC被提供給S-FF2C1～2C4，所以在該時刻從組合電路1B輸出的信號RDB1(“c1x”，“c2x”，“c3x”，“c4x”)被取入到S-FF2C1～2C4的FF。由此，從S-FF2C4的輸出側輸出到移位輸出端子SOC的掃描輸出信號SOC就成為“c4x”。在組合電路1B中，重新開始基于被取入到S-FF2B1～2B4的FF的信號RDA的邏輯處理。
在時刻t27，使掃描許可信號SE返回到“H”，全部S-FF的選擇器被切換到第2輸入側，再次成為掃描移位動作狀態(tài)。
在時刻t28～t30中的各時鐘信號CLK的上升起時間β后，S-FF2C1～2C4的FF的內(nèi)容被順次移位，從掃描輸出端子4C作為掃描輸出信號的SOC串聯(lián)地進行輸出。由此，從掃描輸出端子4C輸出的掃描輸出信號SOC，就成為組合電路1B變化前的信號RDB1。
從而，通過將基于組合電路1B的輸入數(shù)據(jù)RDA和邏輯電路條件所預定的值(即“第二觀測用測試模式”)，與實際從掃描輸出端子SOC所輸出的掃描輸出信號SOC進行比較，就可以檢測出時鐘供給路徑等異常的延遲時間。
例如，在對于S-FF2C的時鐘信號CKC的延遲時間β變大而成為α+D＜β這樣的條件的情況下，通過保持用的時鐘信號CLK將組合電路1B的變化后的輸出信號RDB2取入到S-FF2C。為此，基于輸入數(shù)據(jù)RDA和邏輯電路條件所預定的值就與實際從掃描輸出端子SOC所輸出的掃描輸出信號SOC變得不一致，從而能夠判定為存在某種延遲故障。
這樣一來，本實施例的LSI的延遲測試方法，在歷來所進行的使用發(fā)射用和捕獲用的時鐘信號對測試對象的組合電路的變化后的輸出信號進行測試的處理的基礎上，還進行使用保持用的時鐘信號對測試對象的組合電路的變化前的輸出信號進行測試的處理。由此，就具有能夠高精確度地檢測出有延遲故障的不良LSI，減少因漏過延遲故障而將不良品判定為合格品的概率之類的優(yōu)點。
另外，在以往的確定發(fā)射動作和捕獲動作間的時間T來進行測試的方法中，由于掃描測試裝置的制約(例如T＞5ns)，可檢測出的延遲時間被限定，例如無法進行α+D-β在T以下的測試，但本實施例中所追加的處理，就能夠不受這樣的制約地進行實施。
此外，本發(fā)明并不限定于上述實施例，可以進行各種各樣的變形。作為其變形例，例如有如下情況。
(1)在LSI中的測試對象的組合電路為初級，在其輸入側不存在組合電路的情況下，發(fā)射動作用的數(shù)據(jù)就需要從外部輸入端子并列地進行輸入。
(2)雖然圖2的LSI具有多個掃描鏈，但對于掃描鏈為1條的LSI也可以同樣地進行適用。
(3)測試模式生成裝置及掃描測試裝置的構成，并不限定于所說明的內(nèi)容。
(4)圖1中的處理步驟的順序，并不限定于所示例的順序。只要是在利用第一及第二延遲故障測試模式的兩個測試中沒有發(fā)現(xiàn)故障的情況下能夠判定為合格的順序即可。
權利要求
1.一種LSI的測試方法，在具有組合電路和設置在其輸入側與輸出側的掃描觸發(fā)器的LSI中，對該組合電路的延遲進行測試，上述LSI的測試方法的特征在于，進行以下處理對上述組合電路的構成信息和成為測試對象的輸入側的起點的掃描觸發(fā)器以及輸出側的終點的掃描觸發(fā)器進行指定的指定處理；為使信號變化從上述指定處理中所指定的起點至終點進行傳輸，將該起點的掃描觸發(fā)器的信號值，作為初始化測試模式進行生成的初始值生成處理；將用上述終點的掃描觸發(fā)器取入了上述初始化測試模式的信號值變化后的值時的信號值，作為第一觀測用測試模式進行生成的第一觀測值生成處理；將用上述終點的掃描觸發(fā)器取入了上述初始化測試模式的信號值變化前的值時的信號值，作為第二觀測用測試模式進行生成的第二觀測值生成處理；基于上述第一觀測用測試模式生成第一延遲故障測試模式的第一延遲故障模式生成處理；基于上述第二觀測用測試模式生成第二延遲故障測試模式的第二延遲故障模式生成處理；以及在使用了上述第一及第二延遲故障測試模式的上述LSI的延遲故障測試中不存在延遲故障的情況下，判定為該LSI正常的判定處理。
2.按照權利要求1所述的LSI的測試方法，其特征在于上述第一觀測值生成處理，以發(fā)射用的時鐘信號將上述初始化測試模式提供給上述組合電路，在測試用的規(guī)定延遲時間后以捕獲用的時鐘信號將該組合電路的輸出信號取入到上述終點的掃描觸發(fā)器，將對該終點的掃描觸發(fā)器的內(nèi)容進行了移位并輸出時的信號狀態(tài)作為上述第一觀測用測試模式進行生成，上述第二觀測值生成處理，以保持用的時鐘信號將上述初始化測試模式提供給上述組合電路，同時以該保持用的時鐘信號將該組合電路的輸出信號取入到上述終點的掃描觸發(fā)器，將對該終點的掃描觸發(fā)器的內(nèi)容進行了移位并輸出時的信號狀態(tài)作為上述第二觀測用測試模式進行生成。
全文摘要
本發(fā)明提供一種LSI的測試方法，能夠高精確度地檢測出有延遲故障的不良LSI。在步驟(S4、S4A)，生成分別用終點的FF取入信號變化后及變化前的信號時的第一及第二觀測用測試模式。在步驟(S5、S5A)，分別基于第一及第二觀測用測試模式生成第一及第二延遲故障測試模式。進而，在步驟(S6，S7)中使用第一延遲故障測試模式對LSI進行測試，在步驟(S9，S10)中使用第二延遲故障測試模式對同一LSI進行測試。然后，如果兩個測試的結果兩方均正常則為合格。
文檔編號G01R31/28GK1847868SQ20051013810
公開日2006年10月18日 申請日期2005年12月28日 優(yōu)先權日2005年4月14日
發(fā)明者牛久保政憲 申請人:沖電氣工業(yè)株式會社