專利名稱：測(cè)試裝置、相位調(diào)整方法及存儲(chǔ)器控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試裝置、相位調(diào)整方法及存儲(chǔ)器控制器(memorycontroller)。本發(fā)明尤其涉及一種對(duì)被測(cè)試存儲(chǔ)器進(jìn)行測(cè)試的測(cè)試裝置、調(diào)整從被測(cè)試存儲(chǔ)器所輸出的輸出信號(hào)及選通信號(hào)(strobe signal)的時(shí)序的相位調(diào)整方法、以及控制存儲(chǔ)器的數(shù)據(jù)的寫入及讀取的存儲(chǔ)器控制器。關(guān)于因參照文獻(xiàn)而允許并入的指定國(guó)，根據(jù)下述申請(qǐng)案的內(nèi)容而并入該申請(qǐng)案中，作為該申請(qǐng)案的一部分。
日本專利特愿 2004-111494 申請(qǐng)日 2004年4月5日背景技術(shù)圖12表示先前技術(shù)中的測(cè)試裝置10的結(jié)構(gòu)。測(cè)試裝置10具備可變延遲電路12、14、22、24、32及42；SR鎖存器16及26；驅(qū)動(dòng)器18及28；級(jí)別比較器30及40(level comparator)；以及時(shí)序比較器34及44(timingcomparator)。
SR鎖存器16，根據(jù)通過可變延遲電路12而延遲的設(shè)置信號(hào)(setsignal)及通過可變延遲電路14而延遲的重置信號(hào)(reset signal)，以產(chǎn)生并輸出測(cè)試圖形信號(hào)，并經(jīng)由驅(qū)動(dòng)器18而提供給被測(cè)試存儲(chǔ)器50。SR鎖存器26，根據(jù)通過可變延遲電路22而延遲的設(shè)置信號(hào)及通過可變延遲電路24而延遲的重置信號(hào)，以產(chǎn)生并輸出測(cè)試圖形信號(hào)，并經(jīng)由驅(qū)動(dòng)器28而提供給被測(cè)試存儲(chǔ)器50。而且，時(shí)序比較器34經(jīng)由級(jí)別比較器30而接收從被測(cè)試存儲(chǔ)器50中輸出的輸出信號(hào)，并根據(jù)通過可變延遲電路32而延遲的選通信號(hào)對(duì)輸出值進(jìn)行取樣。時(shí)序比較器44經(jīng)由級(jí)別比較器40接收從被測(cè)試存儲(chǔ)器50中輸出的輸出信號(hào)，并根據(jù)通過可變延遲電路42而延遲的選通信號(hào)對(duì)輸出值進(jìn)行取樣。
然后，通過邏輯比較器，將通過時(shí)序比較器34或44所取樣的輸出值與預(yù)先生成的期待值進(jìn)行比較。接著，測(cè)試裝置10將根據(jù)邏輯比較器的比較結(jié)果，判定被測(cè)試存儲(chǔ)器50的良否。
在測(cè)試裝置10中，在執(zhí)行測(cè)試被測(cè)試存儲(chǔ)器50之前，進(jìn)行如下相位調(diào)整。首先，設(shè)定可變延遲電路12及14的延遲量，使得由驅(qū)動(dòng)器18及28輸出的測(cè)試圖形信號(hào)的相位在被測(cè)試存儲(chǔ)器50的端子中成為相同相位。再設(shè)定可變延遲電路32及42的延遲量，使得以相同相位由被測(cè)試存儲(chǔ)器50輸出的輸出信號(hào)，在時(shí)序比較器34及44中得到正確取樣。
于此，尚未考慮先行技術(shù)文獻(xiàn)的存在，因此省略先行技術(shù)文獻(xiàn)的有關(guān)記載。
先前的測(cè)試裝置10中的相位調(diào)整，是設(shè)定可變延遲電路12及14的延遲量，使得由驅(qū)動(dòng)器18及28輸出的測(cè)試圖形信號(hào)的相位在被測(cè)試存儲(chǔ)器50的端子中成為相同相位。因此，在測(cè)試以非常高的頻率運(yùn)作的被測(cè)試存儲(chǔ)器50時(shí)，由于被測(cè)試存儲(chǔ)器50的輸出信號(hào)的輸出時(shí)序不均，及時(shí)序比較器34及44的選通信號(hào)的接收時(shí)序不均，導(dǎo)致難以對(duì)由被測(cè)試存儲(chǔ)器50輸出的輸出信號(hào)進(jìn)行正確取樣。而且，如果為了抑制時(shí)序比較器34及44的選通信號(hào)的接收時(shí)序不均，而在每次安裝被測(cè)試存儲(chǔ)器50時(shí)進(jìn)行選通信號(hào)的相位調(diào)整，則會(huì)導(dǎo)致耗費(fèi)過多時(shí)間，使測(cè)試的通過量(throughput)降低。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種可以解決所述課題的測(cè)試裝置。該目的是通過權(quán)利要求書中的獨(dú)立項(xiàng)所述的特征的組合而達(dá)成。而且，附屬項(xiàng)規(guī)定有本發(fā)明更加有利的具體例。
即，本發(fā)明的第1形態(tài)是一種測(cè)試裝置，是對(duì)被測(cè)試存儲(chǔ)器進(jìn)行測(cè)試，其包括時(shí)序比較器，以選通信號(hào)的時(shí)序獲取從被測(cè)試存儲(chǔ)器所輸出的輸出信號(hào)的輸出值；邏輯比較器，將時(shí)序比較器所獲取的輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果；以及相位調(diào)整控制電路，根據(jù)邏輯比較器所輸出的比較結(jié)果，而調(diào)整選通信號(hào)的時(shí)序。
本發(fā)明的測(cè)試裝置也可以更包括第1可變延遲電路，使選通信號(hào)延遲并提供給時(shí)序比較器，并且，相位調(diào)整控制電路根據(jù)邏輯比較器所輸出的比較結(jié)果，設(shè)定第1可變延遲電路的延遲量。
本發(fā)明的測(cè)試裝置也可以更包括無效計(jì)數(shù)器，對(duì)無效數(shù)據(jù)的數(shù)量進(jìn)行計(jì)數(shù)，該無效數(shù)據(jù)是由邏輯比較器作為比較結(jié)果而輸出，且表示輸出值與期待值不一致；以及判定電路，將無效計(jì)數(shù)器所計(jì)數(shù)的無效數(shù)據(jù)的數(shù)量與預(yù)先設(shè)定的判定值進(jìn)行比較，并輸出判定結(jié)果，并且，相位調(diào)整控制電路也可以根據(jù)判定電路所輸出的判定結(jié)果，設(shè)定第1可變延遲電路的延遲量。
相位調(diào)整控制電路也可以根據(jù)判定電路所輸出的判定結(jié)果，通過二分查找法從上位比特依次決定以二進(jìn)制數(shù)據(jù)所表示的第1可變延遲電路的延遲量。
本發(fā)明的測(cè)試裝置更包括SR鎖存器，以設(shè)置信號(hào)的時(shí)序提升測(cè)試圖形信號(hào)，以重置信號(hào)的時(shí)序降低測(cè)試圖形信號(hào)，并將測(cè)試圖形信號(hào)提供給被測(cè)試存儲(chǔ)器；第2可變延遲電路，使設(shè)置信號(hào)延遲并提供給SR鎖存器；以及第3可變延遲電路，使重置信號(hào)延遲并提供給SR鎖存器，并且，時(shí)序比較器利用與被測(cè)試存儲(chǔ)器的內(nèi)部時(shí)鐘同步的選通信號(hào)的時(shí)序，獲取對(duì)應(yīng)于測(cè)試圖形信號(hào)而從被測(cè)試存儲(chǔ)器輸出的輸出信號(hào)的輸出值，邏輯比較器將時(shí)序比較器所獲取的輸出值與期待值進(jìn)行比較，并輸出比較結(jié)果。相位調(diào)整控制電路根據(jù)邏輯比較器所輸出的比較結(jié)果，而設(shè)定第2可變延遲電路及第3可變延遲電路的延遲量。
本發(fā)明的測(cè)試裝置也可以更包括溫度檢測(cè)部，檢測(cè)被測(cè)試存儲(chǔ)器的溫度或被測(cè)試存儲(chǔ)器周圍的溫度的變化；以及再校正控制部，在溫度檢測(cè)部所檢測(cè)出的溫度變化超過或等于預(yù)先設(shè)定的溫度變化時(shí)，再次調(diào)整選通信號(hào)的時(shí)序。
本發(fā)明的測(cè)試裝置也可以更包括再校正間隔控制部，在對(duì)被測(cè)試存儲(chǔ)器連續(xù)進(jìn)行數(shù)據(jù)的寫入或讀取時(shí)，根據(jù)邏輯比較器每經(jīng)過一段時(shí)間所輸出的比較結(jié)果，而測(cè)定應(yīng)對(duì)選通信號(hào)的時(shí)序進(jìn)行再調(diào)整的時(shí)間間隔。
本發(fā)明的第2形態(tài)是一種相位調(diào)整方法，調(diào)整從被測(cè)試存儲(chǔ)器所輸出的輸出信號(hào)及選通信號(hào)的時(shí)序，其包括輸出值獲取階段，以選通信號(hào)的時(shí)序獲取從被測(cè)試存儲(chǔ)器中輸出的輸出信號(hào)的輸出值；比較結(jié)果輸出階段，將所獲取的輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果；以及時(shí)序調(diào)整階段，根據(jù)比較結(jié)果，調(diào)整選通信號(hào)的時(shí)序。
本發(fā)明的相位調(diào)整方法也可以更包括低速寫入階段，將測(cè)試圖形信號(hào)低速寫入被測(cè)試存儲(chǔ)器中；以及第1高速讀取階段，從被測(cè)試存儲(chǔ)器中高速讀取對(duì)應(yīng)于測(cè)試圖形信號(hào)的輸出信號(hào)，并且輸出值獲取階段包括以選通信號(hào)的時(shí)序獲取在第1高速讀取階段中讀取的輸出信號(hào)的輸出值的階段。
低速寫入階段也可以包括從被測(cè)試存儲(chǔ)器的掃描輸入輸出端子寫入測(cè)試圖形信號(hào)的階段；而第1高速讀取階段也可以包括從被測(cè)試存儲(chǔ)器的數(shù)據(jù)輸入輸出端子讀取測(cè)試圖形信號(hào)的階段。
本發(fā)明的相位調(diào)整方法也可以更包括高速寫入階段，以設(shè)置信號(hào)的時(shí)序使測(cè)試圖形信號(hào)上升，且以重置信號(hào)的時(shí)序使測(cè)試圖形信號(hào)下降，并將測(cè)試圖形信號(hào)高速寫入被測(cè)試存儲(chǔ)器；第2高速讀取階段，從被測(cè)試存儲(chǔ)器高速讀取對(duì)應(yīng)于測(cè)試圖形信號(hào)的輸出信號(hào)；輸出值獲取階段，以選通信號(hào)的時(shí)序，獲取在第2高速讀取階段中讀取的輸出信號(hào)的輸出值；比較結(jié)果輸出階段，將所獲取的輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果；以及時(shí)序調(diào)整階段，根據(jù)比較結(jié)果，調(diào)整設(shè)置信號(hào)及重置信號(hào)的時(shí)序。
高速寫入階段也可以包括從被測(cè)試存儲(chǔ)器的數(shù)據(jù)輸入輸出端子寫入測(cè)試圖形信號(hào)的階段；第2高速讀取階段也可以包括從被測(cè)試存儲(chǔ)器的數(shù)據(jù)輸入輸出端子讀取測(cè)試圖形信號(hào)的階段。
本發(fā)明的第3形態(tài)是一種存儲(chǔ)器控制器，是控制存儲(chǔ)器的數(shù)據(jù)的寫入及讀取，其包括時(shí)序比較器，利用選通信號(hào)的時(shí)序獲取從存儲(chǔ)器所讀取的輸出信號(hào)的輸出值；邏輯比較器，將時(shí)序比較器所獲取的輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果；相位調(diào)整控制電路，根據(jù)邏輯比較器所輸出的比較結(jié)果，而調(diào)整選通信號(hào)的時(shí)序；溫度檢測(cè)部，檢測(cè)存儲(chǔ)器的溫度或存儲(chǔ)器周圍的溫度的變化；以及再校正控制部，在溫度檢測(cè)部所檢測(cè)出的溫度變化超過或等于預(yù)先設(shè)定的溫度變化時(shí)，再次調(diào)整選通信號(hào)的時(shí)序。
本發(fā)明的第4形態(tài)是一種存儲(chǔ)器控制器，是控制存儲(chǔ)器的數(shù)據(jù)的寫入及讀取，其包括時(shí)序比較器，利用選通信號(hào)的時(shí)序獲取從存儲(chǔ)器所讀取的輸出信號(hào)的輸出值；邏輯比較器，將時(shí)序比較器所獲取的輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果；相位調(diào)整控制電路，根據(jù)邏輯比較器所輸出的比較結(jié)果，調(diào)整選通信號(hào)的時(shí)序；以及再校正間隔控制部，在對(duì)存儲(chǔ)器連續(xù)進(jìn)行數(shù)據(jù)寫入或讀取時(shí)，根據(jù)邏輯比較器在每經(jīng)過一段時(shí)間所輸出的比較結(jié)果，而測(cè)定應(yīng)對(duì)選通信號(hào)的時(shí)序進(jìn)行再調(diào)整的時(shí)間間隔。
另外，所述發(fā)明概要并未列舉本發(fā)明的所有必需特征，這些特征群的次組合也可以成為發(fā)明。
根據(jù)本發(fā)明的測(cè)試裝置，可以正確地測(cè)試進(jìn)行高速數(shù)據(jù)收發(fā)的被測(cè)試存儲(chǔ)器。


圖1是表示測(cè)試裝置100的結(jié)構(gòu)的一例的圖。
圖2是表示判定電路126的結(jié)構(gòu)的一例的圖。
圖3是表示相位調(diào)整控制電路128的結(jié)構(gòu)的一例的圖。
圖4是表示相位調(diào)整控制電路128的運(yùn)作的一例的圖。
圖5是表示測(cè)試方法的流程的一例的圖。
圖6是表示相位調(diào)整方法的流程的一例的圖。
圖7是表示驅(qū)動(dòng)器114的一例的圖。
圖8是表示驅(qū)動(dòng)器114的一例的圖。
圖9是表示相位調(diào)整寄存器的結(jié)構(gòu)的變形例的圖。
圖10是表示存儲(chǔ)器控制系統(tǒng)1000的結(jié)構(gòu)的一例的圖。
圖11是表示存儲(chǔ)器控制器1002的結(jié)構(gòu)的一例的圖。
圖12是表示先前技術(shù)的測(cè)試裝置10的結(jié)構(gòu)的圖。
100測(cè)試裝置102時(shí)序產(chǎn)生器104圖形產(chǎn)生器
106波形整形器12、14、108、108a、108b、110、110a、110b、118、1118可變延遲電路16、26、112、112a、112bSR鎖存器18、28、114、114a、114b驅(qū)動(dòng)器30、40、116、1116級(jí)別比較器34、44、120、1120時(shí)序比較器122、1122邏輯比較器124、1124無效計(jì)數(shù)器126、1126判定電路128、1128相位調(diào)整控制電路50、150被測(cè)試存儲(chǔ)器200判定值寄存器202計(jì)數(shù)值比較器300、302、304、306、308比特選擇寄存器310、312、314、316、318、320、322、324、326、328、330、332、334、336、338、340、342、344邏輯與電路350、352、354、356、358、360邏輯或電路370、372、374、376相位調(diào)整寄存器900交叉點(diǎn)調(diào)整寄存器904加法器1000存儲(chǔ)器控制系統(tǒng)1002存儲(chǔ)器控制器1004存儲(chǔ)器1100收發(fā)控制部1104選通信號(hào)產(chǎn)生器1130溫度檢測(cè)部1132再校正控制部1134再校正間隔控制部具體實(shí)施方式
以下，通過發(fā)明的實(shí)施形態(tài)對(duì)本發(fā)明進(jìn)行說明，然而，以下的實(shí)施形態(tài)并未限定權(quán)利要求書中的發(fā)明，而且實(shí)施形態(tài)中所說明的所有特征的組合并非限于發(fā)明內(nèi)容中所必須。
圖1表示本發(fā)明的第1實(shí)施形態(tài)的測(cè)試裝置100的結(jié)構(gòu)的一例。測(cè)試裝置100包括時(shí)序產(chǎn)生器102、圖形產(chǎn)生器104、波形整形器106、可變延遲電路108、可變延遲電路110、SR鎖存器112、驅(qū)動(dòng)器114、級(jí)別比較器116、可變延遲電路118、時(shí)序比較器120、邏輯比較器122、無效計(jì)數(shù)器124(fail counter)、判定電路126、及相位調(diào)整控制電路128。
本實(shí)施形態(tài)的目的在于，在本實(shí)施形態(tài)的測(cè)試裝置100中，對(duì)于被測(cè)試存儲(chǔ)器150的每個(gè)端子，調(diào)整施加至被測(cè)試存儲(chǔ)器150的測(cè)試數(shù)據(jù)信號(hào)的相位、及用以獲取從被測(cè)試存儲(chǔ)器150所輸出的輸出信號(hào)的輸出值之選通信號(hào)的相位，以此，實(shí)現(xiàn)測(cè)試裝置100與被測(cè)試存儲(chǔ)器150的高速數(shù)據(jù)收發(fā)。
首先，就測(cè)試裝置100對(duì)被測(cè)試存儲(chǔ)器150所進(jìn)行的測(cè)試運(yùn)作加以說明。圖形產(chǎn)生器104輸出時(shí)序設(shè)置信號(hào)(Timing Set signal)(以下，稱為“TS信號(hào)”)，并提供給時(shí)序產(chǎn)生器102。時(shí)序產(chǎn)生器102根據(jù)由TS信號(hào)所指定的時(shí)序數(shù)據(jù)而產(chǎn)生周期時(shí)鐘及延遲時(shí)鐘，并將延遲時(shí)鐘提供給圖形產(chǎn)生器104，且將延遲時(shí)鐘提供給波形整形器106。然后，圖形產(chǎn)生器104根據(jù)從時(shí)序產(chǎn)生器102所提供的周期時(shí)鐘，產(chǎn)生應(yīng)提供給被測(cè)試存儲(chǔ)器150的圖形數(shù)據(jù)(pattern data)，并提供給波形整形器106。
波形整形器106根據(jù)從時(shí)序產(chǎn)生器102所提供的延遲時(shí)鐘而輸出設(shè)置信號(hào)及重置信號(hào)，該設(shè)置信號(hào)及重置信號(hào)是應(yīng)將表示圖形產(chǎn)生器104所產(chǎn)生的圖形數(shù)據(jù)的測(cè)試圖形信號(hào)設(shè)為必要的時(shí)序波形?？勺冄舆t電路108根據(jù)由相位調(diào)整控制電路128所預(yù)先設(shè)定的延遲量，使波形整形器106所輸出的設(shè)置信號(hào)延遲而提供給SR鎖存器112。而且，可變延遲電路110根據(jù)由相位調(diào)整控制電路128所預(yù)先設(shè)定的延遲量，使波形整形器106所輸出的重置信號(hào)延遲而提供給SR鎖存器112。然后，SR鎖存器112利用由可變延遲電路108所提供的設(shè)置信號(hào)的時(shí)序以提升測(cè)試圖形信號(hào)，并利用由可變延遲電路110所提供的重置信號(hào)的時(shí)序以降低測(cè)試圖形信號(hào)，再經(jīng)由驅(qū)動(dòng)器114而提供給被測(cè)試存儲(chǔ)器150。
而且，圖形產(chǎn)生器104產(chǎn)生選通信號(hào)，該選通信號(hào)是用來指定時(shí)序比較器120對(duì)從被測(cè)試存儲(chǔ)器150所輸出的輸出信號(hào)進(jìn)行取樣的時(shí)序?？勺冄舆t電路118根據(jù)由相位調(diào)整控制電路128所預(yù)先設(shè)定的延遲量，使圖形產(chǎn)生器104所產(chǎn)生的選通信號(hào)延遲而提供給時(shí)序比較器120。時(shí)序比較器120利用由可變延遲電路118所提供的選通信號(hào)的時(shí)序，獲取從被測(cè)試存儲(chǔ)器150所輸出，且通過級(jí)別比較器116而轉(zhuǎn)換為二進(jìn)制數(shù)據(jù)的被測(cè)試存儲(chǔ)器150的輸出信號(hào)的輸出值。
而且，圖形產(chǎn)生器104生成期待值，并提供給邏輯比較器122，該期待值是被測(cè)試存儲(chǔ)器150對(duì)應(yīng)于測(cè)試圖形信號(hào)而應(yīng)輸出的輸出信號(hào)的輸出值。接著，邏輯比較器122將時(shí)序比較器120所獲取的輸出值與由圖形產(chǎn)生器104所預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果。然后，根據(jù)邏輯比較器122所輸出的比較結(jié)果，判定被測(cè)試存儲(chǔ)器150的良否。
接著，就測(cè)試裝置100對(duì)測(cè)試數(shù)據(jù)信號(hào)及選通信號(hào)所進(jìn)行的相位調(diào)整運(yùn)作加以說明。與所述測(cè)試運(yùn)作同樣，時(shí)序比較器120利用由可變延遲電路118所提供的選通信號(hào)的時(shí)序，獲取從被測(cè)試存儲(chǔ)器150所輸出的輸出信號(hào)的輸出值。然后，邏輯比較器122將時(shí)序比較器120所獲取的輸出值與期待值進(jìn)行比較，并輸出比較結(jié)果。具體而言，邏輯比較器122在輸出值與期待值一致時(shí)輸出無效數(shù)據(jù)(fail data)，并提供給無效計(jì)數(shù)器124。接著，無效計(jì)數(shù)器124對(duì)無效數(shù)據(jù)的數(shù)量進(jìn)行計(jì)數(shù)，該無效數(shù)據(jù)是由邏輯比較器122作為比較結(jié)果而輸出，且表示輸出值與期待值不一致。再接著，判定電路126將無效計(jì)數(shù)器124所計(jì)數(shù)的無效數(shù)據(jù)的數(shù)量，與預(yù)先設(shè)定的判定值進(jìn)行比較，并輸出判定結(jié)果。相位調(diào)整控制電路128根據(jù)判定電路126所輸出的判定結(jié)果，進(jìn)而設(shè)定可變延遲電路118的延遲量。即，相位調(diào)整控制電路128根據(jù)邏輯比較器122所輸出的比較結(jié)果，而設(shè)定可變延遲電路118的延遲量，以此調(diào)整提供給時(shí)序比較器120的選通信號(hào)的時(shí)序。具體而言，相位調(diào)整控制電路128設(shè)定可變延遲電路118的相位調(diào)整寄存器(register)的設(shè)定值。
而且，時(shí)序比較器120利用與被測(cè)試存儲(chǔ)器150的內(nèi)部時(shí)鐘同步的選通信號(hào)的時(shí)序，獲取對(duì)應(yīng)于測(cè)試圖形信號(hào)而從被測(cè)試存儲(chǔ)器150所輸出的輸出信號(hào)的輸出值。接著，邏輯比較器122將時(shí)序比較器120所獲取的輸出值與期待值進(jìn)行比較，并輸出比較結(jié)果。具體而言，邏輯比較器122在輸出值與期待值一致時(shí)輸出無效數(shù)據(jù)，并提供給無效計(jì)數(shù)器124。接著，無效計(jì)數(shù)器124對(duì)無效數(shù)據(jù)的數(shù)量進(jìn)行計(jì)數(shù)，該無效數(shù)據(jù)是由邏輯比較器122作為比較結(jié)果而輸出，且表示輸出值與期待值不一致。再接著，判定電路126將無效計(jì)數(shù)器124所計(jì)數(shù)的無效數(shù)據(jù)的數(shù)量與預(yù)先設(shè)定的判定值進(jìn)行比較，并輸出判定結(jié)果。相位調(diào)整控制電路128根據(jù)判定電路126所輸出的判定結(jié)果，設(shè)定可變延遲電路108及可變延遲電路110的延遲量。即，相位調(diào)整控制電路128根據(jù)邏輯比較器122所輸出的比較結(jié)果，而設(shè)定可變延遲電路108及110的延遲量，以此調(diào)整提供給SR鎖存器112的設(shè)置信號(hào)及重置信號(hào)的時(shí)序。具體而言，相位調(diào)整控制電路128設(shè)定可變延遲電路108的相位調(diào)整寄存器的設(shè)定值以及可變延遲電路110的相位調(diào)整寄存器的設(shè)定值。
如上所述，在相位調(diào)整階段，利用從被測(cè)試存儲(chǔ)器150實(shí)際輸出的輸出信號(hào)，而調(diào)整選通信號(hào)以及設(shè)置信號(hào)及重置信號(hào)的相位，以此，在測(cè)試階段，可以對(duì)從被測(cè)試存儲(chǔ)器150輸出的輸出信號(hào)的輸出值進(jìn)行高精度取樣。因此，可以正確地測(cè)試進(jìn)行高速數(shù)據(jù)收發(fā)的被測(cè)試存儲(chǔ)器150。
圖2表示第1實(shí)施形態(tài)的判定電路126的結(jié)構(gòu)的一例。判定電路126具有判定值寄存器200及計(jì)數(shù)值比較器202。判定值寄存器200儲(chǔ)存預(yù)先設(shè)定的判定值，并提供給計(jì)數(shù)值比較器202。例如，判定值是在相位調(diào)整階段通過邏輯比較器122所進(jìn)行的比較次數(shù)的半值。計(jì)數(shù)值比較器202從無效計(jì)數(shù)器124獲取計(jì)數(shù)值，并將計(jì)數(shù)值與由判定值寄存器200所提供的判定值進(jìn)行大小比較，所述計(jì)數(shù)值是無效計(jì)數(shù)器124所計(jì)數(shù)的無效數(shù)據(jù)的數(shù)量。接著，計(jì)數(shù)值比較器202輸出作為判定結(jié)果的通過無效信號(hào)(pass failsignal)，并將其提供給相位調(diào)整控制電路128。例如，計(jì)數(shù)值比較器202在計(jì)數(shù)值小于判定值時(shí)，輸出“1”作為通過數(shù)據(jù)(pass data)，在計(jì)數(shù)值大于等于判定值時(shí)，輸出“0”作為無效數(shù)據(jù)。另外，計(jì)數(shù)值比較器202亦可在計(jì)數(shù)值小于判定值時(shí)，將“0”輸出作無效數(shù)據(jù)；在計(jì)數(shù)值大于等于判定值時(shí)，將“1”輸出作通過數(shù)據(jù)。
圖3表示第1實(shí)施形態(tài)的相位調(diào)整控制電路128的結(jié)構(gòu)的一例。另外，圖3中，對(duì)可變延遲電路108、110、118的相位調(diào)整寄存器為4比特(bit)時(shí)的示例進(jìn)行說明。另外，相位調(diào)整控制電路128分別對(duì)應(yīng)于可變延遲電路108、110及118，而分別具有圖3所示構(gòu)成要素。而且，在本例中，對(duì)利用硬件電路而實(shí)現(xiàn)相位調(diào)整控制電路128的示例進(jìn)行說明，然而，利用軟件也可以實(shí)現(xiàn)同樣的功能。
相位調(diào)整控制電路128包括比特選擇寄存器300、302、304、306及308；邏輯與電路310、312、314、316、318、320、322、324、326、328、330、332、334、336、338、340、342及344；邏輯或電路350、352、354、356、358及360；以及相位調(diào)整寄存器370、372、374及376。
比特選擇寄存器300、302、304、306及308、以及相位調(diào)整寄存器370、372、374及376保持初始設(shè)定值。具體而言，比特選擇寄存器300及302保持“1”。而且，比特選擇寄存器304、306及308保持“0”。而且，相位調(diào)整寄存器370保持“1”。而且，相位調(diào)整寄存器372、374及306保持“0”。
比特選擇寄存器300根據(jù)校準(zhǔn)設(shè)置信號(hào)(calibration set signal)，將所保持的比特?cái)?shù)據(jù)提供給邏輯與電路310及312、以及比特選擇寄存器302。比特選擇寄存器302根據(jù)校準(zhǔn)設(shè)置信號(hào)，將所保持的比特?cái)?shù)據(jù)提供給邏輯與電路310、312、314及316、以及比特選擇寄存器304。比特選擇寄存器304根據(jù)校準(zhǔn)設(shè)置信號(hào)，將所保持的比特?cái)?shù)據(jù)提供給邏輯與電路314、316、318及320、以及比特選擇寄存器306。比特選擇寄存器306根據(jù)校準(zhǔn)設(shè)置信號(hào)，將所保持的比特?cái)?shù)據(jù)提供給邏輯與電路318、320及322、以及比特選擇寄存器308。比特選擇寄存器308根據(jù)校準(zhǔn)設(shè)置信號(hào)，將所保持的比特?cái)?shù)據(jù)提供給邏輯與電路322、以及比特選擇寄存器308。
比特選擇寄存器300、302、304、306及308，在每次提供有校準(zhǔn)設(shè)置信號(hào)時(shí)，使所保持的比特?cái)?shù)據(jù)依次移位并保持。即，比特選擇寄存器300、302、304、306及308在初始設(shè)定時(shí)分別保持“1”、“1”、“0”、“0”及“0”，在提供有校準(zhǔn)設(shè)置信號(hào)時(shí)分別保持“0”、“1”、“1”、“0”及“0”，在進(jìn)一步提供有校準(zhǔn)設(shè)置信號(hào)時(shí)分別保持“0”、“0”、“1”、“1”及“0”，在更進(jìn)一步提供有校準(zhǔn)設(shè)置信號(hào)時(shí)分別保持“0”、“0”、“0”、“1”及“1”。通過使比特選擇寄存器300、302、304、306及308所保持的比特?cái)?shù)據(jù)移位，依次選擇相位調(diào)整寄存器370、372、374及376來決定設(shè)定值。
邏輯與電路310進(jìn)行由比特選擇寄存器300所提供的比特?cái)?shù)據(jù)與從比特選擇寄存器302中所輸出的比特?cái)?shù)據(jù)的邏輯與運(yùn)算(logic AND)，并將運(yùn)算結(jié)果輸出到邏輯與電路332及邏輯與電路324中。邏輯與電路312進(jìn)行由比特選擇寄存器300所提供的比特?cái)?shù)據(jù)與從比特選擇寄存器302中所輸出的比特?cái)?shù)據(jù)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯與電路334及邏輯或電路350。邏輯與電路314進(jìn)行由比特選擇寄存器302所提供的比特?cái)?shù)據(jù)與從比特選擇寄存器304中所輸出的比特?cái)?shù)據(jù)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯與電路336及邏輯或電路350中。邏輯與電路316進(jìn)行由比特選擇寄存器302所提供的比特?cái)?shù)據(jù)與從比特選擇寄存器304中輸出的比特?cái)?shù)據(jù)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯與電路338及邏輯或電路352中。
邏輯與電路318進(jìn)行由比特選擇寄存器304所提供的比特?cái)?shù)據(jù)與從比特選擇寄存器306中所輸出的比特?cái)?shù)據(jù)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯與電路340及邏輯或電路352中。邏輯與電路320進(jìn)行由比特選擇寄存器304所提供的比特?cái)?shù)據(jù)與從比特選擇寄存器306中所輸出的比特?cái)?shù)據(jù)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯與電路342及邏輯或電路354。邏輯與電路322進(jìn)行由比特選擇寄存器306所提供的比特?cái)?shù)據(jù)與從比特選擇寄存器308中所輸出的比特?cái)?shù)據(jù)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出至邏輯與電路344及邏輯或電路354中。
邏輯或電路350進(jìn)行邏輯與電路312的輸出及邏輯與電路314的輸出的邏輯或運(yùn)算(logic OR)，并將運(yùn)算結(jié)果輸出到邏輯與電路326中。邏輯或電路352進(jìn)行邏輯與電路316的輸出及邏輯與電路318的輸出的邏輯或運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯與電路328中。邏輯或電路354進(jìn)行邏輯與電路320的輸出及邏輯與電路322的輸出的邏輯或運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯與電路330中。
邏輯與電路324進(jìn)行邏輯與電路310的輸出與校準(zhǔn)設(shè)置信號(hào)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到相位調(diào)整寄存器370中。邏輯與電路326進(jìn)行邏輯或電路350的輸出與校準(zhǔn)設(shè)置信號(hào)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到相位調(diào)整寄存器372中。邏輯與電路328進(jìn)行邏輯或電路352的輸出與校準(zhǔn)設(shè)置信號(hào)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到相位調(diào)整寄存器374中。邏輯與電路330進(jìn)行邏輯或電路354的輸出與校準(zhǔn)設(shè)置信號(hào)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到相位調(diào)整寄存器376中。即，邏輯與電路324、326、328及330在校準(zhǔn)設(shè)置信號(hào)設(shè)置為“1”時(shí)，將時(shí)鐘信號(hào)提供給利用比特選擇寄存器300、302、304、306及308所選擇的相位調(diào)整寄存器370、372、374或376中。
邏輯與電路332進(jìn)行由判定電路126所提供的通過無效信號(hào)(pass failsignal)及邏輯與電路310的輸出的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到相位調(diào)整寄存器370。然后，相位調(diào)整寄存器370根據(jù)邏輯與電路324的輸出，而輸出所保持的比特?cái)?shù)據(jù)，并且保持邏輯與電路332的輸出。
邏輯與電路334進(jìn)行由判定電路126所提供的通過無效信號(hào)及相位調(diào)整寄存器370所保持的比特?cái)?shù)據(jù)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯或電路356。邏輯與電路336進(jìn)行由判定電路126所提供的通過無效信號(hào)及邏輯與電路314的輸出的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯或電路356。邏輯或電路356進(jìn)行邏輯與電路334的輸出及邏輯與電路336的輸出的邏輯或運(yùn)算，并將運(yùn)算結(jié)果輸出到相位調(diào)整寄存器372。然后，相位調(diào)整寄存器372根據(jù)邏輯與電路326的輸出，而輸出所保持的比特?cái)?shù)據(jù)，并且保持邏輯或電路356的輸出。
邏輯與電路338進(jìn)行由判定電路126所提供的通過無效信號(hào)及相位調(diào)整寄存器372所保持的比特?cái)?shù)據(jù)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯或電路358。邏輯與電路340進(jìn)行由判定電路126所提供的通過無效信號(hào)及邏輯與電路318的輸出的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯或電路358。邏輯或電路358進(jìn)行邏輯與電路338的輸出及邏輯與電路340的輸出的邏輯或運(yùn)算，并將運(yùn)算結(jié)果輸出到相位調(diào)整寄存器374。然后，相位調(diào)整寄存器374根據(jù)邏輯與電路328的輸出，而輸出所保持的比特?cái)?shù)據(jù)，并且保持邏輯或電路358的輸出。
邏輯與電路342進(jìn)行由判定電路126所提供的通過無效信號(hào)及相位調(diào)整寄存器374所保持的比特?cái)?shù)據(jù)的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯或電路360。邏輯與電路344進(jìn)行由判定電路126所提供的通過無效信號(hào)及邏輯與電路322的輸出的邏輯與運(yùn)算，并將運(yùn)算結(jié)果輸出到邏輯或電路360。邏輯或電路360進(jìn)行邏輯與電路342的輸出及邏輯與電路344的輸出的邏輯或運(yùn)算，并將運(yùn)算結(jié)果輸出到相位調(diào)整寄存器376。然后，相位調(diào)整寄存器376根據(jù)邏輯與電路330的輸出，而輸出所保持的比特?cái)?shù)據(jù)，并且保持邏輯或電路358的輸出。
如上所述，在相位調(diào)整階段，相位調(diào)整寄存器370、372、374及376根據(jù)由判定電路126所提供的通過無效信號(hào)及校準(zhǔn)設(shè)置信號(hào)，而分別保持1比特的設(shè)定值。然后，在被測(cè)試存儲(chǔ)器150的測(cè)試階段，將設(shè)定值提供給可變延遲電路108、110或118，以此調(diào)整可變延遲電路108、110或118的選通信號(hào)的延遲量。
圖4表示第1實(shí)施形態(tài)的相位調(diào)整控制電路128的運(yùn)作的一例。圖4中對(duì)下述方法的一例進(jìn)行說明，即通過圖2所示判定電路126及圖3所示相位調(diào)整控制電路128，設(shè)定可變延遲電路108及110的延遲量，從而調(diào)整測(cè)試圖形信號(hào)的相位的方法。
首先，將第1次的測(cè)試圖形信號(hào)施加至被測(cè)試存儲(chǔ)器150，并且邏輯比較器122多次進(jìn)行輸出值與期待值的比較，且無效計(jì)數(shù)器124對(duì)無效數(shù)據(jù)的數(shù)量進(jìn)行計(jì)數(shù)。然后，在無效計(jì)數(shù)器124所計(jì)數(shù)的計(jì)數(shù)值小于判定值時(shí)，即通過無效信號(hào)輸出“1”作為通過數(shù)據(jù)時(shí)，相位調(diào)整控制電路128通過增加可變延遲電路108及110的延遲量，而使測(cè)試圖形信號(hào)的相位延遲。
接著，將第2次的測(cè)試圖形信號(hào)施加至被測(cè)試存儲(chǔ)器150，并且邏輯比較器122多次進(jìn)行輸出值與期待值的比較，且無效計(jì)數(shù)器124對(duì)無效數(shù)據(jù)的數(shù)量進(jìn)行計(jì)數(shù)。然后，在無效計(jì)數(shù)器124所計(jì)數(shù)的計(jì)數(shù)值大于判定值時(shí)，即通過無效信號(hào)輸出“0”作為無效數(shù)據(jù)時(shí)，相位調(diào)整控制電路128通過減少可變延遲電路108及110的延遲量，而推進(jìn)測(cè)試圖形信號(hào)的相位。
接著，將第3次的測(cè)試圖形信號(hào)施加至被測(cè)試存儲(chǔ)器150，并且邏輯比較器122多次進(jìn)行輸出值與期待值的比較，且無效計(jì)數(shù)器124對(duì)無效數(shù)據(jù)的數(shù)量進(jìn)行計(jì)數(shù)。然后，在無效計(jì)數(shù)器124所計(jì)數(shù)的計(jì)數(shù)值小于判定值時(shí)，即通過無效信號(hào)輸出“1”作為通過數(shù)據(jù)時(shí)，相位調(diào)整控制電路128通過增加可變延遲電路108及110的延遲量，而使測(cè)試圖形信號(hào)的相位延遲。
再接著，將第4次的測(cè)試圖形信號(hào)施加至被測(cè)試存儲(chǔ)器150，并且邏輯比較器122多次進(jìn)行輸出值與期待值的比較，且無效計(jì)數(shù)器124對(duì)無效數(shù)據(jù)的數(shù)量進(jìn)行計(jì)數(shù)。然后，在無效計(jì)數(shù)器124所計(jì)數(shù)的計(jì)數(shù)值與判定值寄存器200所保持的判定值大致相同時(shí)，結(jié)束相位調(diào)整控制電路128所進(jìn)行的相位調(diào)整。
即，在本例中，相位調(diào)整控制電路128根據(jù)判定電路126所輸出的判定結(jié)果，通過二分查找法(binary search)，從上位比特開始依次搜索并決定以二進(jìn)制數(shù)據(jù)所表示的可變延遲電路108、110或118的延遲量。而且，在其他例中，相位調(diào)整控制電路128可以通過順序查找法(sequentialserach)來搜索可變延遲電路108、110及118的適當(dāng)延遲量，也可以通過二分查找法與順序查找法的組合來搜尋可變延遲電路108、110及118的適當(dāng)延遲量。
圖5表示第1實(shí)施形態(tài)的測(cè)試方法的流程的一例。關(guān)于本實(shí)施形態(tài)的相位調(diào)整，是在將被測(cè)試存儲(chǔ)器150安裝在測(cè)試裝置100的插口(scoket)上的狀態(tài)下所進(jìn)行，通過第1校準(zhǔn)(S502)而對(duì)被測(cè)試存儲(chǔ)器150的所有端子進(jìn)行相位調(diào)整，并通過第2校準(zhǔn)(S506)而對(duì)進(jìn)行高速數(shù)據(jù)通信的端子進(jìn)行相位調(diào)整。
首先，判斷是否執(zhí)行了初始化(initialize)(S500)，該初始化是將時(shí)序產(chǎn)生器102、電壓電流產(chǎn)生器及電壓電流測(cè)定器等初始化為設(shè)定的狀態(tài)。在已執(zhí)行了初始化的情況下(S500-y)，在每一測(cè)試條件下進(jìn)行第1校準(zhǔn)(S502)。第1校準(zhǔn)(S502)時(shí)，為了通過可變延遲電路108及110而調(diào)整初始化時(shí)對(duì)各端子所產(chǎn)生的信號(hào)相位的偏移，而將可變延遲電路108及110的設(shè)定值歸檔，并保存作校準(zhǔn)文檔。在未執(zhí)行初始化的情況下(S500-n)，不進(jìn)行第1校準(zhǔn)。
接著，將對(duì)應(yīng)于測(cè)試條件的校準(zhǔn)文檔(calibration file)傳送到可變延遲電路108及110的相位調(diào)整寄存器(S504)，并進(jìn)行第2校準(zhǔn)(S506)。在第2校準(zhǔn)(S506)時(shí)，僅對(duì)被測(cè)試存儲(chǔ)器150的端子中高速運(yùn)作的端子，亦即數(shù)據(jù)輸入輸出端子等進(jìn)行相位調(diào)整。例如，在被測(cè)試存儲(chǔ)器150是XDR-DRAM時(shí)，對(duì)RQ0-11、CFM/CFMN、RST、CMD、SCK、SDI、SDO等端子僅進(jìn)行第1校準(zhǔn)(S502)，而對(duì)DQ/DQN0-15端子進(jìn)行除第1校準(zhǔn)(S502)以外的第2校準(zhǔn)(S506)。
當(dāng)?shù)?校準(zhǔn)(S506)結(jié)束時(shí)，執(zhí)行被測(cè)試存儲(chǔ)器150的測(cè)試(S508)。然后，判斷是否對(duì)該被測(cè)試存儲(chǔ)器150進(jìn)一步實(shí)行其他測(cè)試(S510)。
在對(duì)該被測(cè)試存儲(chǔ)器150進(jìn)一步實(shí)行其他測(cè)試時(shí)(S510-y)，判斷是否變更測(cè)試條件(S512)。在不變更測(cè)試條件時(shí)(S512-n)，繼續(xù)實(shí)行被測(cè)試存儲(chǔ)器150的測(cè)試(S508)。在變更測(cè)試條件時(shí)(S512-y)，將對(duì)應(yīng)于測(cè)試條件的校準(zhǔn)文檔傳送到可變延遲電路108及110的相位調(diào)整寄存器(S504)，從而進(jìn)行第2校準(zhǔn)(S506)。
在不對(duì)該被測(cè)試存儲(chǔ)器150進(jìn)一步實(shí)行其他測(cè)試時(shí)(S510-n)，判斷是否實(shí)行下一被測(cè)試存儲(chǔ)器150的測(cè)試(S514)。在實(shí)行下一被測(cè)試存儲(chǔ)器150的測(cè)試時(shí)(S514-y)，進(jìn)行第2校準(zhǔn)(S506)。然后，當(dāng)?shù)?校準(zhǔn)(S506)結(jié)束時(shí)，實(shí)行下一被測(cè)試存儲(chǔ)器150的測(cè)試(S508)。在不實(shí)行下一被測(cè)試存儲(chǔ)器150的測(cè)試時(shí)(S514-n)，結(jié)束本測(cè)試流程。
圖6表示第1實(shí)施形態(tài)的相位調(diào)整方法的流程的一例。圖6中，對(duì)第2校準(zhǔn)(S506)中的相位調(diào)整方法的流程進(jìn)行說明。首先，在低速寫入階段(S600)，將測(cè)試圖形信號(hào)低速寫入被測(cè)試存儲(chǔ)器150。在低速寫入階段(S600)中，經(jīng)由串行總線(serial bus)而從被測(cè)試存儲(chǔ)器150的掃描輸入輸出端子寫入測(cè)試圖形信號(hào)。
接著，在高速讀取階段(S602)，從被測(cè)試存儲(chǔ)器150高速讀取對(duì)應(yīng)于測(cè)試圖形信號(hào)的輸出信號(hào)。高速讀取階段(S602)中，從被測(cè)試存儲(chǔ)器150的數(shù)據(jù)輸入輸出端子讀取測(cè)試圖形信號(hào)。
接著，在選通信號(hào)相位調(diào)整階段(S604)，時(shí)序比較器120利用選通信號(hào)的時(shí)序，獲取在高速讀取階段(S602)中從被測(cè)試存儲(chǔ)器150所讀取的輸出信號(hào)的輸出值。然后，邏輯比較器122將輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果。再接著，如圖1至圖4中所說明般，相位調(diào)整控制電路128根據(jù)邏輯比較器122的比較結(jié)果，而設(shè)定可變延遲電路118的相位調(diào)整用寄存器，并調(diào)整提供給時(shí)序比較器120的選通信號(hào)的時(shí)序，以此調(diào)整時(shí)序比較器120的輸出信號(hào)的取樣的時(shí)序。
再接著，在高速寫入階段(S606)，SR鎖存器112利用由可變延遲電路108所提供的設(shè)置信號(hào)的時(shí)序以提升測(cè)試圖形信號(hào)，且利用由可變延遲電路110所提供的重置信號(hào)的時(shí)序以降低測(cè)試圖形信號(hào)，并將測(cè)試圖形信號(hào)高速寫入被測(cè)試存儲(chǔ)器150。高速寫入階段(S606)中，從被測(cè)試存儲(chǔ)器150的數(shù)據(jù)輸入輸出端子寫入測(cè)試圖形信號(hào)。
然后，在高速讀取階段(S608)，從被測(cè)試存儲(chǔ)器150高速讀取對(duì)應(yīng)于測(cè)試圖形信號(hào)的輸出信號(hào)。高速讀取階段(S608)中，從被測(cè)試存儲(chǔ)器150的數(shù)據(jù)輸入輸出端子讀取測(cè)試圖形信號(hào)。
再然后，在測(cè)試圖形信號(hào)相位調(diào)整階段(S610)，時(shí)序比較器120利用選通信號(hào)的時(shí)序，獲取在高速讀取階段(S608)中從被測(cè)試存儲(chǔ)器150所讀取的輸出信號(hào)的輸出值。接著，邏輯比較器122將輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果。然后，如圖1至圖4中所說明般，相位調(diào)整控制電路128根據(jù)邏輯比較器122的比較結(jié)果，設(shè)定可變延遲電路108及110的相位調(diào)整用寄存器，并調(diào)整提供給SR鎖存器112的設(shè)置信號(hào)及重置信號(hào)的時(shí)序，以此調(diào)整提供給被測(cè)試存儲(chǔ)器150的測(cè)試圖形信號(hào)的時(shí)序。
如上所述，在低速寫入階段(S600)將測(cè)試圖形信號(hào)低速寫入被測(cè)試存儲(chǔ)器150，并使測(cè)試圖形信號(hào)正確地保持在被測(cè)試存儲(chǔ)器150中，以此，可以在選通信號(hào)相位調(diào)整階段(S604)高精度設(shè)定提供給時(shí)序比較器120的選通信號(hào)的延遲量。而且，在選通信號(hào)相位調(diào)整階段(S604)之后實(shí)行測(cè)試圖形信號(hào)相位調(diào)整階段(S610)，以此，可以在測(cè)試圖形信號(hào)相位調(diào)整階段(S610)高精度設(shè)定設(shè)置信號(hào)及重置信號(hào)的延遲量。
圖7及圖8表示第1實(shí)施形態(tài)的驅(qū)動(dòng)器114的一例。而且，圖9表示第1實(shí)施形態(tài)中相位調(diào)整寄存器的結(jié)構(gòu)的變形例。驅(qū)動(dòng)器114為差動(dòng)驅(qū)動(dòng)器，且如圖7所示，以如下條件設(shè)為前提，即差動(dòng)信號(hào)在被測(cè)試存儲(chǔ)器150的差動(dòng)端子中正確地交叉(cross)，而且差動(dòng)信號(hào)的線路長(zhǎng)度相等。但是，實(shí)際上并非基于這樣的前提而構(gòu)成，如圖8所示，使用單驅(qū)動(dòng)器(singledrive)114a及114b來調(diào)整差動(dòng)信號(hào)的相位。
即，測(cè)試裝置100如圖8所示，其取代可變延遲電路108及110而具備可變延遲電路108a、108b、110a及110b；取代SR鎖存器112而具備SR鎖存器112a及112b；且取代驅(qū)動(dòng)器114而具備驅(qū)動(dòng)器114a及114b。而且，測(cè)試裝置100如圖9所示，除了相位調(diào)整寄存器370、372、374及376以外，更具備交叉點(diǎn)調(diào)整寄存器900及加法器904。
SR鎖存器112a根據(jù)通過可變延遲電路108a而延遲的設(shè)置信號(hào)，以提升測(cè)試圖形信號(hào)，根據(jù)通過可變延遲電路110a而延遲的重置信號(hào)，以降低測(cè)試圖形信號(hào)，并經(jīng)由驅(qū)動(dòng)器114a而提供給被測(cè)試存儲(chǔ)器150。而且，SR鎖存器112b根據(jù)通過可變延遲電路108b而延遲的設(shè)置信號(hào)，以提升測(cè)試圖形信號(hào)，且根據(jù)通過可變延遲電路110b而延遲的重置信號(hào)，以降低測(cè)試圖形信號(hào)，并經(jīng)由驅(qū)動(dòng)器114b而提供給被測(cè)試存儲(chǔ)器150。
在第1校準(zhǔn)(S502)中，在被測(cè)試存儲(chǔ)器150的差動(dòng)端子中進(jìn)行調(diào)整，使得差動(dòng)信號(hào)的交叉點(diǎn)(cross point)處于高準(zhǔn)位(high level)與低準(zhǔn)位(low level)的中心。然后，在交叉點(diǎn)調(diào)整寄存器900中保持已調(diào)整的設(shè)定值。接著，在第2校準(zhǔn)(S506)中，同時(shí)調(diào)整可變延遲電路108a及110b的相位，并且同時(shí)調(diào)整可變延遲電路108b及110a的相位，使得交叉點(diǎn)不偏離中心。然后，在相位調(diào)整寄存器370、372、374及376中保持已調(diào)整的設(shè)定值。接著，加法器904將交叉點(diǎn)調(diào)整用寄存器900中所設(shè)定的設(shè)定值與相位調(diào)整寄存器370、372、374及376中所設(shè)定的設(shè)定值相加，并提供給可變延遲電路108a、110a、108b或110b。以此，可以同時(shí)進(jìn)行差動(dòng)信號(hào)的交叉點(diǎn)調(diào)整及測(cè)試圖形信號(hào)的相位調(diào)整。
圖10表示本發(fā)明的第2實(shí)施形態(tài)的存儲(chǔ)器控制系統(tǒng)1000的結(jié)構(gòu)的一例。存儲(chǔ)器控制系統(tǒng)1000包括存儲(chǔ)器控制器1002、及多個(gè)存儲(chǔ)器1004。存儲(chǔ)器控制系統(tǒng)1000在進(jìn)行數(shù)據(jù)傳送的信號(hào)線路中使小振幅信號(hào)(200mV振幅)及雙向差動(dòng)界面(interface)最小，并使多個(gè)存儲(chǔ)器1004與存儲(chǔ)器控制器1002之間一對(duì)一連接。而且，在存儲(chǔ)器控制器1002的每個(gè)數(shù)據(jù)輸入輸出端子中，加入了輸入信號(hào)及輸出信號(hào)的相位調(diào)整功能。
圖11表示第2實(shí)施形態(tài)的存儲(chǔ)器控制器1002的結(jié)構(gòu)的一例。存儲(chǔ)器控制器1002包括收發(fā)控制部1100、溫度檢測(cè)部1130、再校正控制部1132及再校正間隔控制部1134。收發(fā)控制部1100包括選通信號(hào)產(chǎn)生器1104、級(jí)別比較器1116、可變延遲電路1118、時(shí)序比較器1120、邏輯比較器1122、無效計(jì)數(shù)器1124、判定電路1126及相位調(diào)整控制電路1128。
選通信號(hào)產(chǎn)生器1104產(chǎn)生選通信號(hào)，該選通信號(hào)是指定時(shí)序比較器1120對(duì)從被測(cè)試存儲(chǔ)器150所輸出的輸出信號(hào)進(jìn)行取樣的時(shí)序?？勺冄舆t電路1118根據(jù)由相位調(diào)整控制電路1128所預(yù)先設(shè)定的延遲量，使選通信號(hào)產(chǎn)生器1104所產(chǎn)生的選通信號(hào)延遲而提供給時(shí)序比較器1120。而且，級(jí)別比較器1116、可變延遲電路1118、時(shí)序比較器1120、邏輯比較器1122、無效計(jì)數(shù)器1124、判定電路1126及相位調(diào)整控制電路1128分別與圖1所示測(cè)試裝置100所具備的級(jí)別比較器116、可變延遲電路118、時(shí)序比較器120、邏輯比較器122、無效計(jì)數(shù)器124、判定電路126及相位調(diào)整控制電路128具有相同的功能，因此省略說明。而且，存儲(chǔ)器控制器1002也可以具備圖1所示測(cè)試裝置100所具備的其他構(gòu)成構(gòu)件。
溫度檢測(cè)部1130檢測(cè)存儲(chǔ)器1004的溫度或存儲(chǔ)器1004周圍的溫度的變化。然后，在溫度檢測(cè)部1130所檢測(cè)出的溫度變化超過或等于預(yù)先設(shè)定的溫度變化時(shí)，再校正控制部1132針對(duì)收發(fā)控制部1100再次設(shè)定可變延遲電路1118的延遲量，以此，再次調(diào)整提供給時(shí)序比較器1120的選通信號(hào)的時(shí)序。即，可以使選通信號(hào)的相位追隨于因存儲(chǔ)器1004的溫度變化而引起的輸出信號(hào)相位的變化。因此，即使在由于存儲(chǔ)器1004運(yùn)作而使溫度上升時(shí)，也可以正確地進(jìn)行存儲(chǔ)器1004與存儲(chǔ)器控制器1002之間的數(shù)據(jù)通信。
而且，在連續(xù)進(jìn)行對(duì)存儲(chǔ)器1004的數(shù)據(jù)的寫入或讀取時(shí)，再校正間隔控制部1134根據(jù)邏輯比較器1122在每經(jīng)過一段時(shí)間所輸出的比較結(jié)果，而測(cè)定應(yīng)對(duì)于提供給時(shí)序比較器1120的選通信號(hào)的時(shí)序進(jìn)行再調(diào)整的時(shí)間間隔。具體而言，無效計(jì)數(shù)器1124在每一單位時(shí)間對(duì)邏輯比較器1122所輸出的無效數(shù)據(jù)的數(shù)量進(jìn)行計(jì)數(shù)。然后，判定電路1126將預(yù)先設(shè)定的判定值與無效計(jì)數(shù)器1124所計(jì)數(shù)的計(jì)數(shù)值進(jìn)行大小比較。以此，再校正間隔控制部1134測(cè)定計(jì)數(shù)值大于判定值的時(shí)間。即，通過連續(xù)進(jìn)行對(duì)存儲(chǔ)器1004的數(shù)據(jù)的寫入或讀取，來測(cè)定由于因存儲(chǔ)器1004的溫度變化而引起的輸出信號(hào)相位的變化，而導(dǎo)致無法正確地進(jìn)行存儲(chǔ)器控制器1002與存儲(chǔ)器1004之間的數(shù)據(jù)通信的時(shí)間。所以，再校正間隔控制部1134在每一所測(cè)定的時(shí)間間隔中，針對(duì)收發(fā)控制部1100而對(duì)提供給時(shí)序比較器1120的選通信號(hào)的時(shí)序進(jìn)行再調(diào)整。以此，即使在由于存儲(chǔ)器1004運(yùn)作而使溫度上升時(shí)，也可以一直正確地進(jìn)行存儲(chǔ)器1004與存儲(chǔ)器控制器1002之間的數(shù)據(jù)通信。
另外，測(cè)試裝置100也可以更包括圖11所示存儲(chǔ)器控制器1002所具備的溫度檢測(cè)部1130、再校正控制部1132、及再校正間隔控制部1134。而且，也可以追隨被測(cè)試存儲(chǔ)器150的溫度上升而調(diào)整提供給時(shí)序比較器120的選通信號(hào)的時(shí)序。而且，也可以測(cè)定應(yīng)對(duì)提供給時(shí)序比較器120的選通信號(hào)的時(shí)序進(jìn)行再調(diào)整的時(shí)間間隔，并寫入存儲(chǔ)器1004。存儲(chǔ)器控制器1002按照由測(cè)試裝置100所寫入的時(shí)間間隔而對(duì)選通信號(hào)的時(shí)序進(jìn)行再調(diào)整，以此，可以一直正確地進(jìn)行存儲(chǔ)器1004與存儲(chǔ)器控制器1002之間的數(shù)據(jù)通信。
以上，使用實(shí)施形態(tài)對(duì)本發(fā)明進(jìn)行了說明，但是，本發(fā)明的技術(shù)范圍并不限定于所述實(shí)施形態(tài)所述的范圍。可以在所述實(shí)施形態(tài)中添加多種變更或改良。由權(quán)利要求書的揭示而明顯可知，添加了這樣的變更或改良的形態(tài)也可以包含在本發(fā)明的技術(shù)性范圍內(nèi)。
由所述說明明顯可知，根據(jù)本發(fā)明，可以正確地測(cè)試進(jìn)行高速數(shù)據(jù)收發(fā)的被測(cè)試存儲(chǔ)器。
權(quán)利要求
1.一種測(cè)試裝置，對(duì)被測(cè)試存儲(chǔ)器進(jìn)行測(cè)試，其特征在于包括時(shí)序比較器，以選通信號(hào)的時(shí)序獲取由所述被測(cè)試存儲(chǔ)器所輸出的輸出信號(hào)的輸出值；邏輯比較器，將上述時(shí)序比較器所獲取的上述輸出值與預(yù)先生成的期待值加以比較，并輸出比較結(jié)果；以及相位調(diào)整控制電路，根據(jù)上述邏輯比較器所輸出的上述比較結(jié)果，而調(diào)整上述選通信號(hào)的時(shí)序。
2.如權(quán)利要求1所述的測(cè)試裝置，其特征在于還包括第1可變延遲電路，使上述選通信號(hào)延遲而提供給上述時(shí)序比較器，并且，上述相位調(diào)整控制電路根據(jù)上述邏輯比較器所輸出的上述比較結(jié)果，而設(shè)定上述第1可變延遲電路的延遲量。
3.如權(quán)利要求2所述的測(cè)試裝置，其特征在于還包括無效計(jì)數(shù)器，對(duì)無效數(shù)據(jù)的數(shù)量進(jìn)行計(jì)數(shù)，上述無效數(shù)據(jù)是由上述邏輯比較器作為上述比較結(jié)果而輸出，且表示上述輸出值與上述期待值不一致；以及判定電路，將上述無效計(jì)數(shù)器所計(jì)數(shù)的上述無效數(shù)據(jù)的數(shù)量與預(yù)先設(shè)定的判定值進(jìn)行比較，并輸出判定結(jié)果，并且，上述相位調(diào)整控制電路根據(jù)上述判定電路所輸出的上述判定結(jié)果，設(shè)定上述第1可變延遲電路的延遲量。
4.如權(quán)利要求3所述的測(cè)試裝置，其特征在于上述相位調(diào)整控制電路根據(jù)上述判定電路所輸出的上述判定結(jié)果，通過二分查找法從上位比特開始依次決定以二進(jìn)制數(shù)據(jù)所表示的上述第1可變延遲電路的上述延遲量。
5.如權(quán)利要求1所述的測(cè)試裝置，其特征在于還包括SR鎖存器，以設(shè)置信號(hào)的時(shí)序使測(cè)試圖形信號(hào)上升，并以重置信號(hào)的時(shí)序使上述測(cè)試圖形信號(hào)下降，再將上述測(cè)試圖形信號(hào)提供給上述被測(cè)試存儲(chǔ)器；第2可變延遲電路，使上述設(shè)置信號(hào)延遲并提供給上述SR鎖存器；以及第3可變延遲電路，使上述重置信號(hào)延遲并提供給上述SR鎖存器，并且，上述時(shí)序比較器以與上述被測(cè)試存儲(chǔ)器的內(nèi)部時(shí)鐘同步的上述選通信號(hào)的時(shí)序，獲取對(duì)應(yīng)于上述測(cè)試圖形信號(hào)從上述被測(cè)試存儲(chǔ)器中輸出的輸出信號(hào)的輸出值，上述邏輯比較器將上述時(shí)序比較器所獲取的上述輸出值與上述期待值進(jìn)行比較，并輸出比較結(jié)果，上述相位調(diào)整控制電路，根據(jù)上述邏輯比較器輸出的上述比較結(jié)果，而設(shè)定上述第2可變延遲電路及上述第3可變延遲電路的延遲量。
6.如權(quán)利要求1所述的測(cè)試裝置，其特征在于還包括溫度檢測(cè)部，檢測(cè)上述被測(cè)試存儲(chǔ)器的溫度或上述被測(cè)試存儲(chǔ)器的周圍溫度的變化；以及再校正控制部，在上述溫度檢測(cè)部檢測(cè)出的溫度變化超過或等于預(yù)先設(shè)定的溫度變化時(shí)，再次調(diào)整上述選通信號(hào)的時(shí)序。
7.如權(quán)利要求1所述的測(cè)試裝置，其特征在于還包括再校正間隔控制部，在對(duì)上述被測(cè)試存儲(chǔ)器連續(xù)寫入或讀取數(shù)據(jù)時(shí)，根據(jù)上述邏輯比較器每經(jīng)過一段時(shí)間所輸出的上述比較結(jié)果，而測(cè)定應(yīng)對(duì)上述選通信號(hào)的時(shí)序進(jìn)行再調(diào)整的時(shí)間間隔。
8.一種相位調(diào)整方法，調(diào)整由被測(cè)試存儲(chǔ)器輸出的輸出信號(hào)與選通信號(hào)的時(shí)序，其特征在于包括輸出值獲取階段，以上述選通信號(hào)的時(shí)序獲取由上述被測(cè)試存儲(chǔ)器中輸出的上述輸出信號(hào)的輸出值；比較結(jié)果輸出階段，將所獲取的上述輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果；以及時(shí)序調(diào)整階段，根據(jù)上述比較結(jié)果，調(diào)整上述選通信號(hào)的時(shí)序。
9.如權(quán)利要求8所述的相位調(diào)整方法，其特征在于還包括低速寫入階段，將測(cè)試圖形信號(hào)低速寫入上述被測(cè)試存儲(chǔ)器；第1高速讀取階段，從上述被測(cè)試存儲(chǔ)器高速讀取與上述測(cè)試圖形信號(hào)相對(duì)應(yīng)的上述輸出信號(hào)，并且，上述輸出值獲取階段包括以上述選通信號(hào)的時(shí)序獲取在上述第1高速讀取階段中所讀取的上述輸出信號(hào)的上述輸出值的階段。
10.如權(quán)利要求9所述的相位調(diào)整方法，其特征在于，上述低速寫入階段包括從上述被測(cè)試存儲(chǔ)器的掃描輸入輸出端子寫入上述測(cè)試圖形信號(hào)的階段，上述第1高速讀取階段包括從上述被測(cè)試存儲(chǔ)器的數(shù)據(jù)輸入輸出端子讀取上述測(cè)試圖形信號(hào)的階段。
11.如權(quán)利要求8所述的相位調(diào)整方法，其特征在于還包括高速寫入階段，以設(shè)置信號(hào)的時(shí)序使測(cè)試圖形信號(hào)上升，且以重置信號(hào)的時(shí)序使上述測(cè)試圖形信號(hào)下降，并將上述測(cè)試圖形信號(hào)高速寫入上述被測(cè)試存儲(chǔ)器；第2高速讀取階段，從上述被測(cè)試存儲(chǔ)器高速讀取與上述測(cè)試圖形信號(hào)相對(duì)應(yīng)的上述輸出信號(hào)；輸出值獲取階段，以上述選通信號(hào)的時(shí)序，獲取在上述第2高速讀取階段中所讀取的上述輸出信號(hào)的輸出值；比較結(jié)果輸出階段，將所獲取的上述輸出值與預(yù)先生成的上述期待值進(jìn)行比較，并輸出比較結(jié)果；以及時(shí)序調(diào)整階段，根據(jù)上述比較結(jié)果，調(diào)整上述設(shè)置信號(hào)及上述重置信號(hào)的時(shí)序。
12.如權(quán)利要求11所述的相位調(diào)整方法，其特征在于，上述高速寫入階段包括從上述被測(cè)試存儲(chǔ)器的數(shù)據(jù)輸入輸出端子寫入上述測(cè)試圖形信號(hào)的階段，上述第2高速讀取階段包括從上述被測(cè)試存儲(chǔ)器的數(shù)據(jù)輸入輸出端子讀取上述測(cè)試圖形信號(hào)的階段。
13.一種存儲(chǔ)器控制器，控制存儲(chǔ)器的數(shù)據(jù)寫入及讀取，其特征在于包括時(shí)序比較器，以選通信號(hào)的時(shí)序獲取從上述存儲(chǔ)器中讀取的輸出信號(hào)的輸出值；邏輯比較器，將上述時(shí)序比較器所獲取的上述輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果；相位調(diào)整控制電路，根據(jù)上述邏輯比較器所輸出的上述比較結(jié)果，而調(diào)整上述選通信號(hào)的時(shí)序；溫度檢測(cè)部，檢測(cè)上述存儲(chǔ)器的溫度或上述存儲(chǔ)器的周圍溫度的變化；以及再校正控制部，在上述溫度檢測(cè)部所檢測(cè)出的溫度變化超過或等于預(yù)先設(shè)定的溫度變化時(shí)，再次調(diào)整上述選通信號(hào)的時(shí)序。
14.一種存儲(chǔ)器控制器，控制存儲(chǔ)器的數(shù)據(jù)寫入及讀取，其特征在于包括時(shí)序比較器，以選通信號(hào)的時(shí)序獲取從上述存儲(chǔ)器中讀取的輸出信號(hào)的輸出值；邏輯比較器，將上述時(shí)序比較器所獲取的上述輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果；相位調(diào)整控制電路，根據(jù)上述邏輯比較器所輸出的上述比較結(jié)果，調(diào)整上述選通信號(hào)的時(shí)序；以及再校正間隔控制部，在對(duì)上述存儲(chǔ)器連續(xù)寫入或讀取數(shù)據(jù)時(shí)，根據(jù)上述邏輯比較器每經(jīng)過一段時(shí)間所輸出的上述比較結(jié)果，而測(cè)定應(yīng)對(duì)上述選通信號(hào)的時(shí)序進(jìn)行再調(diào)整的時(shí)間間隔。
全文摘要
本發(fā)明的測(cè)試裝置包括時(shí)序比較器，以選通信號(hào)的時(shí)序獲取從被測(cè)試存儲(chǔ)器所輸出的輸出信號(hào)的輸出值；邏輯比較器，將時(shí)序比較器所獲取的輸出值與預(yù)先生成的期待值進(jìn)行比較，并輸出比較結(jié)果；以及相位調(diào)整控制電路，根據(jù)邏輯比較器所輸出的比較結(jié)果，而調(diào)整選通信號(hào)的時(shí)序。而且，本發(fā)明的測(cè)試裝置還包括第1可變延遲電路，其使選通信號(hào)延遲以提供給時(shí)序比較器，而相位調(diào)整控制電路根據(jù)邏輯比較器所輸出的比較結(jié)果，設(shè)定第1可變延遲電路的延遲量。
文檔編號(hào)G01R31/28GK1938788SQ200580010169
公開日2007年3月28日 申請(qǐng)日期2005年3月25日 優(yōu)先權(quán)日2004年4月5日
發(fā)明者佐藤新哉 申請(qǐng)人:愛德萬測(cè)試株式會(huì)社