專利名稱：在測試模式設(shè)置操作下交接測試系統(tǒng)和嵌入式存儲(chǔ)器的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及交接存儲(chǔ)器測試模式和嵌入式存儲(chǔ)器的方法和裝置，尤其涉及能夠改善只可通過邏輯電路訪問的存儲(chǔ)器的測試環(huán)境的交接存儲(chǔ)器測試模式和嵌入式存儲(chǔ)器的方法和裝置。
背景技術(shù)：
隨著半導(dǎo)體IC(集成電路)的密度不斷提高，對(duì)半導(dǎo)體IC的測試變得越來越復(fù)雜和越來越困難。尤其，隨著半導(dǎo)體存儲(chǔ)設(shè)備的容量增加到GB(千兆位)的單位，有關(guān)存儲(chǔ)器測試時(shí)間和測試存儲(chǔ)器的成本的額外開銷越來越大。
SOC(芯片上系統(tǒng))、MML(合并存儲(chǔ)器邏輯)、DSP(數(shù)字信號(hào)處理器)、和CPU(中央處理單元)都將存儲(chǔ)器嵌入那些芯片中，和FB-DIMM(全緩沖雙列直插式存儲(chǔ)器模塊)包括嵌入該模塊中的集線器和存儲(chǔ)器。因此，由于不可能從芯片的外部或存儲(chǔ)器模塊的外部直接訪問存儲(chǔ)器，所以難以測試嵌入式存儲(chǔ)器。
在半導(dǎo)體存儲(chǔ)器模塊中，需要測試安裝在計(jì)算機(jī)中的主板的插槽上的存儲(chǔ)器模塊。但是，難以在在存儲(chǔ)器模塊外部的系統(tǒng)板測試環(huán)境下訪問存儲(chǔ)器。
如上所述，在只可通過邏輯電路訪問的存儲(chǔ)器測試環(huán)境下，需要考慮存儲(chǔ)器和邏輯電路之間的接口的測試裝置和嵌入式自檢技術(shù)。
隨著裝有存儲(chǔ)器的系統(tǒng)的運(yùn)算速度不斷提高和要處理的數(shù)據(jù)量不斷增大，主存儲(chǔ)器的性能被認(rèn)為是升級(jí)整個(gè)系統(tǒng)的性能的重要因素。
主存儲(chǔ)器建立地址和用于控制系統(tǒng)的芯片組、中央處理單元(CPU)和外圍設(shè)備的數(shù)據(jù)。于是，主存儲(chǔ)器的故障致命地影響整個(gè)系統(tǒng)的性能。主存儲(chǔ)器包括同步DRAM(動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器)模塊。
SDRAM(同步動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器)包括模式設(shè)置寄存器(MSR)。通過編程MSR的值，SDRAM可以在編程模式下工作。
SDRAM的MSR可以通過將帶有地址數(shù)據(jù)的模式寄存器設(shè)置(MRS)命令存儲(chǔ)在MSR中來編程。
圖1是例示SDRAM的傳統(tǒng)正常模式MRS代碼的表格。
參照?qǐng)D1，存儲(chǔ)器的操作模式根據(jù)輸入到存儲(chǔ)器的地址輸入端A0-A15、和BA0-BA2的數(shù)據(jù)確定。
輸入到每個(gè)地址輸入端的數(shù)據(jù)被存儲(chǔ)在存儲(chǔ)器芯片的模式寄存器中，和利用模式寄存器設(shè)置脈沖串類型、脈沖串長度、等待時(shí)間、測試操作模式、和ODT(片內(nèi)終止)DLL。
MRS(模式寄存器設(shè)置)在系統(tǒng)引導(dǎo)進(jìn)程中應(yīng)用于存儲(chǔ)器，或在ATE(自動(dòng)測試設(shè)備)的DRAM初始化進(jìn)程中應(yīng)用于存儲(chǔ)器。正常MRS是標(biāo)準(zhǔn)化的，因此，所有系統(tǒng)都使用正常MRS。
但是，用于測試存儲(chǔ)器的測試MRS不是標(biāo)準(zhǔn)化的，和每個(gè)存儲(chǔ)器制造者提供相互不同的測試MRS。
每個(gè)存儲(chǔ)器制造者提供唯一測試模式進(jìn)入序列，以防存儲(chǔ)器在除了測試操作之外的其它操作中因某些錯(cuò)誤而進(jìn)入測試模式。
例如，測試模式進(jìn)入序列在長達(dá)幾個(gè)周期內(nèi)被連續(xù)應(yīng)用于存儲(chǔ)器。當(dāng)應(yīng)用了所有測試模式進(jìn)入序列時(shí)，存儲(chǔ)器進(jìn)入測試模式。
于是，每個(gè)存儲(chǔ)器制造者為存儲(chǔ)器提供能夠設(shè)置唯一測試MRS的測試設(shè)備。
但是，當(dāng)像系統(tǒng)存儲(chǔ)器測試環(huán)境那樣通過邏輯電路訪問不能直接訪問的嵌入式存儲(chǔ)器或存儲(chǔ)器時(shí)，難以實(shí)現(xiàn)系統(tǒng)的應(yīng)用。其結(jié)果是，存儲(chǔ)器的測試設(shè)備不能控制嵌入式存儲(chǔ)器的測試MRS。
并且，在在執(zhí)行了系統(tǒng)引導(dǎo)進(jìn)程，然后裝入操作系統(tǒng)之后進(jìn)行正常操作的系統(tǒng)環(huán)境下，存儲(chǔ)器不可能進(jìn)入測試模式。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的提供了通過將測試模式進(jìn)入序列編程到存儲(chǔ)器接口單元中的寄存器中，能夠提高存儲(chǔ)器測試環(huán)境的靈活性的設(shè)置測試模式的方法。
本發(fā)明的另一個(gè)目的還提供了允許各種各樣存儲(chǔ)器具有相互不同測試模式進(jìn)入序列和允許各種各樣存儲(chǔ)器自適應(yīng)地進(jìn)入測試模式的存儲(chǔ)器交接方法和利用它的裝置。
本發(fā)明的又一個(gè)目的還提供了適合完成上述目的的用于存儲(chǔ)器模塊的集線器、存儲(chǔ)器模塊和裝有存儲(chǔ)器的系統(tǒng)。
本發(fā)明的再一個(gè)目的還提供了與系統(tǒng)的工作條件無關(guān)地自由設(shè)置測試模式入口的方法和裝置。
在本發(fā)明的一些實(shí)施例中，提供了存儲(chǔ)器芯片的測試模式交接方法，包括將測試模式進(jìn)入序列數(shù)據(jù)編程到存儲(chǔ)器測試寄存器中，測試模式進(jìn)入序列數(shù)據(jù)對(duì)應(yīng)于要測試的嵌入式存儲(chǔ)器；檢驗(yàn)在系統(tǒng)的正常操作期間是否輸入了測試模式設(shè)置命令；當(dāng)輸入了測試模式設(shè)置命令時(shí)，訪問編程到存儲(chǔ)器測試寄存器中的測試模式進(jìn)入序列數(shù)據(jù)，然后將嵌入式存儲(chǔ)器設(shè)置成測試模式。


通過參照附圖，對(duì)本發(fā)明的示范性實(shí)施例進(jìn)行詳細(xì)描述，本發(fā)明的上述目的和其它優(yōu)點(diǎn)將更加顯而易見，在附圖中圖1是例示SDRAM的傳統(tǒng)正常模式MRS代碼的表格；圖2是例示根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的裝有存儲(chǔ)器的系統(tǒng)的母板的方塊圖；圖3是例示根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的如圖2所示的存儲(chǔ)器控制集線器的方塊圖；圖4是例示根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的如圖3所示的存儲(chǔ)器測試寄存器的表格；圖5和6是說明根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的如圖4所示的編程測試模式進(jìn)入序列的操作的時(shí)序圖；圖7和8是說明根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的存儲(chǔ)器的測試模式進(jìn)入序列的操作的流程圖；和圖9是例示根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的存儲(chǔ)器系統(tǒng)的集線器的方塊圖。
具體實(shí)施例方式
廣義的嵌入式存儲(chǔ)器代表安裝在SOC中的嵌入式存儲(chǔ)器、像FBDIMM(全緩沖雙列直插式存儲(chǔ)器模塊)那樣用分組數(shù)據(jù)傳輸方法與外部設(shè)備通信的存儲(chǔ)器模塊中的數(shù)個(gè)存儲(chǔ)器、或安裝在像母板那樣的系統(tǒng)板上和可通過預(yù)定邏輯電路訪問的存儲(chǔ)器。
一般說來，狹義的嵌入式存儲(chǔ)器代表安裝在SOC中的嵌入式存儲(chǔ)器。
系統(tǒng)的正常操作模式代表在執(zhí)行了系統(tǒng)的最初引導(dǎo)進(jìn)程，然后，裝入操作系統(tǒng)之后的操作狀態(tài)。
測試模式進(jìn)入序列數(shù)據(jù)包括代表測試模式進(jìn)入序列的個(gè)數(shù)的序列使能數(shù)據(jù)和與測試模式進(jìn)入序列的個(gè)數(shù)相對(duì)應(yīng)的測試模式進(jìn)入命令數(shù)據(jù)。
序列使能數(shù)據(jù)包括用于計(jì)算測試模式進(jìn)入序列的個(gè)數(shù)的一組連續(xù)有效位。
每個(gè)有效位對(duì)應(yīng)于測試模式進(jìn)入命令數(shù)據(jù)。
在設(shè)置測試模式的步驟中，訪問序列使能數(shù)據(jù)當(dāng)中的1個(gè)位，例如，LSB(最低有效位)，然后，核實(shí)訪問的位值，看看該位值是否是有效值。
響應(yīng)有效位，訪問相應(yīng)測試模式進(jìn)入命令數(shù)據(jù)，然后，響應(yīng)訪問的測試模式進(jìn)入命令數(shù)據(jù)，將測試模式設(shè)置信號(hào)提供給嵌入式存儲(chǔ)器。
與有效位的個(gè)數(shù)相對(duì)應(yīng)地連續(xù)重復(fù)上述步驟，直到出現(xiàn)無效位，當(dāng)所有測試模式進(jìn)入序列都完成時(shí)，將嵌入式存儲(chǔ)器設(shè)置成測試模式。
可讀/可寫寄存器適用于存儲(chǔ)器測試寄存器。
尤其，系統(tǒng)PCI(外圍部件互連)配置寄存器的一部分、或FBDIMM(全緩沖雙列直插式存儲(chǔ)器模塊)的AMB(高級(jí)存儲(chǔ)緩沖器)芯片的配置寄存器的一部分可以用于存儲(chǔ)器測試寄存器。
存儲(chǔ)序列使能數(shù)據(jù)的寄存器被命名為‘TMESSR(測試模式進(jìn)入序列設(shè)置寄存器)’，和存儲(chǔ)模式進(jìn)入命令數(shù)據(jù)的寄存器被命名為‘TMESDR(測試模式進(jìn)入序列數(shù)據(jù)寄存器)’。
根據(jù)本發(fā)明示范性實(shí)施例的裝置包含控制器，該控制器被配置成檢驗(yàn)與要測試的嵌入式存儲(chǔ)器相對(duì)應(yīng)的測試模式進(jìn)入序列數(shù)據(jù)被編程到其中的存儲(chǔ)器測試寄存器，和被配置成在系統(tǒng)的正常操作模式期間檢驗(yàn)是否應(yīng)用了測試模式設(shè)置命令。該控制器還被配置成當(dāng)應(yīng)用了測試模式設(shè)置命令時(shí)，訪問編程到存儲(chǔ)器測試寄存器中的測試模式進(jìn)入序列數(shù)據(jù)，和被配置成將嵌入式存儲(chǔ)器設(shè)置成測試模式。
應(yīng)該注意到，控制器包含在SOC芯片組、系統(tǒng)存儲(chǔ)器的存儲(chǔ)器控制集線器芯片組、或FBDIMM的AMB(高級(jí)存儲(chǔ)緩沖器)中。
在下文中，將參照附圖敘述本發(fā)明的示范性實(shí)施例。
<第一示范性實(shí)施例>系統(tǒng)板環(huán)境圖2是例示根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的裝有存儲(chǔ)器的系統(tǒng)的主板的方塊圖。
參照?qǐng)D2，主板包括CPU(中央處理單元；200)、控制圖形卡230的存儲(chǔ)器220和存儲(chǔ)器控制集線器(MCH；240或北橋)芯片組、控制PCI插槽250和端口260的輸入/輸出控制集線器(ICH；270或南橋)、和交接MCH 250和ICH 270的總線280。
在本發(fā)明的示范性實(shí)施例中，MCH 240的寄存器包括存儲(chǔ)器測試寄存器。
圖3是例示根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的如圖2所示的存儲(chǔ)器控制集線器的方塊圖。
在存儲(chǔ)器控制集線器的方塊中，下面只描述關(guān)鍵點(diǎn)。
參照?qǐng)D3，存儲(chǔ)器控制集線器240包括控制器242、第一寄存器244、第二寄存器246、標(biāo)志寄存器248和I/O電路249。
同步存儲(chǔ)器或同步存儲(chǔ)器模塊通過I/O電路249與存儲(chǔ)器控制集線器240的控制器242耦合。
控制器242向數(shù)個(gè)存儲(chǔ)器芯片220提供命令信號(hào)CMD、地址信號(hào)ADDR、和數(shù)據(jù)信號(hào)DATA。
將從數(shù)個(gè)存儲(chǔ)器芯片220中讀取的數(shù)據(jù)作為數(shù)據(jù)信號(hào)DATA提供給控制器242。也就是說，數(shù)據(jù)信號(hào)DATA包括讀取數(shù)據(jù)和寫入數(shù)據(jù)。
第一寄存器244是編程測試模式進(jìn)入序列設(shè)置位的測試模式進(jìn)入序列設(shè)置寄存器(TMESSR)。
第二寄存器246是編程測試模式進(jìn)入序列數(shù)據(jù)的測試模式進(jìn)入序列數(shù)據(jù)寄存器(TMESDR)。
圖4是例示根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的如圖3所示的第一寄存器和第二寄存器的表格。
參照?qǐng)D4，TMESSR 324包括由24個(gè)位組成的設(shè)置位MTE0-MTE23。TMESSR324存儲(chǔ)測試模式進(jìn)入序列的個(gè)數(shù)。例如，如果測試模式進(jìn)入序列包括10個(gè)周期，設(shè)置位MTE0-MTE9被分別設(shè)置成邏輯有效值‘1’，而其它設(shè)置位MTE10-MTE23被分別設(shè)置成邏輯無效值‘0’。
應(yīng)該注意到，邏輯有效值‘1’代表有效設(shè)置位，和邏輯無效值‘0’代表無效設(shè)置位。
其結(jié)果是，由24個(gè)位組成的TMESSR 324具有′00dFFh′(0000 0000 00000011 1111 1111)的編程設(shè)置位值。
TMESDR 324包括24個(gè)數(shù)據(jù)寄存器DR0-DR23，和24個(gè)數(shù)據(jù)寄存器DR0-DR23分別對(duì)應(yīng)于由24個(gè)位組成的設(shè)置位MTE0-MTE23的每一個(gè)。
例如，設(shè)置位MTE0對(duì)應(yīng)于數(shù)據(jù)寄存器DR0，和設(shè)置位MTE23對(duì)應(yīng)于數(shù)據(jù)寄存器DR23。
因此，測試模式進(jìn)入序列被編程在與具有‘1’的值的設(shè)置位MTEi相對(duì)應(yīng)的數(shù)字寄存器DRi中。
如圖4所示，有效數(shù)據(jù)被存儲(chǔ)在與具有‘1’的值的設(shè)置位MTE0-MTE9的每一個(gè)相對(duì)應(yīng)的數(shù)字寄存器DR0-DR9的每一個(gè)中。
數(shù)字寄存器DRi的每一個(gè)包括像CKE、CS、RAS、CAS、和WE那樣的存儲(chǔ)器命令信息MTA23-MTA19、和存儲(chǔ)器地址信息MTA18-MTA0。
在本發(fā)明的實(shí)施例的例子中，數(shù)字寄存器DRi的每一個(gè)由24個(gè)位組成，但是，總位構(gòu)成不局限于24個(gè)位。也就是說，可以加上DQ或DQS。
于是，測試操作人員可以根據(jù)每個(gè)存儲(chǔ)器制造者編制的每個(gè)測試模式進(jìn)入序列編程第一寄存器244和第二寄存器246。
圖5和6是說明根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的如圖4所示的編程測試模式進(jìn)入序列的操作的時(shí)序圖。
參照?qǐng)D5，對(duì)應(yīng)于設(shè)置位MTE0、MTE2、MTE5、和MTE8的數(shù)字寄存器DR0、DR2、DR5、和DR8的每一個(gè)具有邏輯無效值‘0’，和對(duì)應(yīng)于設(shè)置位MTE4的數(shù)字寄存器DR4具有邏輯無效值‘0’。
參照?qǐng)D6，由于依次讀取存儲(chǔ)在對(duì)應(yīng)于第一寄存器244的設(shè)置位MTE0-MTE9的數(shù)據(jù)寄存器DR0-DR9的每一個(gè)中的數(shù)據(jù)，命令序列與時(shí)鐘信號(hào)CK+和CK-同步地以MRS、NOP、MRS、NOP、CKE、MRS、NOP、NOP、MRS、-NOP的順序應(yīng)用于存儲(chǔ)器芯片220。
與四個(gè)MRS命令相對(duì)應(yīng)，將MRS地址數(shù)據(jù)提供給存儲(chǔ)器芯片220四次。也就是說，分別進(jìn)行三次假測試MRS和一次正常測試MRS。
存儲(chǔ)器芯片220根據(jù)第四次測試MRS進(jìn)入測試模式。
進(jìn)行三次假測試MRS是為了防止存儲(chǔ)器芯片200因異常操作而進(jìn)入測試模式，三次假測試MRS可以隨每個(gè)制造者而異。
可替代地，正常測試MRS可以在二次假測試MRS之后連續(xù)進(jìn)行。
如上所述，存儲(chǔ)器可以通過將測試模式進(jìn)入序列編程在第一寄存器和第二寄存器中來測試。
在本發(fā)明的示范性實(shí)施例中，在裝入操作系統(tǒng)之后，以及在系統(tǒng)引導(dǎo)進(jìn)程期間，進(jìn)一步包括如圖3所示的標(biāo)志寄存器248，以便使存儲(chǔ)器芯片220進(jìn)入測試模式。
也就是說，當(dāng)標(biāo)志寄存器248的值是‘0’時(shí)，存儲(chǔ)器芯片220可以在系統(tǒng)引導(dǎo)進(jìn)程中進(jìn)入測試模式，和當(dāng)標(biāo)志寄存器248的值是‘1’時(shí)，存儲(chǔ)器芯片220可以在除了系統(tǒng)引導(dǎo)進(jìn)程之外的其它一些時(shí)間間隔內(nèi)進(jìn)入測試模式。
圖7和8是說明根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的存儲(chǔ)器的測試模式進(jìn)入序列的操作的流程圖。
參照?qǐng)D7，當(dāng)接通電源時(shí)，在圖2中顯示成CPU的系統(tǒng)處理器210執(zhí)行ROM(只讀存儲(chǔ)器)BIOS(基本輸入輸出系統(tǒng))來初始化系統(tǒng)(步驟S602)。
也就是說，系統(tǒng)處理器210執(zhí)行ROM BIOS來完成POST(通電自檢)。
POST包括CPU測試、ROM BIOS檢驗(yàn)和測試、DMA(直接存儲(chǔ)器訪問)控制器測試、中斷控制器測試、計(jì)時(shí)器測試、主存儲(chǔ)器大小檢驗(yàn)、中斷矢量表初始化、視頻測試、存儲(chǔ)器測試、協(xié)處理器檢驗(yàn)、每個(gè)端口檢驗(yàn)、盤控制器檢驗(yàn)、鍵盤檢驗(yàn)、和鼠標(biāo)檢驗(yàn)。
用于存儲(chǔ)器測試寄存器的數(shù)據(jù)被編程在CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)BIOS中，和在系統(tǒng)引導(dǎo)進(jìn)程中，將存儲(chǔ)在CMOS BIOS中的數(shù)據(jù)寫入存儲(chǔ)器測試寄存器TMESSR和TMESDR中。
在將CMOS BIOS中的數(shù)據(jù)寫入存儲(chǔ)器測試寄存器中的同時(shí)，讀取MTE0的值。如果MTE0的值是‘0’，則未發(fā)生存儲(chǔ)器測試模式設(shè)置，或如果MTE0的值是‘1’，則數(shù)據(jù)寄存器DR0的數(shù)據(jù)被傳送到存儲(chǔ)器芯片220進(jìn)行存儲(chǔ)器測試模式設(shè)置。
當(dāng)POST進(jìn)程完成時(shí)，裝入操作系統(tǒng)(步驟S604)。
也就是說，將存儲(chǔ)在硬盤中的操作系統(tǒng)裝入存儲(chǔ)器中，和用戶可以在操作系統(tǒng)的控制下使用計(jì)算機(jī)。
檢驗(yàn)標(biāo)志寄存器248的值(步驟S606)，和當(dāng)標(biāo)志寄存器248的值是‘0’時(shí)，執(zhí)行正常操作待命模式(步驟S608)。
在正常操作待命模式期間，當(dāng)測試操作人員需要測試存儲(chǔ)器時(shí)，測試操作人員編程存儲(chǔ)器測試寄存器244、246和248(步驟S610)。
將與要測試的存儲(chǔ)器相對(duì)應(yīng)的測試模式進(jìn)入序列數(shù)據(jù)提供給系統(tǒng)，和將測試模式進(jìn)入序列存儲(chǔ)在包括在PCI CFG寄存器中的TMESSR 244和TMESDR246中。然后，編程測試模式進(jìn)入序列數(shù)據(jù)。
隨著存儲(chǔ)器測試寄存器的測試模式進(jìn)入序列數(shù)據(jù)被編程，標(biāo)志寄存器248的值被設(shè)置成‘1’。
在S606的步驟中，當(dāng)標(biāo)志寄存器248的值是‘1’時(shí)，進(jìn)行存儲(chǔ)器測試模式設(shè)置(步驟S612)。
圖8是說明根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的如圖7所示的存儲(chǔ)器測試模式設(shè)置步驟S612的流程圖。
參照?qǐng)D8，當(dāng)標(biāo)志寄存器的值是‘1’時(shí)，控制器242將ABP命令提供給存儲(chǔ)器，以便預(yù)充電存儲(chǔ)器中的所有存儲(chǔ)單元(步驟S702)。
控制器242檢驗(yàn)(或核實(shí))TMESSR 244的MTE0是否具有值‘0’(步驟S704)。
當(dāng)MTE0的值是‘0’時(shí)，確定TMESDR 246的數(shù)據(jù)寄存器DR0未編程或確定為出故障了。其結(jié)果是，節(jié)點(diǎn)A(即，當(dāng)前進(jìn)程流)經(jīng)過圖7的步驟S618，節(jié)點(diǎn)A從測試模式中釋放出來。
在步驟S704中，當(dāng)MTE0的值是‘1’時(shí)，控制器242訪問TMESDR 246的數(shù)據(jù)寄存器DR0(步驟S706)。將與從數(shù)據(jù)寄存器DR0中取出的數(shù)據(jù)相對(duì)應(yīng)的測試MRS命令應(yīng)用于存儲(chǔ)器。
接下來，控制器242檢驗(yàn)(或核實(shí))TMESSR 244的MTE1是否具有值‘0’(步驟S708)。
當(dāng)MTE1的值是‘0’時(shí)，確定TMESDR 246的數(shù)據(jù)寄存器DR1未編程或確定為出故障了。其結(jié)果是，當(dāng)前進(jìn)程流經(jīng)過如圖7所示的節(jié)點(diǎn)B，然后，執(zhí)行圖7的步驟S614。在步驟S614中，進(jìn)行預(yù)定測試操作。
在步驟S616中，控制器檢驗(yàn)預(yù)定測試操作是否完成。當(dāng)預(yù)定測試操作完成時(shí)，執(zhí)行步驟S618。
在步驟S708中，當(dāng)MTE1的值是‘1’時(shí)，控制器242訪問TMESDR 246的數(shù)據(jù)寄存器DR1(步驟S710)。
繼續(xù)執(zhí)行存儲(chǔ)器測試模式設(shè)置進(jìn)程，直到訪問TMESDR 246的數(shù)據(jù)寄存器DRi，完成與從數(shù)據(jù)寄存器DRi取出的數(shù)據(jù)相對(duì)應(yīng)的測試MRS序列(步驟S714)為止。
如上所述，檢驗(yàn)MTE0-MTE9的每個(gè)值，以便依次訪問數(shù)據(jù)寄存器DR0-DR9的每個(gè)測試模式進(jìn)入序列數(shù)據(jù)。于是，生成如圖6所示的測試MRS命令序列，和將生成的測試MRS命令序列應(yīng)用于存儲(chǔ)器。
當(dāng)將測試MRS命令序列應(yīng)用于存儲(chǔ)器多達(dá)10周期時(shí)，存儲(chǔ)器接著進(jìn)入測試模式，然后，存儲(chǔ)器被設(shè)置成測試模式。
但是，如果10個(gè)周期當(dāng)中的一個(gè)周期被確定為出故障了，存儲(chǔ)器就不進(jìn)入測試模式。
因此，系統(tǒng)操作人員可以通過編程存儲(chǔ)器測試寄存器自由地測試存儲(chǔ)器。
<第二示范性實(shí)施例>分組型存儲(chǔ)器模塊圖9是例示根據(jù)本發(fā)明一個(gè)示范性實(shí)施例的存儲(chǔ)器系統(tǒng)的集線器的方塊圖。
參照?qǐng)D9，存儲(chǔ)器系統(tǒng)的集線器包括數(shù)據(jù)發(fā)送/接收單元812、第一接口單元814、第二接口單元816和數(shù)據(jù)處理單元818。
數(shù)據(jù)發(fā)送/接收單元812包括第一接收器SRx、第一發(fā)送器STx、第二接收器NRx、第二發(fā)送器NTx。
包含在第一模塊800-1中的第一接收器SRx與總線802耦合，以便接收來自存儲(chǔ)器控制器800的南界分組(SBP)。
通過第一接收器SRx接收的SBP被耦合到第一發(fā)送器STx。第一發(fā)送器STx與包含在相鄰模塊800-2中的第一接收器SRx耦合，以便發(fā)送SBP。
總線802和總線804用于傳送SBP?？偩€802和804分別傳送相同的SBP，但是，總線802和804相互分離。因此，總線802和804在點(diǎn)到點(diǎn)配置中相互耦合。
第一接口單元814包括標(biāo)志寄存器RG1、測試模式進(jìn)入序列設(shè)置寄存器(TMESSR；RG2)、測試模式進(jìn)入序列數(shù)據(jù)寄存器(TMESDR；RG3)、和檢測寄存器RG4，以便第一接口單元814通過系統(tǒng)管理總線809向/從存儲(chǔ)器控制器800發(fā)送/接收系統(tǒng)管理信息。
第一接口單元814通過如圖9所示的SMBUS 809將存儲(chǔ)器控制器800提供的測試模式設(shè)置信號(hào)存儲(chǔ)在標(biāo)志寄存器RG1中，將測試模式進(jìn)入序列的個(gè)數(shù)存儲(chǔ)在測試模式進(jìn)入序列設(shè)置寄存器(TMESSR；RG2)中，和將測試模式進(jìn)入序列數(shù)據(jù)存儲(chǔ)在測試模式進(jìn)入序列數(shù)據(jù)寄存器(TMESDR；RG3)中。
也就是說，將由1個(gè)位組成的測試設(shè)置標(biāo)志值存儲(chǔ)在RG1中，將由24個(gè)位組成的序列使能數(shù)據(jù)存儲(chǔ)在RG2中，和將由24個(gè)位組成的24個(gè)測試模式進(jìn)入命令數(shù)據(jù)存儲(chǔ)在RG3中。
如上所述，在包含在存儲(chǔ)器模塊中的寄存器RG1、RG2和RG3被編程之后，數(shù)據(jù)處理單元818根據(jù)例示在圖7和8中的進(jìn)程完成測試模式設(shè)置序列，然后，存儲(chǔ)器模塊中的存儲(chǔ)器芯片進(jìn)入測試模式。
其結(jié)果是，測試操作人員可以容易地編程與對(duì)應(yīng)于存儲(chǔ)器模塊中的每個(gè)存儲(chǔ)器芯片的測試模式序列匹配的測試模式序列。
<工業(yè)可應(yīng)用性>
如上所述，含有BIST電路的存儲(chǔ)器模塊或安裝在系統(tǒng)上的至少一個(gè)存儲(chǔ)器可以與存儲(chǔ)器制造者無關(guān)地容易進(jìn)入測試模式。因此，可以改善存儲(chǔ)器測試時(shí)間和存儲(chǔ)器測試總費(fèi)用。
上面參照上述優(yōu)選實(shí)施例已經(jīng)對(duì)本發(fā)明作了描述。但是，顯然，根據(jù)前面的描述，許多可替代的修改和改變對(duì)于本領(lǐng)域的普通技術(shù)人員來說都是顯而易見的。于是，本發(fā)明包含處在所附權(quán)利要求書的精神和范圍之內(nèi)的所有這樣的可替代修改和改變。
權(quán)利要求
1.一種嵌入式存儲(chǔ)器的測試模式交接方法，該方法包含將測試模式進(jìn)入序列數(shù)據(jù)編程到存儲(chǔ)器測試寄存器中，測試模式進(jìn)入序列數(shù)據(jù)對(duì)應(yīng)于要測試的嵌入式存儲(chǔ)器；檢驗(yàn)在系統(tǒng)的正常操作期間是否輸入了測試模式設(shè)置命令；當(dāng)輸入了測試模式設(shè)置命令時(shí)，訪問編程在存儲(chǔ)器測試寄存器中的測試模式進(jìn)入序列數(shù)據(jù)，然后將嵌入式存儲(chǔ)器設(shè)置成測試模式。
2.根據(jù)權(quán)利要求1所述的測試模式交接方法，其中，測試模式進(jìn)入序列數(shù)據(jù)包含代表測試模式進(jìn)入序列的個(gè)數(shù)的序列使能數(shù)據(jù)；和與測試模式進(jìn)入序列的個(gè)數(shù)相對(duì)應(yīng)的數(shù)個(gè)測試模式進(jìn)入命令數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的測試模式交接方法，其中，序列使能數(shù)據(jù)包括用于計(jì)算測試模式進(jìn)入序列的個(gè)數(shù)的一組連續(xù)有效位。
4.根據(jù)權(quán)利要求3所述的測試模式交接方法，其中，每個(gè)有效位對(duì)應(yīng)于每個(gè)測試模式進(jìn)入命令數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的測試模式交接方法，其中，將嵌入式存儲(chǔ)器設(shè)置成測試模式包含訪問序列使能數(shù)據(jù)當(dāng)中的一個(gè)位；確定被訪問位具有有效位值還是無效位值；響應(yīng)有效位，訪問與序列使能數(shù)據(jù)相對(duì)應(yīng)的測試模式進(jìn)入命令數(shù)據(jù)；響應(yīng)訪問的測試模式進(jìn)入命令數(shù)據(jù)，將測試模式設(shè)置信號(hào)提供給嵌入式存儲(chǔ)器；和重復(fù)訪問一個(gè)位、確定、響應(yīng)有效位訪問與序列使能數(shù)據(jù)相對(duì)應(yīng)的測試模式進(jìn)入命令數(shù)據(jù)、和提供測試模式設(shè)置信號(hào)多達(dá)有效位的個(gè)數(shù)，直到被訪問序列使能數(shù)據(jù)被確定為無效位值為止。
6.根據(jù)權(quán)利要求2所述的測試模式交接方法，其中，測試模式進(jìn)入命令數(shù)據(jù)包括測試模式寄存器設(shè)置命令數(shù)據(jù)和地址數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的測試模式交接方法，其中，存儲(chǔ)器測試寄存器包括系統(tǒng)的PCI(外圍部件互連)配置寄存器。
8.根據(jù)權(quán)利要求1所述的測試模式交接方法，其中，存儲(chǔ)器測試寄存器包括FBDIMM(全緩沖雙列直插式存儲(chǔ)器模塊)的AMB(高級(jí)存儲(chǔ)緩沖器)中的配置寄存器。
9.一種嵌入式存儲(chǔ)器的測試模式交接裝置，該裝置包含將測試模式進(jìn)入序列數(shù)據(jù)編程到其中的存儲(chǔ)器測試寄存器，該測試模式進(jìn)入序列數(shù)據(jù)對(duì)應(yīng)于要測試的嵌入式存儲(chǔ)器；和控制器，被配置成檢驗(yàn)在系統(tǒng)的正常操作期間是否輸入了測試模式設(shè)置命令，被配置成當(dāng)輸入了測試模式設(shè)置命令時(shí)，訪問編程到存儲(chǔ)器測試寄存器中的測試模式進(jìn)入序列數(shù)據(jù)，和被配置成將嵌入式存儲(chǔ)器設(shè)置成測試模式。
10.根據(jù)權(quán)利要求9所述的測試模式交接裝置，其中，測試模式交接裝置包括在系統(tǒng)芯片組中，和其中，存儲(chǔ)器測試寄存器包括系統(tǒng)芯片組的PCI(外圍部件互連)配置寄存器。
11.根據(jù)權(quán)利要求9所述的測試模式交接裝置，其中，測試模式交接裝置包括在FBDIMM(全緩沖雙列直插式存儲(chǔ)器模塊)的AMB(高級(jí)存儲(chǔ)緩沖器)芯片組中，和其中，存儲(chǔ)器測試寄存器包括AMB芯片組中的配置寄存器。
12.根據(jù)權(quán)利要求9所述的測試模式交接裝置，其中，測試模式交接裝置包括在SOC(芯片上系統(tǒng))芯片組中，和其中，存儲(chǔ)器測試寄存器包括SOC芯片組中的配置寄存器。
13.根據(jù)權(quán)利要求9所述的測試模式交接裝置，其中，編程到存儲(chǔ)器測試寄存器中的測試模式進(jìn)入序列數(shù)據(jù)包含代表測試模式進(jìn)入序列的個(gè)數(shù)的序列使能數(shù)據(jù)；和與測試模式進(jìn)入序列的個(gè)數(shù)相對(duì)應(yīng)的測試模式進(jìn)入命令數(shù)據(jù)。
14.根據(jù)權(quán)利要求13所述的測試模式交接裝置，其中，序列使能數(shù)據(jù)包括用于計(jì)算測試模式進(jìn)入序列的個(gè)數(shù)的一組連續(xù)有效位。
15.根據(jù)權(quán)利要求14所述的測試模式交接裝置，其中，每個(gè)連續(xù)有效位對(duì)應(yīng)于每個(gè)測試模式進(jìn)入命令數(shù)據(jù)。
16.根據(jù)權(quán)利要求15所述的測試模式交接裝置，其中，當(dāng)輸入測試模式設(shè)置命令時(shí)，控制器訪問序列使能數(shù)據(jù)當(dāng)中的一個(gè)位；確定被訪問位具有有效位值還是無效位值；響應(yīng)有效位，訪問與序列使能數(shù)據(jù)相對(duì)應(yīng)的測試模式進(jìn)入命令數(shù)據(jù)；響應(yīng)訪問的測試模式進(jìn)入命令數(shù)據(jù)，將測試模式設(shè)置信號(hào)提供給嵌入式存儲(chǔ)器；和重復(fù)訪問一個(gè)位、確定、響應(yīng)有效位訪問與序列使能數(shù)據(jù)相對(duì)應(yīng)的測試模式進(jìn)入命令數(shù)據(jù)、和提供測試模式設(shè)置信號(hào)多達(dá)有效位的個(gè)數(shù)，直到被訪問序列使能數(shù)據(jù)被確定為無效位值為止。
17.根據(jù)權(quán)利要求13所述的測試模式交接裝置，其中，測試模式進(jìn)入命令數(shù)據(jù)包括測試模式寄存器設(shè)置命令數(shù)據(jù)和地址數(shù)據(jù)。
18.一種存儲(chǔ)器芯片的測試模式進(jìn)入序列可編程的交接方法，該方法包含從測試模式進(jìn)入序列設(shè)置寄存器中讀取一個(gè)設(shè)置位；確定讀取的設(shè)置位具有有效位值還是無效位值；響應(yīng)有效設(shè)置位，從測試模式進(jìn)入序列數(shù)據(jù)寄存器中讀取相應(yīng)進(jìn)入序列數(shù)據(jù)；響應(yīng)讀取的進(jìn)入序列數(shù)據(jù)，將測試模式設(shè)置信號(hào)提供給存儲(chǔ)器芯片；和通過重復(fù)讀取一個(gè)設(shè)置位、確定、讀取相應(yīng)進(jìn)入序列數(shù)據(jù)、和提供測試模式設(shè)置信號(hào)多達(dá)有效設(shè)置位的個(gè)數(shù)，直到讀取的設(shè)置位被確定為無效位值為止，執(zhí)行測試模式進(jìn)入序列。
19.根據(jù)權(quán)利要求18所述的交接方法，其中，有效設(shè)置位包括存儲(chǔ)器芯片的測試模式進(jìn)入序列的個(gè)數(shù)，和被編程到測試模式進(jìn)入序列設(shè)置寄存器中。
20.根據(jù)權(quán)利要求19所述的交接方法，其中，從測試模式進(jìn)入序列設(shè)置寄存器的LSB(最低有效位)到MSB(最高有效位)依次讀取有效設(shè)置位。
21.根據(jù)權(quán)利要求18所述的交接方法，其中，測試模式進(jìn)入序列數(shù)據(jù)被依次預(yù)編程到測試模式進(jìn)入序列數(shù)據(jù)寄存器中，作為與存儲(chǔ)器芯片的測試模式進(jìn)入序列相對(duì)應(yīng)的數(shù)據(jù)序列。
22.根據(jù)權(quán)利要求18所述的交接方法，其中，測試模式進(jìn)入序列數(shù)據(jù)包括存儲(chǔ)器芯片的模式寄存器設(shè)置命令數(shù)據(jù)和地址數(shù)據(jù)。
23.根據(jù)權(quán)利要求18所述的交接方法，進(jìn)一步包含存儲(chǔ)器芯片的模式寄存器設(shè)置命令數(shù)據(jù)和地址數(shù)據(jù)。
24.一種存儲(chǔ)器芯片的測試模式進(jìn)入序列可編程的交接裝置，該裝置包含測試模式進(jìn)入序列設(shè)置寄存器，用于存儲(chǔ)至少一個(gè)設(shè)置位；測試模式進(jìn)入序列數(shù)據(jù)寄存器，用于存儲(chǔ)至少一個(gè)進(jìn)入序列數(shù)據(jù)；和控制器，被配置成從測試模式進(jìn)入序列設(shè)置寄存器中讀取一個(gè)設(shè)置位，被配置成確定讀取的設(shè)置位具有有效位值還是無效位值，被配置成響應(yīng)有效設(shè)置位，從測試模式進(jìn)入序列數(shù)據(jù)寄存器中讀取相應(yīng)進(jìn)入序列數(shù)據(jù)，被配置成響應(yīng)讀取的進(jìn)入序列數(shù)據(jù)，將測試模式設(shè)置信號(hào)提供給存儲(chǔ)器芯片，和被配置成通過重復(fù)讀取一個(gè)設(shè)置位、確定、讀取相應(yīng)進(jìn)入序列數(shù)據(jù)、和提供測試模式設(shè)置信號(hào)多達(dá)有效設(shè)置位的個(gè)數(shù)，直到讀取的設(shè)置位被確定為無效位值為止，執(zhí)行進(jìn)入序列。
25.根據(jù)權(quán)利要求24所述的交接裝置，其中，有效設(shè)置位包括存儲(chǔ)器芯片的測試模式進(jìn)入序列的個(gè)數(shù)，和被預(yù)編程在測試模式進(jìn)入序列設(shè)置寄存器中。
26.根據(jù)權(quán)利要求24所述的交接裝置，其中，進(jìn)入序列數(shù)據(jù)被依次預(yù)編程在測試模式進(jìn)入序列數(shù)據(jù)寄存器中，作為與存儲(chǔ)器芯片的測試模式進(jìn)入序列相對(duì)應(yīng)的數(shù)據(jù)序列。
27.根據(jù)權(quán)利要求24所述的交接裝置，其中，交接裝置對(duì)應(yīng)于安裝在存儲(chǔ)器控制器或存儲(chǔ)器模塊中的集線器。
28.一種用于存儲(chǔ)器模塊的集線器，該集線器包含測試模式進(jìn)入序列設(shè)置寄存器，用于存儲(chǔ)至少一個(gè)設(shè)置位；測試模式進(jìn)入序列數(shù)據(jù)寄存器，用于存儲(chǔ)至少一個(gè)進(jìn)入序列數(shù)據(jù)；輸出電路，被配置成將測試模式設(shè)置信號(hào)輸出到至少一個(gè)存儲(chǔ)器芯片；和控制器，被配置成從測試模式進(jìn)入序列設(shè)置寄存器中讀取一個(gè)設(shè)置位，被配置成確定讀取的設(shè)置位具有有效位值還是無效位值，被配置成響應(yīng)有效設(shè)置位，從測試模式進(jìn)入序列數(shù)據(jù)寄存器中讀取相應(yīng)進(jìn)入序列數(shù)據(jù)，被配置成響應(yīng)讀取的進(jìn)入序列數(shù)據(jù)，將測試模式設(shè)置信號(hào)提供給存儲(chǔ)器芯片，和被配置成通過重復(fù)讀取一個(gè)設(shè)置位、確定、讀取相應(yīng)進(jìn)入序列數(shù)據(jù)、和提供測試模式設(shè)置信號(hào)多達(dá)有效設(shè)置位的個(gè)數(shù)，直到讀取的設(shè)置位被確定為無效位值為止，執(zhí)行進(jìn)入序列。
29.一種存儲(chǔ)器模塊包含能夠設(shè)置成測試模式的數(shù)個(gè)存儲(chǔ)器芯片；測試模式進(jìn)入序列設(shè)置寄存器，用于存儲(chǔ)至少一個(gè)設(shè)置位；測試模式進(jìn)入序列數(shù)據(jù)寄存器，用于存儲(chǔ)至少一個(gè)進(jìn)入序列數(shù)據(jù)；輸出電路，被配置成將測試模式設(shè)置信號(hào)輸出到至少一個(gè)存儲(chǔ)器芯片；和控制器，被配置成從測試模式進(jìn)入序列設(shè)置寄存器中讀取一個(gè)設(shè)置位，被配置成確定讀取的設(shè)置位具有有效位值還是無效位值，被配置成響應(yīng)有效設(shè)置位，從測試模式進(jìn)入序列數(shù)據(jù)寄存器中讀取相應(yīng)進(jìn)入序列數(shù)據(jù)，被配置成響應(yīng)讀取的進(jìn)入序列數(shù)據(jù)，將測試模式設(shè)置信號(hào)提供給存儲(chǔ)器芯片，和被配置成通過重復(fù)讀取一個(gè)設(shè)置位、確定、讀取相應(yīng)進(jìn)入序列數(shù)據(jù)、和提供測試模式設(shè)置信號(hào)多達(dá)有效設(shè)置位的個(gè)數(shù)，直到讀取的設(shè)置位被確定為無效位值為止，執(zhí)行進(jìn)入序列。
30.一種裝有存儲(chǔ)器的系統(tǒng)，包含能夠設(shè)置成測試模式的至少一個(gè)存儲(chǔ)器芯片；和存儲(chǔ)器控制器，被配置成從第一寄存器中讀取一個(gè)設(shè)置位，被配置成確定讀取的設(shè)置位具有有效位值還是無效位值，被配置成響應(yīng)有效設(shè)置位，從第二寄存器中讀取相應(yīng)進(jìn)入序列數(shù)據(jù)，被配置成響應(yīng)讀取的進(jìn)入序列數(shù)據(jù)，將測試模式設(shè)置信號(hào)提供給存儲(chǔ)器芯片，和被配置成通過重復(fù)讀取一個(gè)設(shè)置位、確定、讀取相應(yīng)進(jìn)入序列數(shù)據(jù)、和提供測試模式設(shè)置信號(hào)多達(dá)有效設(shè)置位的個(gè)數(shù)，直到讀取的設(shè)置位被確定為無效位值為止，執(zhí)行測試模式進(jìn)入序列。
全文摘要
本發(fā)明提供了使安裝在存儲(chǔ)器系統(tǒng)上的存儲(chǔ)器模塊或安裝在存儲(chǔ)器模塊上的數(shù)個(gè)存儲(chǔ)器進(jìn)入測試模式的方法，和引入了執(zhí)行該方法的第一寄存器和第二寄存器。每個(gè)存儲(chǔ)器制造者提供了相互不同的使存儲(chǔ)器進(jìn)入測試模式的MRS代碼和相互不同的使存儲(chǔ)器進(jìn)入測試模式的方法。因此，將測試MRS的個(gè)數(shù)存儲(chǔ)在控制存儲(chǔ)器的第一寄存器中，和將測試MRS代碼編程到第二寄存器中。另外，用于確定測試MRS的個(gè)數(shù)的存儲(chǔ)在第一寄存器中的每個(gè)位分別對(duì)應(yīng)于存儲(chǔ)相應(yīng)測試MRS代碼的每個(gè)第二寄存器。
文檔編號(hào)G01R31/28GK1965372SQ200580019040
公開日2007年5月16日 申請(qǐng)日期2005年6月8日 優(yōu)先權(quán)日2004年6月11日
發(fā)明者辛承萬, 徐承珍, 韓愉根, 申熙鐘, 李宗鍵, 韓京希 申請(qǐng)人:三星電子株式會(huì)社