專利名稱：具有異步計(jì)時(shí)電路的電路測試的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及異步控制電路的測試、具有異步計(jì)時(shí)電路以執(zhí)行測試的測試預(yù)備電路、和產(chǎn)生針對這種電路的測試模式(test pattern)的方法。
可測試性是大型電子電路的基本特性。按照常規(guī)，通過掃描鏈技術(shù)使得同步定時(shí)電路可測試。同步電路包含周期性地捕獲輸出數(shù)據(jù)的寄存器，該輸出數(shù)據(jù)以來自這些寄存器的輸入數(shù)據(jù)為基礎(chǔ)由組合邏輯電路產(chǎn)生。在測試期間掃描鏈技術(shù)耦接移位寄存器結(jié)構(gòu)(“掃描鏈”)中被測試電路的寄存器。該掃描鏈?zhǔn)沟美脺y試信號(hào)控制組合邏輯電路的輸入信號(hào)和捕獲這些組合邏輯電路對該測試信號(hào)的響應(yīng)成為可能。該捕獲的響應(yīng)被用來確定該電路是否包含缺陷。
掃描鏈技術(shù)到異步電路的應(yīng)用呈現(xiàn)另外的問題。異步電路具有計(jì)時(shí)電路，該計(jì)時(shí)電路確定被連接到組合邏輯的各個(gè)寄存器(例如，觸發(fā)器或鎖存器)什么時(shí)候工作來捕獲數(shù)據(jù)。該異步電路的計(jì)時(shí)電路通常包含在依賴于應(yīng)用的結(jié)構(gòu)中連接的許多邏輯電路，從而響應(yīng)于動(dòng)態(tài)條件單獨(dú)地為被施加計(jì)時(shí)信號(hào)的不同寄存器適應(yīng)計(jì)時(shí)信號(hào)的產(chǎn)生。在測試期間，這些自適應(yīng)計(jì)時(shí)信號(hào)通常必須被來自中心時(shí)鐘更加嚴(yán)格的計(jì)時(shí)信號(hào)所代替。當(dāng)這實(shí)現(xiàn)時(shí)，可以以與在組合電路情況下相同的方式測試該寄存器之間的組合電路。
但是，在異步電路的情況下，該計(jì)時(shí)電路也應(yīng)當(dāng)被測試。這個(gè)電路不太容易進(jìn)行掃描鏈測試，因?yàn)樗鼪]有數(shù)據(jù)電路的傳統(tǒng)寄存器組合邏輯結(jié)構(gòu)。使得該計(jì)時(shí)電路順從于掃描鏈測試的一種方式是，通過為了測試目的將主從鎖存器對插入到計(jì)時(shí)電路中，使得它看起來象數(shù)據(jù)電路，并且在掃描移位寄存器結(jié)構(gòu)中連接這些鎖存器對。在正常操作期間，使得該鎖存器透明以便實(shí)現(xiàn)異步操作，但在測試期間該鎖存器作為寄存器工作。實(shí)際上，這給了該計(jì)時(shí)電路與數(shù)據(jù)電路相同類型的寄存器/組合邏輯結(jié)構(gòu)。這樣，使得利用測試信號(hào)控制計(jì)時(shí)電路中的信號(hào)和觀測計(jì)時(shí)電路中組合邏輯電路的響應(yīng)是可能的。
盡管這項(xiàng)技術(shù)原則上提供了測試異步電路計(jì)時(shí)部分的解決方案，但應(yīng)當(dāng)特別注意該計(jì)時(shí)電路中的時(shí)間連續(xù)反饋回路。這種回路通常被用來實(shí)現(xiàn)異步狀態(tài)機(jī)，該狀態(tài)機(jī)被設(shè)計(jì)來假定一系列連續(xù)狀態(tài)，通過預(yù)定的信號(hào)配置來確定狀態(tài)轉(zhuǎn)換。數(shù)字電路中的時(shí)間連續(xù)反饋回路具有這樣的影響，即它引起輸出信號(hào)對在前輸入信號(hào)變化的相關(guān)性。這對于測試目的來說是不希望的，因?yàn)樗柚沽嗽谡_操作電路的測試輸入信號(hào)和輸出信號(hào)之間存在一對一的關(guān)系。在應(yīng)用測試信號(hào)期間在前瞬時(shí)信號(hào)配置(假信號(hào))可能影響輸出信號(hào)。
按照常規(guī)，通過確保將來自掃描移位寄存器結(jié)構(gòu)的主從鎖存器對插入到計(jì)時(shí)電路的每個(gè)時(shí)間連續(xù)反饋回路中，防止在測試期間這種情況發(fā)生。當(dāng)在測試期間將主從鎖存器對進(jìn)入非透明狀態(tài)時(shí)，該時(shí)間連續(xù)反饋回路被斷開，這確保輸出信號(hào)將不依賴于在前瞬時(shí)信號(hào)配置。結(jié)果，確保了可預(yù)測的測試響應(yīng)。
但是，計(jì)時(shí)電路中鎖存器的增加使得該電路減慢。由異步計(jì)時(shí)電路中附加的鎖存器引入的延遲完全是開銷，因?yàn)檫@些鎖存器在操作期間沒有作用。這可以與電路數(shù)據(jù)部分中的寄存器相比較，其在測試期間和正常操作期間都被用到，因此它們不能構(gòu)成開銷。
WO02/101926記述了如何以較低的開銷實(shí)現(xiàn)異步計(jì)時(shí)電路的測試。將動(dòng)態(tài)掃描移位寄存器與反饋回路集成在一起，以使得該開銷最小化。根據(jù)該文獻(xiàn)，通過在每個(gè)反饋回路中使用至少兩個(gè)三態(tài)輸出電路，斷開該時(shí)間連續(xù)反饋回路。在測試期間，每個(gè)反饋回路中的至少一個(gè)三態(tài)輸出端被保持在高阻抗?fàn)顟B(tài)，以斷開該反饋回路。將另外的三態(tài)耦接驅(qū)動(dòng)器添加在特別用于測試的連續(xù)反饋回路節(jié)點(diǎn)之間，從而可以形成動(dòng)態(tài)移位寄存器。在測試期間，使用該動(dòng)態(tài)移位寄存器來將測試數(shù)據(jù)移入和移出通過該掃描移位寄存器。
這種結(jié)構(gòu)提供了所有需要的測試裝置(測試數(shù)據(jù)的移位傳輸，測試數(shù)據(jù)的應(yīng)用，響應(yīng)的捕獲和防止假信號(hào)的歷史影響該測試結(jié)果)。而且，由于必須要添加僅三態(tài)輸出端來代替鎖存器，因此在計(jì)時(shí)電路中時(shí)間延遲增加很少。但是，動(dòng)態(tài)移位寄存器的使用降低了該電路的可靠性。傳統(tǒng)的測試設(shè)備不能解決這個(gè)問題，因此必須設(shè)計(jì)專門的測試設(shè)備來使用這些寄存器。而且，在現(xiàn)代集成電路(IC)技術(shù)中動(dòng)態(tài)電路操作不是非?？煽?，特別是當(dāng)使用慢的檢測器時(shí)鐘時(shí)。這就使得使用這種已知技術(shù)不太引人注意。
其中，本發(fā)明的目的是提供異步計(jì)時(shí)電路的測試，該測試使用靜態(tài)掃描鏈兼容結(jié)構(gòu)來控制和觀察電路中的信號(hào)，該電路在異步計(jì)時(shí)電路中具有時(shí)間連續(xù)反饋回路，而不會(huì)在異步計(jì)時(shí)電路中引入額外的延遲，并且不會(huì)出現(xiàn)測試結(jié)果依賴于瞬時(shí)信號(hào)配置的危險(xiǎn)。
其中，本發(fā)明的目的是提供異步計(jì)時(shí)電路的測試，該測試使用靜態(tài)掃描鏈兼容結(jié)構(gòu)，在該掃描鏈中具有最少的附加寄存器。
其中，本發(fā)明的目的是提供一種測試具有時(shí)間連續(xù)反饋回路的異步計(jì)時(shí)電路的方法，其中可以使用不能解決時(shí)間連續(xù)反饋回路的傳統(tǒng)測試模式發(fā)生器。
根據(jù)本發(fā)明的測試預(yù)備電路在權(quán)利要求1中提出。根據(jù)本發(fā)明，時(shí)間連續(xù)反饋回路首先被斷開，然后在測試期間被臨時(shí)恢復(fù)，以便捕獲由該反饋回路所確定的數(shù)據(jù)。在該時(shí)間連續(xù)反饋恢復(fù)之前，使用多路復(fù)用電路來施加回路測試數(shù)據(jù)到該時(shí)間連續(xù)反饋回路的反饋輸入端。在由測試數(shù)據(jù)所確定的該回路的回路外部輸入信號(hào)穩(wěn)定之后，該多路復(fù)用電路在測試期間恢復(fù)該時(shí)間連續(xù)反饋回路。這防止了不可預(yù)測的依賴于歷史的輸出信號(hào)。因?yàn)檫@使得以恢復(fù)的時(shí)間連續(xù)反饋回路執(zhí)行測試是可能的，所以不需要在該反饋回路中包括鎖存器，這意味著靜態(tài)鎖存器可以被用在該回路外的掃描移位寄存器結(jié)構(gòu)中，以便提供和捕獲測試數(shù)據(jù)，而不會(huì)影響該異步計(jì)時(shí)電路的延遲。優(yōu)選地，在該反饋回路的信號(hào)通道中只提供單一附加多路復(fù)用電路的電路被提供，沒有寄存器(諸如只用作測試目的的鎖存器或觸發(fā)器)被包括在整個(gè)回路的信號(hào)通道中。這使得正常操作期間的速度損失最小化。
在一個(gè)實(shí)施例中，該異步計(jì)時(shí)電路包含多個(gè)互連的時(shí)間連續(xù)反饋回路(在這里使用的“互連”包括從一個(gè)時(shí)間連續(xù)反饋回路到另一個(gè)的信號(hào)的時(shí)間連續(xù)耦接，和/或一個(gè)時(shí)間連續(xù)反饋回路的至少一部分在另一個(gè)時(shí)間連續(xù)反饋回路中的結(jié)合)。在這種情況下，在一個(gè)時(shí)間連續(xù)反饋回路恢復(fù)之后的信號(hào)發(fā)展可以影響另一個(gè)時(shí)間連續(xù)反饋回路的輸入信號(hào)，引起不可預(yù)測的輸出信號(hào)。為了防止這種情況，根據(jù)本發(fā)明，測試控制電路每次只在反饋回路的預(yù)定組合中恢復(fù)時(shí)間連續(xù)反饋回路，保持該組合之外的反饋回路是斷開狀態(tài)?？梢允褂脦讉€(gè)不同的反饋回路組合，每個(gè)組合中的反饋回路分別地被恢復(fù)。選擇一個(gè)組合中的反饋回路，以使得沒有來自該組合中任何反饋回路的信號(hào)影響該組合中任何其它反饋回路的輸入信號(hào)，這時(shí)候該組合之外的反饋回路仍保持?jǐn)嚅_狀態(tài)。針對此所需要的組合的最小數(shù)是兩個(gè)組合，它們一起包括該異步計(jì)時(shí)電路的所有反饋回路。最壞的情況將需要針對每個(gè)反饋回路的單獨(dú)組合，但已經(jīng)發(fā)現(xiàn)通常五到七個(gè)不同組合就足以包括所有的反饋回路。
優(yōu)選地，當(dāng)該時(shí)間連續(xù)反饋回路被恢復(fù)時(shí)，來自該反饋回路的測試結(jié)果被直接捕獲到測試掃描移位寄存器結(jié)構(gòu)中的鎖存器中。這最小化了復(fù)雜性?？商鎿Q地，當(dāng)然可以使用該測試掃描移位寄存器結(jié)構(gòu)之外的鎖存器，該結(jié)果隨后被傳送到該移位寄存器中。在兩種情況下，可以將該鎖存器定位在該時(shí)間連續(xù)反饋回路的反饋通道之外，最小化了額外的延遲。優(yōu)選地，該捕獲鎖存器具有直接耦接到多路復(fù)用結(jié)構(gòu)輸出端的輸入端(即，耦接到一個(gè)輸出端，在該輸出端處輸出信號(hào)以一對一的方式依賴于處于該多路復(fù)用電路的被選輸入端處的信號(hào))。這樣，該測試數(shù)據(jù)產(chǎn)生鎖存器和該捕獲鎖存器可以被容易地組合到作為移位寄存器結(jié)構(gòu)的一部分的寄存器中，來執(zhí)行移位測試數(shù)據(jù)的功能。
在一個(gè)實(shí)施例中，該捕獲鎖存器是數(shù)據(jù)寄存器的一部分，該數(shù)據(jù)寄存器被用來在正常操作期間提供和/或接收被鎖存的數(shù)據(jù)(與計(jì)時(shí)信號(hào)相反)。這樣，為了測試目的需要最小值的附加鎖存器。優(yōu)選地，在這個(gè)數(shù)據(jù)寄存器之前添加多路復(fù)用器，用來在從被恢復(fù)的時(shí)間連續(xù)反饋回路中捕獲測試結(jié)果的測試模式和從該電路中捕獲數(shù)據(jù)的另一個(gè)或另一些模式之間切換。這保持了最大的可測試性。
因?yàn)楦鶕?jù)本發(fā)明的電路測試時(shí)間連續(xù)反饋回路，所以當(dāng)使用傳統(tǒng)的測試模式產(chǎn)生軟件時(shí)，問題可能產(chǎn)生。這種軟件被設(shè)計(jì)來選擇圖，從而在該電路所有節(jié)點(diǎn)處的缺陷將暴露，對此必須分析被測試電路的電路設(shè)計(jì)，通常假定不存在反饋回路。然而，如果提供改進(jìn)的電路設(shè)計(jì)，可以使用這種軟件，該改進(jìn)的電路設(shè)計(jì)不對應(yīng)于被測試電路的實(shí)際電路設(shè)計(jì)，在該改進(jìn)設(shè)計(jì)的意義上，來源于移位寄存器結(jié)構(gòu)的多路復(fù)用結(jié)構(gòu)的輸入端被耦接到該反饋回路的輸入端，該反饋回路的輸入端被耦接到實(shí)際設(shè)計(jì)中多路復(fù)用結(jié)構(gòu)的輸出端。當(dāng)然，這種改進(jìn)設(shè)計(jì)在正常操作期間將不能正常發(fā)揮作用，但在測試期間它將產(chǎn)生與實(shí)際電路相同的輸出信號(hào)。這就意味著針對這種改進(jìn)電路產(chǎn)生的測試模式可以被用來測試實(shí)際電路。
將使用非限制的實(shí)例并通過參照附圖更加詳細(xì)地描述本發(fā)明的這些和其它的目的和有利方面。


圖1說明了電路構(gòu)造；圖1a說明了寄存器單元；圖2示出了異步計(jì)時(shí)電路的典型組件；圖3示出了異步計(jì)時(shí)電路的測試預(yù)備組件；圖3a，b示出了可替換的測試預(yù)備組件；圖4示出了異步計(jì)時(shí)電路的測試預(yù)備組件；圖5示出了異步計(jì)時(shí)電路的測試預(yù)備組件；圖6示出了測試預(yù)備異步計(jì)時(shí)電路的一部分；圖7示出了測試電路中信號(hào)脈沖的實(shí)例；圖8示出了用于產(chǎn)生不同測試啟動(dòng)信號(hào)的電路；圖9示出了測試環(huán)境。
圖1說明了典型的數(shù)字電路構(gòu)造。該電路包含組合邏輯電路10、寄存器12、計(jì)時(shí)電路14和測試控制電路16。計(jì)時(shí)電路14具有輸入接口14a、輸出接口14b和耦接到該寄存器12的輸出端。該組合邏輯電路10的輸入端和輸出端被耦接到該寄存器12。一些寄存器12還具有耦接到外部端子的輸入端或輸出端。而且，將寄存器12彼此串聯(lián)連接，并和掃描移位寄存器結(jié)構(gòu)中的計(jì)時(shí)電路14的一部分串聯(lián)。測試控制電路16具有耦接到寄存器12和計(jì)時(shí)電路14的控制輸出端(耦接沒有明確地示出)。
在操作中組合邏輯電路10使用數(shù)字輸入信號(hào)來形成數(shù)字輸出信號(hào)。將該輸入信號(hào)從寄存器12的輸出端提供到組合邏輯電路10，并且來自組合邏輯電路10的輸出信號(hào)在寄存器12的輸入端處被接收。在由計(jì)時(shí)電路14控制的時(shí)間點(diǎn)上，將該輸出信號(hào)復(fù)制到寄存器12中，之后將該輸出信號(hào)作為新的輸入信號(hào)提供給組合邏輯電路10。
盡管組合邏輯電路10被顯示為單個(gè)方框，但應(yīng)當(dāng)理解這個(gè)方框可以代表許多這種分離的邏輯電路的集合。類似地，盡管以行的形式顯示寄存器12，但應(yīng)當(dāng)理解在正常操作中各個(gè)寄存器起到連續(xù)邏輯電路之間寄存器的作用。僅為了說明的目的選擇用一個(gè)框的組合電路和一行寄存器的圖形顯示，而不代表操作功能。
圖1的電路被設(shè)計(jì)來支持測試模式。在該測試模式中，測試控制電路16發(fā)送控制信號(hào)到起移位寄存器作用的寄存器12，因此可以將測試輸入和輸出數(shù)據(jù)通過該鏈移入和移出該電路。而且，當(dāng)該測試輸入數(shù)據(jù)處于該鏈中選擇的位置時(shí)，測試控制電路16可以控制寄存器12來捕獲組合邏輯電路10響應(yīng)來自組合邏輯電路10的測試輸入數(shù)據(jù)產(chǎn)生的輸出信號(hào)。
圖1a示出了用于圖1電路中的寄存器12的傳統(tǒng)實(shí)施例。該寄存器包含多路復(fù)用器120、第一和第二鎖存器122、124。對于來自組合邏輯電路10(未示出)的信號(hào)的寄存器的輸入端被耦接到多路復(fù)用器120的第一輸入端，該多路復(fù)用器120具有耦接到第一鎖存器122的數(shù)據(jù)輸入端的輸出端。第一鎖存器122具有耦接到第二鎖存器124的輸出端，第二鎖存器124又具有耦接到組合邏輯電路10(未示出)的輸出端。將多路復(fù)用器120的第二輸入端耦接到該掃描移位結(jié)構(gòu)中在前寄存器12(未示出)的輸出端。在正常操作期間，測試控制電路16控制多路復(fù)用器120傳送來自組合邏輯電路10(未示出)的信號(hào)。將處于鎖存器122、124的計(jì)時(shí)輸入端的計(jì)時(shí)信號(hào)用來捕獲來自組合邏輯電路10的一部分的數(shù)據(jù)，和用來傳遞捕獲的數(shù)據(jù)到該組合邏輯電路10的其它部分。
在該測試模式中，測試控制電路16首先控制多路復(fù)用器120傳遞來自它的第二個(gè)輸入端，即來自該掃描移位寄存器結(jié)構(gòu)中在前寄存器的輸出端的數(shù)據(jù)。這允許測試數(shù)據(jù)被移入。當(dāng)該測試數(shù)據(jù)已經(jīng)到達(dá)它應(yīng)當(dāng)被組合邏輯電路10使用的位置時(shí)，測試控制電路16設(shè)置多路復(fù)用器120傳遞來自組合邏輯電路10的數(shù)據(jù)。這就使得第一鎖存器122能夠捕獲對來自組合邏輯電路10的測試輸入數(shù)據(jù)的響應(yīng)。通過對來自該寄存器12任意之一的測試數(shù)據(jù)施加邏輯操作，組合邏輯電路10形成這個(gè)響應(yīng)。該電路被說成是組合的，因?yàn)樗妮敵鲂盘?hào)一旦穩(wěn)定下來就不依賴于在前的瞬時(shí)信號(hào)配置。在捕獲該響應(yīng)之后，測試控制電路16控制多路復(fù)用器120傳遞來自它的第二輸入端的數(shù)據(jù)，因此該測試結(jié)果可以被移出。
圖1電路是異步電路，其意味著計(jì)時(shí)電路14具有適應(yīng)時(shí)間點(diǎn)之間的時(shí)間差的能力，在該時(shí)間點(diǎn)上計(jì)時(shí)電路14使得不同的寄存器12從組合邏輯電路10中捕獲輸出信號(hào)，例如依賴于從輸入接口14a或輸出接口14b接收的計(jì)時(shí)信號(hào)和/或依賴于內(nèi)在延遲。
異步計(jì)時(shí)電路14不同于同步計(jì)時(shí)電路。在同步計(jì)時(shí)電路中，寄存器捕獲數(shù)據(jù)的時(shí)間點(diǎn)由中心時(shí)鐘確定，該中心時(shí)鐘具有確保連續(xù)捕獲操作之間的足夠延遲的時(shí)鐘頻率。在異步電路中，時(shí)間點(diǎn)被選擇作為對來自不同源的計(jì)時(shí)信號(hào)邏輯運(yùn)算的結(jié)果，和被存儲(chǔ)在該計(jì)時(shí)電路中的瞬時(shí)狀態(tài)信息。用于該目的的許多不同形式的異步計(jì)時(shí)電路本身是已知的。在測試期間，使用測試時(shí)鐘典型地執(zhí)行時(shí)間點(diǎn)的選擇。對于該目的，在寄存器12的計(jì)時(shí)控制輸入端通常添加多路復(fù)用器(未示出)，從而由測試時(shí)鐘信號(hào)替代異步計(jì)時(shí)信號(hào)。這解決了組合邏輯電路10的測試。但是，計(jì)時(shí)電路14中的內(nèi)部組件也應(yīng)當(dāng)優(yōu)選地被測試。
圖2示出了異步計(jì)時(shí)電路14的組件20的典型結(jié)構(gòu)。該組件包含以前饋方式使用的第一組合邏輯電路21，和第二組合邏輯電路22，該第二組合邏輯電路22的輸出端24具有到其輸入端之一的反饋連接26。第一組合電路21的輸入端通常來源于具有與組件20結(jié)構(gòu)相似的結(jié)構(gòu)的組件輸出端(未示出)。在這個(gè)實(shí)例中，第一組合邏輯電路21具有兩個(gè)輸入端和兩個(gè)輸出端，第二組合電路22具有三個(gè)輸入端a、b、c(其中之一用作反饋輸入端)和一個(gè)輸出端，不過當(dāng)然在其它實(shí)例中其它數(shù)目的輸入端和輸出端可以出現(xiàn)。
第二組合電路22和它的反饋26的組合被稱為C元件。設(shè)計(jì)第二組合邏輯電路22的邏輯功能，以使得該反饋可以被用來將C元件鎖定在依賴于在前輸入信號(hào)值的狀態(tài)。可以將第二組合邏輯電路22的輸入信號(hào)(a，b)值區(qū)分成不同的種類設(shè)置信號(hào)值、復(fù)位信號(hào)值和保持信號(hào)值。當(dāng)輸入信號(hào)(a，b)假定設(shè)置值時(shí)，這導(dǎo)致輸出端24處的信號(hào)假定第一值。當(dāng)該輸入信號(hào)(a，b)假定復(fù)位值時(shí)，這導(dǎo)致輸出端24處的信號(hào)假定第二值。當(dāng)該輸入信號(hào)(a，b)假定保持值時(shí)，這導(dǎo)致該輸出端24處的信號(hào)保持它的在前值，無論該值是什么。
在簡單實(shí)例中，第二組合電路22可以包含由第一和第二與非門(未示出)組成的鎖存器，該第一與非門具有耦接到第二組合電路22的c輸入端的第一輸入端，和耦接到該第二與非門的第一輸入端的輸出端，該第二與非門具有耦接到第二組合電路22的輸出端24的輸出端。在這種情況下，第二組合電路22的輸入端a、b可以分別被耦接到這些與非門的第二輸入端。但是，實(shí)際上，第二組合電路22通常會(huì)包含它輸入端的更多復(fù)雜邏輯功能。
圖3示出了圖2組件20的修改方案，其已被修改來支持測試。將多路復(fù)用器30添加在第二組合邏輯電路22的輸出端。除了組件20之外，還示出了形成掃描移位寄存器結(jié)構(gòu)的一部分的第一和第二寄存器31、32。多路復(fù)用器30具有耦接到第二組合邏輯電路22的輸出端的第一輸入端、耦接到第一寄存器31的輸出端的第二輸入端、耦接到輸出端24和反饋26的輸出端、和耦接到測試控制電路16(未示出)的控制輸入端TE。
在操作中，在正常的操作模式(當(dāng)該電路沒有被測試時(shí))中，測試控制電路16(未示出)控制多路復(fù)用器30，將來自其第一輸入端的信號(hào)傳遞到其輸出端。結(jié)果，組件20以與圖2電路相同的方式運(yùn)行，由于該添加的多路復(fù)用器30而具有稍微增加的延遲。
在該測試模式中，首先通過該掃描移位寄存器結(jié)構(gòu)將測試輸入數(shù)據(jù)移入。在這個(gè)移位階段期間，測試控制電路16(未示出)在多路復(fù)用器30的控制輸入端處設(shè)置控制信號(hào)TE，以使得多路復(fù)用器30將來自第一寄存器31的信號(hào)傳遞到多路復(fù)用器30的輸出端。這樣，只有多路復(fù)用器30被功能性地插入掃描移位寄存器結(jié)構(gòu)中。
隨后，測試組件20。最初測試控制電路16(未示出)將控制信號(hào)TE保持在一個(gè)值，以使得多路復(fù)用器30將來自第一寄存器31的信號(hào)傳遞到多路復(fù)用器30的輸出端。就是說，反饋回路最初被保持在斷開狀態(tài)。將測試輸入信號(hào)施加到組件20，通過計(jì)時(shí)電路的其它組件(未示出)施加到第一組合電路21的輸入端。因?yàn)槎嗦窂?fù)用器30在這個(gè)階段保持反饋回路處于斷開狀態(tài)，所以第二組合邏輯電路22的輸出信號(hào)不依賴于在其輸入端處的瞬時(shí)在前信號(hào)配置。
接下來，一旦第二組合邏輯電路22的輸入信號(hào)穩(wěn)定下來，測試控制電路16就改變控制信號(hào)TE，以使得多路復(fù)用器30傳遞來自其第一輸入端，即來自第二組合電路22的輸出端的信號(hào)。這樣，恢復(fù)反饋回路。如果信號(hào)a、b具有設(shè)置或復(fù)位值，那么在第二組合電路22輸出端處的信號(hào)將分別保持該設(shè)置或復(fù)位值，并且多路復(fù)用器30的輸出信號(hào)將假定這個(gè)值。如果信號(hào)a、b不具有設(shè)置或復(fù)位值，那么在第二組合電路22輸出端處的信號(hào)將保持它的在前值，即由在多路復(fù)用器30第二輸入端處的信號(hào)先前限定的值。因此，多路復(fù)用器30的輸出信號(hào)將仍然保持它的在前值。在這個(gè)階段期間，其中在該測試步驟中恢復(fù)反饋回路，在第二寄存器32處的時(shí)鐘電平變化導(dǎo)致多路復(fù)用器30的輸出信號(hào)在第二寄存器32中被捕獲。
隨后，測試控制電路16設(shè)置多路復(fù)用器30的控制信號(hào)TE，以使得多路復(fù)用器30將來自其第二輸入端的信號(hào)傳遞到其輸出端。這恢復(fù)了該掃描移位寄存器結(jié)構(gòu)為其移位寄存器功能?，F(xiàn)在該測試輸出數(shù)據(jù)被移位通過該掃描移位寄存器結(jié)構(gòu)。
盡管切換多路復(fù)用器30來傳遞來自其第一輸入端的信號(hào)臨時(shí)創(chuàng)建了反饋回路，但這個(gè)回路不會(huì)對不可預(yù)測的瞬時(shí)信號(hào)配置(假定該電路運(yùn)行正常)產(chǎn)生任何依賴。這是因?yàn)槎嗦窂?fù)用器30繼續(xù)提供來自第一寄存器31的信號(hào)，保持該反饋回路斷開，直到第二組合邏輯電路的另一個(gè)輸入已經(jīng)穩(wěn)定。該引起的第二組合邏輯電路22的輸出信號(hào)可以是在前保持的從第一寄存器31施加的輸入信號(hào)的函數(shù)，或它的其它輸入信號(hào)的函數(shù)，可以在第二寄存器32中被捕獲，而沒有計(jì)時(shí)風(fēng)險(xiǎn)。
應(yīng)當(dāng)注意與使用圖1a電路的區(qū)別。首先，當(dāng)然，圖3的電路涉及計(jì)時(shí)電路14的一部分，然而圖1a的電路是用于捕獲來自組合邏輯電路10的測試輸出數(shù)據(jù)，該組合邏輯電路被用于數(shù)據(jù)。而且，僅將圖1a電路施加給前饋電路，這些電路不包含傳統(tǒng)掃描測試實(shí)踐中的反饋通道。相反地，在圖3中被測試組件包含反饋回路，該反饋回路導(dǎo)致狀態(tài)信息的保持。然而，在C元件的特定情況下，這不會(huì)引起任何問題，因?yàn)樵摲答佁幱跀嚅_狀態(tài)，直到除了它的反饋信號(hào)之外它的所有輸入信號(hào)已經(jīng)穩(wěn)定。
在計(jì)時(shí)電路14的某些實(shí)施例中，一些反饋回路可能具有負(fù)的回路增益，這當(dāng)在這些回路周圍存在非偶數(shù)的反相時(shí)發(fā)生。通常，這種反饋回路與其它反饋回路交織，以確保這些回路在正常使用期間穩(wěn)定。然而，如果在測試期間這種具有負(fù)回路增益的反饋回路將主動(dòng)恢復(fù)，同時(shí)該穩(wěn)定回路仍保持?jǐn)嚅_狀態(tài)，那么這可以阻止該恢復(fù)的反饋回路穩(wěn)定到確定狀態(tài)。在這種計(jì)時(shí)電路中，優(yōu)選地提供另外的測試電路專門用于具有負(fù)回路增益的回路，從而使得在沒有恢復(fù)這些回路的情況下測試這些反饋回路成為可能。
圖3a示出了如何針對此目的修改具有負(fù)回路增益的所選組件。在回路中增加附加的多路復(fù)用器34，該附加多路復(fù)用器34具有耦接到原始多路復(fù)用器30的輸出端的第一輸入端和耦接到輸出端24和反饋連接26的輸出端。附加寄存器36(通常由一對鎖存器組成，該鎖存器可選擇地做成透明的)具有耦接到原始多路復(fù)用器30的輸出端的輸入端和耦接到該附加多路復(fù)用器34的第二輸入端的輸出端。附加多路復(fù)用器34的控制輸入端TE2從測試控制電路(未示出)中接收又一個(gè)測試控制信號(hào)TE2。
在正常操作中，多路復(fù)用器30、34、控制電路16(未示出)控制該多路復(fù)用器的控制信號(hào)TE、TE2，以使得該反饋回路繼續(xù)閉合。在測試移位操作期間，多路復(fù)用器30、34、控制電路16(未示出)控制該多路復(fù)用器的控制信號(hào)TE、TE2，以使得寄存器31、32、36作為掃描移位寄存器結(jié)構(gòu)的一部分執(zhí)行(可選擇地，當(dāng)不需要回路的測試時(shí)，可以通過多路復(fù)用器30、34的適當(dāng)切換將寄存器36從處于移位模式的移位寄存器中移走；這降低了移位所需的時(shí)間)。
使用兩種測試操作模式。在第一種測試模式中，測試控制電路16(未示出)控制多路復(fù)用器的控制信號(hào)TE、TE2，以使得原始多路復(fù)用器30將第二組合電路22的輸出端耦接到原始多路復(fù)用器30的輸出端，并且附加多路復(fù)用器34將附加寄存器36的輸出端耦接到附加多路復(fù)用器34的輸出端。這樣，該回路保持?jǐn)嚅_狀態(tài)，將來自附加寄存器36的測試輸入數(shù)據(jù)提供給第二組合邏輯電路22，并且結(jié)果在附加寄存器36中被捕獲(附加寄存器36的輸出還在寄存器32中被捕獲)。在第二種測試模式中，控制電路16(未示出)控制多路復(fù)用器的控制信號(hào)TE、TE2，以使得原始多路復(fù)用器30將寄存器31的輸出端耦接到原始多路復(fù)用器30的輸出端，并且附加多路復(fù)用器34將原始多路復(fù)用器30的輸出端耦接到附加多路復(fù)用器34的輸出端。這樣，該回路還是保持?jǐn)嚅_狀態(tài)，現(xiàn)在將來自寄存器31的測試輸入數(shù)據(jù)提供給輸出端24，其中其被第二組合邏輯電路22捕獲，并且結(jié)果在附加寄存器32中被捕獲(并且寄存器31的輸出還在附加寄存器36中被捕獲)。
應(yīng)當(dāng)注意，這個(gè)測試方法在回路中需要兩個(gè)多路復(fù)用器30、34，這降低了正常操作的速度。如在圖3b中所示，通過將第二組合電路22的輸出端直接耦接到附加多路復(fù)用器34的第二輸入端，多路復(fù)用器之一可以從該回路中移走。這使得在不閉合回路的情況下執(zhí)行測試、從附加寄存器36中提供測試數(shù)據(jù)和在附加寄存器36中捕獲測試結(jié)果成為可能。但是，在這種情況下，不可能測試在第二組合電路22和附加多路復(fù)用器36之間的部分回路。因此，可以看到，為了支持完整可測試性，必須插入比在具有正反饋(參考圖3)的反饋回路情況下更多的多路復(fù)用器，在具有正反饋的反饋回路情況下該反饋回路可以作為測試的一部分被恢復(fù)。
將會(huì)意識(shí)到，在這個(gè)實(shí)施例中不需要多路復(fù)用器30、34是串聯(lián)的它們可以被包含在沿著該回路的任何地方，因此在正常操作中邏輯電路在多路復(fù)用器之間是可操作的。而且，應(yīng)當(dāng)意識(shí)到在這種情況下兩個(gè)多路復(fù)用器的使用并不總是必需的。如果具有負(fù)回路增益的回路可以以另一種方式穩(wěn)定，例如通過恢復(fù)其它的相關(guān)回路，那么這可以被用來測試這樣一種回路。
第一和第二寄存器31、32可以是被包括在掃描移位寄存器結(jié)構(gòu)中的寄存器，不用于其它目的只是提供測試輸入數(shù)據(jù)到組件20和從組件20中捕獲響應(yīng)數(shù)據(jù)。但是，在又一個(gè)實(shí)施例中，可以從寄存器12中使用一個(gè)或多個(gè)寄存器，該寄存器12還被用于捕獲來自組合電路10的數(shù)據(jù)。
圖4示出了一種電路的實(shí)施例，該電路使用寄存器12從組合電路10(在圖4中未示出)和從組件20中捕獲測試結(jié)果。為了使這成為可能，已經(jīng)添加了另一多路復(fù)用器40。該另一多路復(fù)用器具有耦接到多路復(fù)用器30輸出端的第一輸入端和耦接到組合邏輯電路10輸出端的第二輸入端，其通常耦接到寄存器12的輸入端。將另一多路復(fù)用器40的輸出端耦接到寄存器12的輸入端。將另一多路復(fù)用器40的控制輸入端TC耦接到測試控制電路16(未示出)。在操作中，在測試模式中，測試控制電路16具有應(yīng)用控制電路的選擇，這導(dǎo)致測試響應(yīng)數(shù)據(jù)從組件20而不是從組合邏輯電路中被捕獲。在正常模式中寄存器12在計(jì)時(shí)電路14中沒有作用，在這個(gè)模式中它作為數(shù)據(jù)寄存器運(yùn)行，協(xié)同組合邏輯電路10工作。
盡管本發(fā)明已經(jīng)依靠特定電路實(shí)施例得到描述，但應(yīng)該意識(shí)到本發(fā)明不限于這些實(shí)施例。例如，已經(jīng)顯示了組合邏輯電路10和計(jì)時(shí)電路14之間的嚴(yán)格分離。這個(gè)分離例如應(yīng)用于管線式電路，其中逐步邏輯地處理數(shù)據(jù)，并且在步驟之間存儲(chǔ)該數(shù)據(jù)，至少當(dāng)在下一步中處理前趨數(shù)據(jù)(predecessor data)時(shí)。但是，本發(fā)明不限于這樣一種嚴(yán)格的分離。在其它實(shí)例中，計(jì)時(shí)電路可以從組合電路中接收輸入信號(hào)，例如以引入數(shù)據(jù)值相關(guān)的延遲，或以產(chǎn)生響應(yīng)于數(shù)據(jù)信號(hào)到達(dá)的計(jì)時(shí)信號(hào)。而且，計(jì)時(shí)電路可以使用交互信號(hào)交換，諸如握手，其中計(jì)時(shí)電路14發(fā)送或接收請求或確認(rèn)信號(hào)。
而且，盡管為了簡化，已經(jīng)顯示了單個(gè)移位寄存器結(jié)構(gòu)，但應(yīng)當(dāng)意識(shí)到當(dāng)然可以使用包含更多移位寄存器或具有分支或會(huì)聚移位通道的移位寄存器的更復(fù)雜結(jié)構(gòu)。而且，在已經(jīng)記述了使用多路復(fù)用器的場合，應(yīng)當(dāng)理解這些多路復(fù)用器可以以具有多路復(fù)用功能的任何電路實(shí)現(xiàn)。這包括具有輸入輸出關(guān)系的邏輯電路(該邏輯電路根據(jù)控制數(shù)據(jù)輸入端的控制信號(hào)值從一個(gè)數(shù)據(jù)輸入端或另一個(gè)輸入端復(fù)制數(shù)據(jù))、在輸出端和相應(yīng)輸入端之間具有控制信號(hào)受控開關(guān)的電路、或者具有耦接到多路復(fù)用器輸出端的輸出端和耦接到相應(yīng)輸入端的輸入端的三態(tài)驅(qū)動(dòng)器，該控制信號(hào)確定哪個(gè)驅(qū)動(dòng)器將不處于高阻抗輸出狀態(tài)。
在每種情況下，多路復(fù)用器功能可以與在該多路復(fù)用器之前的組合邏輯電路集成在一起，例如，通過在在前組合邏輯電路的末級中使用三態(tài)級，或通過將組合邏輯電路的輸入輸出關(guān)系與對應(yīng)于多路復(fù)用的輸入輸出關(guān)系集成在一起。
而且，盡管已經(jīng)顯示了一個(gè)實(shí)施例，其中將多路復(fù)用器耦接在一方面第二組合邏輯電路22輸出端與另一方面的組件20輸出端和反饋連接之間，但是應(yīng)當(dāng)意識(shí)到可以將多路復(fù)用器定位在該反饋回路的其它地方。圖5示出了一個(gè)實(shí)例，其中將多路復(fù)用器30定位在反饋連接中，但在第二組合邏輯電路22輸出端和組件20輸出端之間的連接之外。為了說明的目的，已經(jīng)在掃描移位寄存器結(jié)構(gòu)中添加了附加多路復(fù)用器50，以確?？梢砸砸莆坏哪Ｊ綄y試數(shù)據(jù)從第一寄存器31移位到第二寄存器32中，或可以在測試期間捕獲測試結(jié)果數(shù)據(jù)。如果將第二寄存器32的輸入端耦接到多路復(fù)用器30的輸出端或承載一對一依賴于該輸出的信號(hào)的信號(hào)線，那么可以省略附加多路復(fù)用器50。這是否有可能取決于該組件的輸出信號(hào)是否足夠可見。
可選擇地，可以將多路復(fù)用器定位在第二組合邏輯電路22內(nèi)部，假定它斷開該反饋回路。在所有情況下，這使得支持下列操作成為可能(a)正常操作，其中該反饋回路連續(xù)操作，(b)移位操作，其中該反饋回路處于斷開狀態(tài)，并且測試數(shù)據(jù)可以被移位通過掃描測試寄存器結(jié)構(gòu)，(c)將測試數(shù)據(jù)饋送到該回路，直到其它輸入已經(jīng)穩(wěn)定，(d)該反饋回路的隨后重建以及(e)捕獲測試結(jié)果數(shù)據(jù)，同時(shí)該反饋回路在測試期間被臨時(shí)恢復(fù)。
當(dāng)將輸出端24耦接到另一個(gè)組件20的反饋回路輸入端時(shí)，問題可能產(chǎn)生。這是因?yàn)橐坏┰摲答伝芈繁恢亟?，輸出?4處的信號(hào)可能改變。如果同時(shí)重建其它組件中的反饋回路，那么可能具有其反饋回路重建之后其它組件的輸入信號(hào)變化的影響，具有瞬時(shí)信號(hào)影響輸出的風(fēng)險(xiǎn)。
一種解決方案將是添加附加電路(例如，另一未顯示的多路復(fù)用器)，以禁止在測試期間輸出端24處的信號(hào)發(fā)展影響下游的更多反饋回路(未顯示)。然而，這樣一種附加電路可能降低電路操作。因此避免這種附加電路是有優(yōu)勢的。
圖6示出了異步計(jì)時(shí)電路的一部分，其包含多個(gè)組件20，每個(gè)組件包含多路復(fù)用器(未顯示)、測試控制電路16和一部分掃描鏈結(jié)構(gòu)31、32。如圖所示，每個(gè)組件20被耦接到掃描移位寄存器結(jié)構(gòu)，來接收測試輸入數(shù)據(jù)和輸出測試輸出數(shù)據(jù)。測試控制電路16具有不同測試啟動(dòng)輸出端TE1、TE2和TE3，其耦接到相應(yīng)組件?？梢詫⒚總€(gè)測試啟動(dòng)輸出端TE1、TE2和TE3耦接到多個(gè)不同的組件20(未顯示)。應(yīng)當(dāng)意識(shí)到，可以將附加寄存器(未顯示)包括在掃描移位寄存器結(jié)構(gòu)中，以及到組件20和從組件20到其它組件(未顯示)的進(jìn)一步連接可以存在。
圖7示出了在測試啟動(dòng)輸出端TE1、TE2和TE3上的信號(hào)脈沖和時(shí)鐘線CLK I和CLK II的實(shí)例。如圖所示，時(shí)鐘線CLK I和CLK II不具有重疊脈沖。在脈沖期間寄存器31、32分別是透明的，并且在脈沖外寄存器31、32保持?jǐn)?shù)據(jù)。每個(gè)測試啟動(dòng)信號(hào)TE1、TE2和TE3包含負(fù)脈沖，該負(fù)脈沖重建反饋回路，并以相對于CLK I脈沖開始的延遲開始。該延遲被配置為具有足夠大小，以確保反饋回路的非反饋輸入在多路復(fù)用器30重建反饋回路之前已經(jīng)穩(wěn)定，該非反饋輸入在CLK I中的脈沖上變化。當(dāng)來自反饋回路的數(shù)據(jù)已被捕獲時(shí)，TE1、TE2和TE3中的負(fù)脈沖至少延續(xù)到第二時(shí)鐘CLK II中的脈沖結(jié)束。
為了防止不可預(yù)測的測試結(jié)果，使用不同的測試啟動(dòng)信號(hào)TE1、TE2和TE3，其包含在互不相同的時(shí)鐘周期內(nèi)重建反饋回路的脈沖(可能，但不是必需的，在相鄰的時(shí)鐘周期內(nèi))。特別地，僅當(dāng)用于具有反饋回路的其它組件20的測試啟動(dòng)信號(hào)TE1、TE2和TE3不包含脈沖時(shí)(其中該反饋回路饋送輸入信號(hào)到特定組件20)，用于具有反饋回路的特定組件20的測試啟動(dòng)信號(hào)TE1、TE2和TE3包含脈沖。
這樣，可預(yù)測的測試結(jié)果可以被意識(shí)到，而不需要在計(jì)時(shí)電路中包括附加電路。針對此所需要的不同測試啟動(dòng)信號(hào)TE1、TE2和TE3的數(shù)量依賴于計(jì)時(shí)電路的結(jié)構(gòu)。當(dāng)然，在任何情況下，它足以使用與存在的組件20一樣多的許多不同計(jì)時(shí)電路。但是，通常它足以使用更少的不同測試啟動(dòng)信號(hào)TE1、TE2和TE3，諸如五個(gè)或七個(gè)不同的測試啟動(dòng)信號(hào)TE1、TE2和TE3。所有所需要的是，僅當(dāng)用于具有反饋回路的其它組件20的測試啟動(dòng)信號(hào)TE1、TE2和TE3不包含脈沖時(shí)(其中該反饋回路饋送輸入信號(hào)到特定組件20)，具有反饋回路的每個(gè)特定組件20具有包含脈沖的測試啟動(dòng)信號(hào)。相同的測試啟動(dòng)信號(hào)TE1、TE2和TE3可以被提供給多個(gè)組件，該多個(gè)組件不提供輸入信號(hào)給相同數(shù)量的其它組件。
圖8示出了產(chǎn)生不同測試啟動(dòng)信號(hào)的電路。該電路包含選擇發(fā)生電路84、解碼器80和行元件82。用于一個(gè)解碼器80和行元件82的電路結(jié)構(gòu)被更加詳細(xì)地顯示。在正常(異步)操作期間，該電路的兩個(gè)輸入端TE、TM為邏輯零，因此所有的選擇輸出端TE1-5是零，允許組件20與反饋回路異步地操作。在測試期間，輸入端TE、TM首先被定為邏輯高以啟動(dòng)移位?，F(xiàn)在所有的TE1-5是邏輯高。接下來，在采樣期間，TE被確定為邏輯低，而選擇發(fā)生電路84施加選擇信號(hào)，該選擇信號(hào)對應(yīng)當(dāng)產(chǎn)生輸出脈沖的測試啟動(dòng)信號(hào)進(jìn)行編碼。結(jié)果，以樹結(jié)構(gòu)耦接的解碼器80將減弱選擇輸出端上的測試啟動(dòng)信號(hào)，從而重建反饋回路。隨后，TE再次被定為邏輯高，并且在重建另一個(gè)反饋回路之前，改變對該測試啟動(dòng)信號(hào)進(jìn)行編碼的信號(hào)。當(dāng)測試組合邏輯電路10時(shí)，沒有一個(gè)測試啟動(dòng)信號(hào)被定為邏輯低。例如可以通過一部分掃描移位寄存器結(jié)構(gòu)將選擇代碼提供給選擇發(fā)生電路84。
圖9示出了包含測試模式計(jì)算電路90、測試模式應(yīng)用電路92和被測試設(shè)備94的測試環(huán)境。被測試設(shè)備94包含在前面圖中顯示的電路。測試模式計(jì)算電路90計(jì)算一組測試模式，用于檢測該被測試設(shè)備94的所有預(yù)見的可能故障，并傳送該計(jì)算出的測試模式到測試模式應(yīng)用電路92。測試模式應(yīng)用電路92發(fā)送信號(hào)到被測試設(shè)備94，以切換到適當(dāng)?shù)臏y試模式，并提供這些測試模式給被測試設(shè)備94，該被測試設(shè)備94被依次連接(和/或平行地)到測試模式應(yīng)用電路92。
測試模式計(jì)算電路90例如是適當(dāng)編程的計(jì)算機(jī)。該程序使用被測試設(shè)備94中電路的描述，來產(chǎn)生用于檢測所有預(yù)見故障的測試模式。用于此目的的程序可以是非常復(fù)雜，但該程序?qū)τ跍y試不包含反饋回路的組合邏輯電路在本領(lǐng)域中本身是已知的。
優(yōu)選地，確保還可以產(chǎn)生用于具有圖中所示類型反饋回路的電路的測試模式。在一個(gè)實(shí)施例中，這是通過提供虛擬電路的描述到測試模式計(jì)算電路90來實(shí)現(xiàn)。該虛擬電路可以例如依靠預(yù)處理程序獲得，該預(yù)處理程序在測試模式的計(jì)算之前修改被測試的電路描述。該虛擬電路等于被測試設(shè)備94的電路，除了根據(jù)該虛擬電路，反饋連接26是從第一寄存器31的輸出端而不是從多路復(fù)用器30的輸出端耦接到第二組合邏輯電路22的輸入端。即，在該虛擬電路中不存在處于多路復(fù)用器30任何狀態(tài)中的反饋。
這使得使用用于產(chǎn)生組合邏輯電路的測試模式的程序來產(chǎn)生測試模式是可能的，該組合邏輯電路不包含反饋回路。如果被測試設(shè)備操作正確，那么它將具有與對處于測試模式的虛擬電路所預(yù)計(jì)的輸出信號(hào)相同的輸出信號(hào)。因此該測試分析可以進(jìn)行，就好像該虛擬電路被測試。對于此可以使用傳統(tǒng)的測試設(shè)備。
權(quán)利要求
1.一種具有異步控制計(jì)時(shí)的測試預(yù)備電路，該電路包含-測試控制電路(16)；-包含寄存器(31)的測試掃描移位寄存器結(jié)構(gòu)(12)；-異步計(jì)時(shí)電路(14)，包含時(shí)間連續(xù)反饋回路(22，26)和多路復(fù)用電路(30)，該反饋回路包含具有用于反饋信號(hào)和另一信號(hào)的輸入端的組合邏輯電路(22)，在測試控制電路(16)的控制下該多路復(fù)用電路(30)在可操作模式和斷開模式之間是可切換的，其中在可操作模式中該多路復(fù)用電路(30)沿著該反饋回路(22，26)傳遞時(shí)間連續(xù)信號(hào)，其中在斷開模式中該多路復(fù)用電路(30)斷開時(shí)間連續(xù)反饋回路(22，26)，通過來自該移位寄存器結(jié)構(gòu)中的寄存器(31)的測試信號(hào)替換該反饋信號(hào)，配置該測試控制電路(16)來控制將由該移位寄存器結(jié)構(gòu)(12)的內(nèi)容所確定的另一信號(hào)施加到用于處于測試模式的組合邏輯電路(22)的另一信號(hào)的輸入端，最初保持該多路復(fù)用電路(30)在斷開模式，直到所述另一信號(hào)已經(jīng)穩(wěn)定，隨后切換該多路復(fù)用電路(30)到可操作模式以在測試模式期間恢復(fù)該時(shí)間連續(xù)反饋回路(22，26)，當(dāng)該時(shí)間連續(xù)反饋回路(20，26)被恢復(fù)時(shí)捕獲測試結(jié)果。
2.根據(jù)權(quán)利要求1的測試預(yù)備電路，其中該反饋回路具有正的回路增益。
3.根據(jù)權(quán)利要求1的測試預(yù)備電路，其中該異步計(jì)時(shí)電路包含多個(gè)互連的時(shí)間連續(xù)反饋回路(20)，每個(gè)包含多路復(fù)用電路(30)，在該測試控制電路的控制下，該多路復(fù)用電路(30)在可操作模式和斷開模式之間是可切換的，其中在斷開模式中該多路復(fù)用電路(30)斷開該時(shí)間連續(xù)反饋回路(20)，在該時(shí)間連續(xù)反饋回路中包含該多路復(fù)用電路(30)，用來自該移位寄存器結(jié)構(gòu)中各個(gè)寄存器(31)的各個(gè)測試信號(hào)替換該反饋信號(hào)，配置該測試控制電路(16)來控制多路復(fù)用電路(30)在該測試模式期間被切換到可操作模式，基本上只同時(shí)用于所選擇的反饋回路(20)或反饋回路(20)的組合，組成一個(gè)組合，以使得當(dāng)只有至少一個(gè)組合的時(shí)間連續(xù)反饋回路被恢復(fù)時(shí)，沒有來自該至少一個(gè)組合的恢復(fù)反饋回路影響來自至少一個(gè)組合的任何其它時(shí)間連續(xù)反饋回路的另一信號(hào)。
4.根據(jù)權(quán)利要求3的測試預(yù)備電路，其中該測試控制電路(16)具有多個(gè)測試啟動(dòng)輸出端(TE1、TE2、TE3)，用于施加各個(gè)測試啟動(dòng)信號(hào)到各個(gè)反饋回路(20)或時(shí)間連續(xù)反饋回路(20)組合的多路復(fù)用電路(30)。
5.根據(jù)權(quán)利要求1的測試預(yù)備電路，其中該測試掃描移位寄存器結(jié)構(gòu)包含具有耦接到該反饋回路(22、26)的輸入端的另一寄存器(32)，當(dāng)該多路復(fù)用電路(30)處于可操作模式時(shí)，該測試控制電路(16)被配置來引起所述另一寄存器(32)捕獲由處于測試模式的反饋所確定的測試結(jié)果。
6.根據(jù)權(quán)利要求5的測試預(yù)備電路，其中該另一寄存器(32)的輸入端接收該多路復(fù)用電路(30)的輸出信號(hào)。
7.根據(jù)權(quán)利要求5的測試預(yù)備電路，包含含有組合邏輯數(shù)據(jù)電路(10)的邏輯數(shù)據(jù)處理電路和被耦接到該組合邏輯電路以在正常操作期間提供和接收數(shù)據(jù)的數(shù)據(jù)寄存器(12)，該數(shù)據(jù)寄存器(12)形成該測試掃描移位寄存器結(jié)構(gòu)的一部分，該另一寄存器(32)是該數(shù)據(jù)寄存器(12)之一的一部分，該移位寄存器結(jié)構(gòu)包含多路復(fù)用器(40)，該多路復(fù)用器(40)具有分別耦接到該時(shí)間連續(xù)反饋回路(22、26)和該組合邏輯數(shù)據(jù)電路(10)的輸入端和耦接到該另一寄存器(32)輸入端的輸出端。
8.根據(jù)權(quán)利要求1的測試預(yù)備電路，其中該異步計(jì)時(shí)電路(14)包含另一時(shí)間連續(xù)反饋回路，該另一反饋回路具有負(fù)回路增益，該另一反饋回路包含第一和第二另一多路復(fù)用電路(30、34)，在該測試控制電路(16)的控制下它們在可操作模式和測試模式之間是可切換的，其中在可操作模式中該另一多路復(fù)用電路沿著該另一反饋回路傳遞時(shí)間連續(xù)信號(hào)，該測試控制電路(16)被配置來提供可替換的測試子模式，其中該第一和第二另一多路復(fù)用電路(30、34)分別保持該另一反饋回路斷開。
9.一種測試包含異步計(jì)時(shí)電路(14)的測試預(yù)備電路的方法，其中該異步計(jì)時(shí)電路(14)包含具有組合邏輯電路(22)的時(shí)間連續(xù)反饋回路(22、26)，該組合邏輯電路(22)具有用于反饋信號(hào)和另一信號(hào)的輸入端，該測試預(yù)備電路包含測試掃描移位寄存器結(jié)構(gòu)(12)，該方法包含-切換該測試預(yù)備電路到測試模式；-在該測試模式中通過該移位寄存器結(jié)構(gòu)(12)移位測試數(shù)據(jù)；-控制依賴于來自該移位寄存器結(jié)構(gòu)(12)的測試數(shù)據(jù)的另一信號(hào)；-在該測試模式中斷開該時(shí)間連續(xù)反饋回路(22、26)，用來自移位寄存器結(jié)構(gòu)(12)中的寄存器(31)的測試數(shù)據(jù)替代反饋信號(hào)；-在該另一信號(hào)已經(jīng)穩(wěn)定之后，在該測試模式中恢復(fù)該時(shí)間連續(xù)反饋回路；-在該反饋回路被恢復(fù)時(shí)，捕獲由該反饋回路所確定的測試結(jié)果，用于傳輸通過該移位寄存器結(jié)構(gòu)(12)。
10.根據(jù)權(quán)利要求9的測試方法，其中該異步計(jì)時(shí)電路(14)包含多個(gè)互連的時(shí)間連續(xù)反饋回路(20)，該方法包含-在該測試模式中斷開多個(gè)時(shí)間連續(xù)反饋回路，用來自該移位寄存器結(jié)構(gòu)(12)中的各個(gè)寄存器(31)的測試數(shù)據(jù)替代在多個(gè)時(shí)間連續(xù)反饋回路(20)中的反饋信號(hào)；-有選擇地對于來自多個(gè)時(shí)間連續(xù)反饋回路(20)的一組，在該測試模式中恢復(fù)該時(shí)間連續(xù)反饋回路(20)，當(dāng)該組之外的時(shí)間連續(xù)反饋回路保持?jǐn)嚅_時(shí)，該組被選擇以使得沒有來自該組的時(shí)間連續(xù)反饋回路影響該組任何其它時(shí)間連續(xù)反饋回路的另一信號(hào)。
11.根據(jù)權(quán)利要求9的測試方法，其中該反饋回路具有正回路增益。
12.根據(jù)權(quán)利要求9的測試方法，該方法包含，當(dāng)該時(shí)間連續(xù)反饋回路被恢復(fù)時(shí)，捕獲另一寄存器(32)中的測試結(jié)果，該另一寄存器形成該移位寄存器結(jié)構(gòu)的一部分。
13.根據(jù)權(quán)利要求9的測試方法，其中該測試預(yù)備電路包含含有組合邏輯數(shù)據(jù)電路(10)的邏輯數(shù)據(jù)處理電路和耦接到該組合邏輯電路(10)以在正常操作期間提供和接收數(shù)據(jù)的數(shù)據(jù)寄存器(12)，該數(shù)據(jù)寄存器(12)形成該測試掃描移位寄存器結(jié)構(gòu)的一部分，該方法包含-當(dāng)該時(shí)間連續(xù)反饋回路被恢復(fù)時(shí)，捕獲該數(shù)據(jù)寄存器(12)之一中的測試結(jié)果。
14.一種產(chǎn)生用于包含異步計(jì)時(shí)電路(14)的測試預(yù)備電路的測試模式的方法，其中異步計(jì)時(shí)電路包含具有組合邏輯電路(22)的時(shí)間連續(xù)反饋回路(22、26)，該組合邏輯電路(22)具有用于反饋信號(hào)的反饋輸入端和用于至少一個(gè)另一信號(hào)的另一輸入端，該時(shí)間連續(xù)反饋回路(22、26)包含具有用于接收來自寄存器(31)的測試信號(hào)的輸入端的多路復(fù)用電路(30)，在測試期間最初配置該測試預(yù)備電路來斷開具有該多路復(fù)用電路(30)的該時(shí)間連續(xù)反饋回路(22、26)，從而將來自該寄存器的測試信號(hào)施加到該反饋輸入端，隨后在測試期間臨時(shí)恢復(fù)該時(shí)間連續(xù)反饋回路，從而當(dāng)該時(shí)間連續(xù)反饋回路(22、26)被恢復(fù)時(shí)捕獲測試結(jié)果，該方法包含-執(zhí)行測試模式發(fā)生器計(jì)算機(jī)程序，該程序被設(shè)計(jì)以在不具有時(shí)間連續(xù)反饋回路(22、26)的情況下產(chǎn)生電路測試模式；-將該測試預(yù)備電路的設(shè)計(jì)說明的修改版提交給執(zhí)行測試模式發(fā)生器計(jì)算機(jī)程序的計(jì)算機(jī)，其中在該修改版中該反饋輸入端被耦接到該多路復(fù)用電路(30)的輸入端，該多路復(fù)用電路(30)被耦接到寄存器(31)，而與該多路復(fù)用電路(30)的狀態(tài)無關(guān)。
15.根據(jù)權(quán)利要求14的方法，該方法包含將產(chǎn)生的測試模式施加到該測試預(yù)備電路。
全文摘要
需要特定的測試措施來測試異步計(jì)時(shí)電路。該異步計(jì)時(shí)電路(14)包含具有組合邏輯電路(22)的時(shí)間連續(xù)反饋回路(22、26)，該組合邏輯電路具有用于反饋信號(hào)和另一信號(hào)的輸入端，該反饋回路具有正回路增益。將包含該計(jì)時(shí)電路的測試預(yù)備電路切換到測試模式。在測試模式中測試數(shù)據(jù)被移位通過移位寄存器結(jié)構(gòu)(12)。依賴于來自移位寄存器結(jié)構(gòu)(12)的測試數(shù)據(jù)控制該反饋回路的另一輸入信號(hào)。在該測試模式中最初斷開該時(shí)間連續(xù)反饋回路(22、26)，用來自該移位寄存器結(jié)構(gòu)(12)中寄存器(31)的測試數(shù)據(jù)替代反饋信號(hào)。隨后，在另一信號(hào)已經(jīng)穩(wěn)定后，該時(shí)間連續(xù)反饋回路在該測試模式中被恢復(fù)。當(dāng)該反饋回路被恢復(fù)時(shí)，已經(jīng)由該反饋回路所確定的測試結(jié)果被捕獲，用于傳輸通過該移位寄存器結(jié)構(gòu)(12)。這樣不需要為了測試目的在該反饋回路中添加寄存器。結(jié)果，該異步計(jì)時(shí)電路的可測試性僅施加了最小的延遲。
文檔編號(hào)G01R31/28GK1993626SQ200580026340
公開日2007年7月4日 申請日期2005年7月21日 優(yōu)先權(quán)日2004年8月3日
發(fā)明者A·M·G·彼得斯, F·J·特比斯特 申請人:皇家飛利浦電子股份有限公司