專利名稱：精確時(shí)間測(cè)量儀器和方法
技術(shù)領(lǐng)域：
本申請(qǐng)主要涉及測(cè)試和測(cè)量設(shè)備，更準(zhǔn)確地說涉及用于進(jìn)行時(shí)變測(cè)量系統(tǒng)的校準(zhǔn)。自動(dòng)化測(cè)試設(shè)備(″測(cè)試器″)廣泛地用于半導(dǎo)體器件的制造。在制造期間，對(duì)器件至少測(cè)試一次，經(jīng)常數(shù)次。測(cè)試結(jié)果可用于從器件制造流水線上去除有缺陷的器件。在一些情況下，試驗(yàn)結(jié)果顯示了制造設(shè)備的不當(dāng)操作，并可用于通過識(shí)別工藝校正增加半導(dǎo)體器件成品率。在其他情況下，所述測(cè)試結(jié)果顯示了可被用于對(duì)在測(cè)器件進(jìn)行的校正。例如，存儲(chǔ)器，可編程陣列邏輯器件以及類似裝置經(jīng)常包含冗余結(jié)構(gòu)。如果測(cè)試顯示一個(gè)結(jié)構(gòu)有缺陷，則能夠修改所述器件以冗余結(jié)構(gòu)替換所述缺陷結(jié)構(gòu)。在其他情況下，所述測(cè)試結(jié)果能被用于對(duì)部件進(jìn)行″分級(jí)處理″(″binning〃)。不滿足其預(yù)想使用規(guī)格的、但是可在降級(jí)規(guī)格下適當(dāng)運(yùn)行的器件可以被封裝并以具有較低性能規(guī)格的低價(jià)出售。例如，當(dāng)以高速運(yùn)行時(shí)可能顯示出有誤但是在以較低速度操作時(shí)可以正常運(yùn)行的器件。類似的，當(dāng)在其溫度范圍的高端操作時(shí)顯示有誤、但是在較低溫度下能夠運(yùn)行良好的器件。這些器件可以在標(biāo)識(shí)出低于所述設(shè)計(jì)規(guī)格的其最大運(yùn)行速度或者溫度后予以封裝出售。
為在半導(dǎo)體器件操作中檢測(cè)誤差，自動(dòng)測(cè)試設(shè)備對(duì)所述器件施加激勵(lì)信號(hào)并測(cè)量響應(yīng)信號(hào)。測(cè)試設(shè)備包括許多“通道”(“channels”)。在任一周期，每個(gè)通道能夠產(chǎn)生或者測(cè)量被施加至所述在測(cè)器件上的一個(gè)測(cè)試點(diǎn)的數(shù)值。通道可以包括附加的電路，其能夠產(chǎn)生或者測(cè)量其他種類的信號(hào)。例如，一些通道包含用于生成程控頻率的連續(xù)時(shí)鐘的電路，或者用于測(cè)量在連續(xù)的脈沖之間的時(shí)差的電路。
圖1以大大簡化形式圖例說明了測(cè)試器100。所示測(cè)試器100用于測(cè)試在測(cè)器件(DUT)110。測(cè)試器100包含中央控制器120?？刂破?20可以包括計(jì)算機(jī)工作站，其用作操作員接口以允許用戶為所述測(cè)試器開發(fā)或者加載試驗(yàn)程序?？刂破?20還可以包括測(cè)試器主體，其提供多通道使用的或者與所述通道中的電路無關(guān)的集中資源，但是為簡單起見省略該公知特征的細(xì)節(jié)。
測(cè)試器100包括多通道，1301，1302，...130N。以多通道1301而言，每個(gè)通道具有碼型發(fā)生器140和定時(shí)生成器150。對(duì)于在測(cè)試期間的每個(gè)周期內(nèi)，碼型發(fā)生器140被編程用來指定在通道1301內(nèi)的所述電路應(yīng)該做什么。例如，它可以指定用于驅(qū)動(dòng)DUT110的值或者來自DUT110的預(yù)期值。
定時(shí)生成器150制造定時(shí)信號(hào)，其控制信號(hào)變換生成的時(shí)間。例如，定時(shí)信號(hào)可以指定正生成信號(hào)的起點(diǎn)或者信號(hào)值與預(yù)期值進(jìn)行比較的時(shí)間。為充分地測(cè)試DUT110，關(guān)鍵是控制施加激勵(lì)信號(hào)的時(shí)間以及測(cè)量響應(yīng)的時(shí)間。定時(shí)生成器150提供用于控制這些功能的信號(hào)。
通道1301還包括引腳電子電路(pin electronics)160。引腳電子電路160包含用于驅(qū)動(dòng)與DUT110相連接的線1701的、或者測(cè)量在該線上的信號(hào)值的電路。
為驅(qū)動(dòng)線1701，引腳電子電路160包括驅(qū)動(dòng)器162。驅(qū)動(dòng)器162連接至觸發(fā)器164。通過來自定時(shí)生成器150的信號(hào)依次對(duì)觸發(fā)器164進(jìn)行時(shí)鐘控制。通過碼型發(fā)生器140提供輸入至觸發(fā)器164的數(shù)據(jù)。在通過定時(shí)生成器150指定的時(shí)刻，觸發(fā)器164促使通過碼型發(fā)生器140指定的值被驅(qū)動(dòng)至線1701上。觸發(fā)器164可以被稱為“格式器”(“formatter”)。格式器在本領(lǐng)域是公知的，包括測(cè)試器內(nèi)所有常見特征的全格式器為簡單起見未予示出。
為讀出在線1701上的信號(hào)，引腳電子電路160包括比較器166。
比較器166的一個(gè)輸入連接至線1701。比較器166的基準(zhǔn)輸入耦合至可編程序基準(zhǔn)值生成器——一般地，是一種存儲(chǔ)了要被施加至數(shù)模轉(zhuǎn)換器的數(shù)字輸入的寄存器。比較器166的輸出提供至鎖存器180。通過定時(shí)生成器150生成的定時(shí)信號(hào)控制鎖存器180。所述鎖存器180的數(shù)據(jù)輸出被提供至碼型發(fā)生器140。以這種方法，引腳電子電路160指示出在來自定時(shí)生成器150的信號(hào)所指令的時(shí)刻，所述線1701上的值是否具有特殊值。至于引腳電子電路160的驅(qū)動(dòng)器部分，所述比較器部分是本領(lǐng)域所公知的，并且所示為簡化版本。
定時(shí)生成器150提供信號(hào)，該信號(hào)用于控制引腳電子電路160上的信號(hào)的相對(duì)定時(shí)。為精確的測(cè)量所述DUT110的性能，必須使在引腳電子電路160上生成或者測(cè)量的信號(hào)的時(shí)間關(guān)聯(lián)于那些信號(hào)到達(dá)或者離開DUT110的對(duì)應(yīng)時(shí)間。必須考慮經(jīng)由線1701時(shí)的轉(zhuǎn)移時(shí)間。
為補(bǔ)償該轉(zhuǎn)移時(shí)間，一般地要校準(zhǔn)測(cè)試器。為校準(zhǔn)測(cè)試器，進(jìn)行測(cè)量以確定經(jīng)由線1701的所述轉(zhuǎn)移時(shí)間。程控時(shí)間值偏移一部分?jǐn)?shù)量以補(bǔ)償所述經(jīng)由線1701的轉(zhuǎn)移時(shí)間。利用校準(zhǔn)，引腳電子電路160上生成或者測(cè)量的所述信號(hào)是DUT110上的準(zhǔn)確的信號(hào)指示。
用于測(cè)量經(jīng)由線1701的轉(zhuǎn)移時(shí)間的一種方法是通過一種稱為時(shí)域反射(TDR)的技術(shù)。圖2圖例了TDR。為進(jìn)行TDR測(cè)量，測(cè)試設(shè)備100在線1701上發(fā)射脈沖210。所述脈沖在t＝0的時(shí)刻發(fā)射，如A所示。
脈沖210沿1701傳播直到一段時(shí)間之后到達(dá)該線的終點(diǎn)，如B圖t＝x所示。當(dāng)該線是無終結(jié)的，或者是以與該線的阻抗不相匹配的低負(fù)載或者任意其他負(fù)載而終結(jié)的時(shí)，該脈沖的部分或者全部將反射回測(cè)試設(shè)備100。如C所示，脈沖210開始向測(cè)試設(shè)備100回傳。
如D所示，在t＝2X時(shí)，脈沖210到達(dá)測(cè)試設(shè)備100。通過檢測(cè)相對(duì)于脈沖發(fā)射時(shí)間的所述反射脈沖的時(shí)間，測(cè)試設(shè)備100能夠確定經(jīng)由線1701的轉(zhuǎn)移時(shí)間。
圖3A...3B描述了測(cè)量方法，通過該方法，測(cè)試器100可以確定信號(hào)的邊沿時(shí)間，其可以用來確定所述脈沖的到達(dá)時(shí)刻。該方法有時(shí)被稱為“邊沿檢測(cè)”(edge find)法。利用寄存器168內(nèi)的閾值H程控所述測(cè)試器(圖1)。所述測(cè)試器在某一時(shí)刻發(fā)射脈沖，該時(shí)刻可以為t＝0。一段時(shí)間之后，鎖存器180鎖存所述比較器166的輸出。
如圖3A所示，所述測(cè)試器在相對(duì)于所述脈沖發(fā)射的T1時(shí)刻發(fā)出鎖存指令。在窗口312A之內(nèi)，T1時(shí)刻鎖存比較器166對(duì)于線1701上的信號(hào)值的測(cè)量效果非常粗糙。利用該次對(duì)比，測(cè)試器100可以確定T1時(shí)刻的信號(hào)是否高于或者低于閾值H。
在所述窗口312A之內(nèi)，所述脈沖310還沒有到達(dá)測(cè)試器100并且在線1701上的信號(hào)低于所述閾值H。因此，測(cè)試器100確定在T1時(shí)刻，在線1701上的信號(hào)是LO，其意為脈沖310還沒有到達(dá)引腳電子電路160。
然后在某一時(shí)刻發(fā)射另一脈沖，該時(shí)刻也可以再次設(shè)定為是t＝0的時(shí)刻。圖3B說明了在相對(duì)于所述脈沖發(fā)射的T1+D的時(shí)刻所進(jìn)行的測(cè)量。在窗口312B的測(cè)量中，脈沖310沒有到達(dá)測(cè)試器100并且所述信號(hào)依然低于所述閾值H。通過鎖存在比較器166的輸出的邏輯電平LO指示該測(cè)量。
圖3C圖例了相對(duì)于另一脈沖發(fā)射的時(shí)刻T1+2D時(shí)所進(jìn)行的測(cè)量。在測(cè)量窗口312C中，脈沖310已到達(dá)測(cè)試器100，且該信號(hào)高于閾值H。測(cè)試器100用邏輯電平HI指示該信號(hào)電平。
所述的一系列測(cè)量使得測(cè)試器100來確定通過測(cè)試器100所發(fā)射的脈沖310將在發(fā)射后于T1+D和T1+2D的時(shí)刻之間的時(shí)間反射并到達(dá)測(cè)試器100。該信息使得可以計(jì)算經(jīng)由線1701的信號(hào)轉(zhuǎn)移時(shí)間。該信號(hào)轉(zhuǎn)移時(shí)間使得測(cè)試器100可以進(jìn)行校正，以去除由線1701內(nèi)的信號(hào)延遲所引起的任何時(shí)測(cè)誤差。
利用TDR進(jìn)行校正非常方便，因?yàn)榭梢岳脺y(cè)試DUT110的測(cè)試器100內(nèi)的電路來進(jìn)行TDR測(cè)量。然而，該校正顯示了脈沖310是在T1+D和T1+2D時(shí)刻之間到達(dá)。如果D是對(duì)于定時(shí)生成器150指定測(cè)試信號(hào)的最小增量，則該值限制了校正測(cè)量的分辨率。需要以盡可能的精確度校正測(cè)試器才好。還需要利用其他測(cè)量的測(cè)試器中存在的電路來校正測(cè)試器。
圖4是可編程時(shí)鐘生成電路的略圖，諸如可以建立于測(cè)試器中，但是目前尚未用于定時(shí)校正。時(shí)鐘生成電路400利用常被稱為直接數(shù)字合成(DDS)的技術(shù)以生成時(shí)鐘，CLOCK_L，其具有可編程頻率。時(shí)鐘生成電路400通過時(shí)鐘信號(hào)MCLK被進(jìn)行時(shí)鐘控制。MCLK通常是固定頻率時(shí)鐘?？杀辉O(shè)定為相對(duì)較低的頻率，大約100MHz，從而可以在整個(gè)測(cè)試器100中被準(zhǔn)確分配。該設(shè)計(jì)的更多細(xì)節(jié)以及對(duì)該種時(shí)鐘生成電路的使用可以參見授予Gage等的美國專利6,188,253，其題為ANALOG CLOCK MODULE，在此引用其全部作為參考。
時(shí)鐘生成電路400包括數(shù)值計(jì)數(shù)振蕩器(NCO)410。更多設(shè)計(jì)細(xì)節(jié)以及NCO的使用可以參見2003年12月29日提交的序列號(hào)為10/748,488的未決美國專利申請(qǐng)，在此引用其全部作為參考。
NCO410包括累加器420。累加器420包括寄存器422，其由MCLK時(shí)鐘控制。寄存器422的輸入來自加法器424。加法器424對(duì)先前存儲(chǔ)在寄存器422內(nèi)的值和存儲(chǔ)在寄存器426之內(nèi)的值計(jì)算求和。
累加器420的輸出用來對(duì)由正弦表430所表示的存儲(chǔ)器進(jìn)行尋址。正弦表430存儲(chǔ)周期信號(hào)樣本序列，通常為正弦波。隨著累加器420內(nèi)的數(shù)值的增加，正弦表輸出與該正弦波上的若干點(diǎn)相對(duì)應(yīng)的樣本。所述序列內(nèi)的值表現(xiàn)了相位接續(xù)滯后的正弦波上的各點(diǎn)。因此，所述累加器420內(nèi)的值按時(shí)顯示了在具體點(diǎn)上的所述正弦波的相位。
寄存器426內(nèi)的值表明了樣本和樣本之間增加的相位的量。因此，改變寄存器426內(nèi)的值即改變了所述輸出波形的相位的變化率，即，頻率。
通過正弦表430提供的正弦波的樣本被輸入至數(shù)模轉(zhuǎn)換器432。轉(zhuǎn)換器432的模擬輸出被施加至濾波器434。濾波器434是平滑濾波器，用于建立盡可能接近純正弦波的模擬信號(hào)。
然后將所述正弦波提供給限幅放大器436。限幅放大器436是高增益放大器，其將正弦波變換為方波。
所述限幅放大器輸出的方波能夠作為數(shù)字時(shí)鐘，其具有的頻率可通過改變寄存器426內(nèi)的值來進(jìn)行程控。然而，NCO420的用于其對(duì)頻率進(jìn)行程控的分辨率是有限的。所述分辨率取決于若干因素，諸如寄存器426的分辨率的位數(shù)以及存儲(chǔ)在正弦表430內(nèi)的正弦波的樣本數(shù)。
若期望更高分辨率，可以使用頻率定標(biāo)電路440。通常，采用鎖相環(huán)路(PLL)用作倍頻器。所述鎖相回路能夠以整數(shù)數(shù)量對(duì)頻率進(jìn)行倍頻，其可被程控?？梢圆捎糜?jì)數(shù)器用作分頻器。計(jì)數(shù)器可以以整數(shù)數(shù)量分頻，其也可以被程控。倍頻器和分頻器能夠一起使用，以非整數(shù)數(shù)量對(duì)NCO輸出的頻率進(jìn)行定標(biāo)，該非整數(shù)數(shù)量和所述PLL提供的倍頻乘數(shù)與所述計(jì)數(shù)器的分頻除數(shù)之間的比率相等。
圖4的方框圖是時(shí)鐘生成電路的簡化框圖。該電路的慣用元件未予專門示出。例如，未示出用于加載寄存器426的電路。同樣地，未示出用于復(fù)位或者加載累加寄存器422的電路。然而，按常規(guī)，該電路包含在如圖所示類型的時(shí)鐘生成電路之內(nèi)。
由于圖4所示的時(shí)鐘生成電路是公知的，目前未以下述方式使用該電路。此外，非常需要提供具有極高精度和特殊優(yōu)點(diǎn)的時(shí)間測(cè)量，以對(duì)按照常規(guī)在測(cè)試器中的電路進(jìn)行高分辨度測(cè)量。

發(fā)明內(nèi)容
在一方面，本發(fā)明涉及時(shí)間測(cè)量儀器，其具有用于輸出第一時(shí)鐘信號(hào)的第一時(shí)鐘生成電路和用于輸出第二時(shí)鐘信號(hào)的第二時(shí)鐘生成電路。第一時(shí)鐘生成電路包括第一數(shù)值計(jì)數(shù)振蕩器，第二時(shí)鐘生成電路包括第二數(shù)值計(jì)數(shù)振蕩器。時(shí)鐘輸入耦合至第一計(jì)數(shù)振蕩器和第二數(shù)值計(jì)數(shù)振蕩器。時(shí)鐘輸入控制所述第一數(shù)值計(jì)數(shù)振蕩器和第二數(shù)值計(jì)數(shù)振蕩器增量的比率。至少一個(gè)序列生成器控制所述時(shí)間測(cè)量儀器的操作。所述序列生成器產(chǎn)生與第一時(shí)鐘信號(hào)同步的第一控制信號(hào)和與第二時(shí)鐘信號(hào)同步的第二控制信號(hào)。
在另一個(gè)方面，本發(fā)明涉及測(cè)試設(shè)備，其具有適合于被連接至至少一條線的測(cè)試點(diǎn)。所述測(cè)試設(shè)備具有驅(qū)動(dòng)器電路，該驅(qū)動(dòng)器電路具有輸出和定時(shí)輸入，所述輸出耦合至所述測(cè)試點(diǎn)，所述定時(shí)輸入用于控制所述驅(qū)動(dòng)器驅(qū)動(dòng)所述測(cè)試點(diǎn)上信號(hào)的時(shí)間。比較器電路具有耦合至所述測(cè)試點(diǎn)的輸入和定時(shí)輸入，所述定時(shí)輸入用于控制所述比較器電路對(duì)測(cè)試點(diǎn)上信號(hào)值進(jìn)行測(cè)量的時(shí)間。第一電路包括第一數(shù)值計(jì)數(shù)振蕩器并具有耦合至所述驅(qū)動(dòng)器電路的定時(shí)輸入的輸出。第二電路包括第二數(shù)值計(jì)數(shù)振蕩器并具有耦合至所述比較器電路的定時(shí)輸入的輸出。導(dǎo)線傳送第一電路和第二電路之間的同步信號(hào)。
在另一個(gè)方面，本發(fā)明涉及一種測(cè)量時(shí)差的方法。所述方法包含生成具有第一頻率的第一時(shí)鐘，所述受控頻率響應(yīng)于至少一個(gè)值。在響應(yīng)至少一個(gè)數(shù)值，生成第二時(shí)鐘以具有與所述第一頻率相關(guān)聯(lián)的第二頻率，所述第二時(shí)鐘的頻率和相位受控的第一時(shí)鐘的相位，響應(yīng)于至少一個(gè)數(shù)值。測(cè)量間隔同步開始于第一時(shí)鐘并同步終止于第二時(shí)鐘。
根據(jù)本發(fā)明的儀器和方法可以應(yīng)用于自動(dòng)測(cè)試設(shè)備，諸如進(jìn)行TDR測(cè)量。


所述附圖未有意按比例描繪。在所述附圖中，在各個(gè)圖形中所顯示的相同的或者接近相同的組分通過同樣的標(biāo)記表示。出于清晰的考慮，在每個(gè)附圖中可能不標(biāo)注全部組分。附圖包括圖1是顯示了可在現(xiàn)有技術(shù)中建立的測(cè)試器的框圖；圖2是顯示了公知TDR測(cè)量的略圖；圖3A...3C是一系列略圖，顯示了用于測(cè)量所述信號(hào)定時(shí)的一種公知的″邊沿檢測(cè)″算法；圖4是現(xiàn)有技術(shù)時(shí)鐘生成電路的框圖；圖5是包含本發(fā)明的時(shí)間測(cè)量電路的框圖；以及圖6是根據(jù)本發(fā)明的時(shí)間測(cè)量處理的流程圖。
具體實(shí)施例方式
本發(fā)明不限制于在該申請(qǐng)中的附圖所圖例的以及下文說明書中所涉及的組分的構(gòu)造和排列的細(xì)節(jié)。本發(fā)明能夠具有其他實(shí)施方式，并且可以以多種方式被實(shí)踐或者被執(zhí)行。此外，文中所用的措辭和術(shù)語僅出于說明性目的，未意在作出限制。文中所用的“包括”、“包含”、或者“具有”、“包含了”、“涉及”以及其變化均意在包括其后所列各項(xiàng)和其等價(jià)物以及附加項(xiàng)。
圖5圖解了可以用來進(jìn)行比現(xiàn)有技術(shù)更精確的定時(shí)測(cè)量的電路。利用在測(cè)試器中慣用的電路可以很容易的完成具有毫微微秒的分辨率的時(shí)間測(cè)量。利用更高分辨率電路可以進(jìn)行更高分辨率測(cè)量。在所示實(shí)施例中，利用所述電路進(jìn)行TDR測(cè)量，諸如可以用來校準(zhǔn)測(cè)試系統(tǒng)。
所述時(shí)間測(cè)量電路包括脈沖生成電路500A和500B。脈沖生成電路500A生成脈沖，該脈沖用于控制在時(shí)間測(cè)量開始時(shí)發(fā)射脈沖的時(shí)間。來自電路500A的脈沖對(duì)引腳電子電路160內(nèi)的鎖存器164進(jìn)行時(shí)鐘控制。圖5未顯示輸入鎖存器164的數(shù)據(jù)源。但是，當(dāng)時(shí)鐘控制鎖存器164時(shí)，可以通過任意適當(dāng)?shù)难b置設(shè)定用于引起脈沖生成的邏輯值。因此，可以將來自脈沖生成電路500A的信號(hào)設(shè)定為t＝0的建立時(shí)間，如圖3A...3B所示。用于設(shè)定輸入到鎖存器164的具體方法并非關(guān)鍵所在。例如，可以通過碼型發(fā)生器140來進(jìn)行設(shè)定(圖1)。
脈沖生成電路500B生成用于控制測(cè)量窗口的脈沖，諸如圖3A...3C中的312A...312C。該脈沖時(shí)鐘控制引腳電子電路160內(nèi)的鎖存器180。鎖存器180的輸出傳輸至序列生成器550B。以下將對(duì)圖5內(nèi)的時(shí)間測(cè)量電路執(zhí)行邊沿檢測(cè)算法進(jìn)行詳細(xì)說明。序列生成器550B監(jiān)視所述鎖存器180的輸出以確定何時(shí)檢測(cè)到所述邊沿。較為有利地是，能夠?qū)碜悦}沖生成器500A和500B的信號(hào)的相對(duì)時(shí)間進(jìn)行極精確地定時(shí)，以進(jìn)行極精確的時(shí)間測(cè)量。脈沖生成電路500A接收被標(biāo)識(shí)為D_SYNC的信號(hào)。D_SYNC是用于使得脈沖生成電路500A和500B彼此同步的指令。所述信號(hào)D_SYNC例如可以源自于碼型發(fā)生器140發(fā)出的指令。類似于脈沖生成電路500A來構(gòu)建脈沖生成電路500B。共同操作電路500A和500B以限定測(cè)量間隔的起點(diǎn)和終點(diǎn)。
脈沖生成電路500A包括NCO510A。NCO510A可以本領(lǐng)域公知的NCO，諸如NCO410(圖4)。NCO510A通過基準(zhǔn)時(shí)鐘MCLK被時(shí)鐘控制，并生成可編程頻率的數(shù)字時(shí)鐘。NCO510A產(chǎn)生的時(shí)鐘傳輸至頻率定標(biāo)電路540A。頻率定標(biāo)電路540A產(chǎn)生多重時(shí)鐘，其頻率皆為NCO510A輸出的頻率的整數(shù)或者非整數(shù)倍數(shù)。所述時(shí)鐘全部生成自相同源并且因此時(shí)序關(guān)聯(lián)。頻率定標(biāo)電路540A可以是本領(lǐng)域公知的頻率定標(biāo)電路，諸如頻率定標(biāo)電路440(圖4)。NCO510A生成時(shí)鐘信號(hào)的具體頻率不是本發(fā)明的關(guān)鍵所在。
利用確定所述D_SYNC信號(hào)開始時(shí)間測(cè)量。在所示實(shí)施例中，假定所述D_SYNC信號(hào)處在與頻率定標(biāo)電路540A輸出的時(shí)鐘相同的的時(shí)鐘域(clock domain)中。“時(shí)鐘域”是指通過單一時(shí)鐘或?yàn)橄嚓P(guān)信號(hào)的時(shí)鐘組所定時(shí)的電路。在數(shù)字設(shè)計(jì)中，優(yōu)選地，對(duì)電路的輸入發(fā)生在與定時(shí)所述電路內(nèi)操作的時(shí)鐘相關(guān)的時(shí)間。電路否則，所述電路會(huì)在輸入信號(hào)施加之前執(zhí)行操作，或者會(huì)在所述輸入改變狀態(tài)之后進(jìn)行操作。這樣的不同步會(huì)導(dǎo)致不期望的結(jié)果。因此，當(dāng)在一個(gè)時(shí)域內(nèi)生成的信號(hào)經(jīng)過另一時(shí)域內(nèi)的電路時(shí)，通常是將所述信號(hào)同步至所述新時(shí)域，諸如如果它們發(fā)生在與定時(shí)所述時(shí)域電路的時(shí)鐘相關(guān)聯(lián)的時(shí)間，則通過利用與時(shí)鐘域內(nèi)的新時(shí)域同步的時(shí)鐘對(duì)該信號(hào)進(jìn)行鎖存。
至于圖5的電路，作為用于啟動(dòng)指令以開始時(shí)間測(cè)量的電路的NCO510A和510B的輸出很可能不在相同時(shí)域電路?？梢詰?yīng)用部分同步。然而，用于從指令生成D_SYNC信號(hào)的具體同步方法不是本發(fā)明的關(guān)鍵，所以未顯示所述同步的細(xì)節(jié)。
提供D_SYNC信號(hào)作為觸發(fā)器514A的輸入。通過頻率定標(biāo)電路540A產(chǎn)生的CLK_L1A對(duì)觸發(fā)器514A時(shí)鐘控制。觸發(fā)器514A利用CLK_L1A調(diào)整D_SYNC信號(hào)。
觸發(fā)器514A的輸出提供作為多路器516A的開關(guān)輸入之一。未特別示出多路器516A的控制輸入。然而，對(duì)于時(shí)間測(cè)量，優(yōu)選地，控制多路器516A將觸發(fā)器514A的輸出傳送至觸發(fā)器518A的輸入。多路器516A的第二開關(guān)輸入連接脈沖生成電路500B。該連接使得可以用脈沖生成電路500B的同步信號(hào)替代所述D_SYNC信號(hào)。對(duì)于常態(tài)時(shí)間測(cè)量不需要該交替連接，并且多路器516A可以完全省略。然而，能夠用于調(diào)試和包括多路器516A的交替連接使得電路500A和500B能夠包括相同的硬件。
通過提供至觸發(fā)器514A的時(shí)鐘的邏輯反相對(duì)觸發(fā)器518A進(jìn)行時(shí)鐘控制。脈沖生成電路包括觸發(fā)器518A使得電路500A和500B對(duì)稱。它也可以用于調(diào)試所述電路。
觸發(fā)器518A的輸出提供至觸發(fā)器520A。來自頻率定標(biāo)電路540A的CLK_L1對(duì)觸發(fā)器520A進(jìn)行時(shí)鐘控制。該時(shí)鐘的頻率匹配用于驅(qū)動(dòng)序列生成器550A的時(shí)鐘的頻率。在所示實(shí)施例中，以是MCLK的頻率的4倍的頻率對(duì)序列生成器550A進(jìn)行時(shí)鐘控制。觸發(fā)器520A確保D_SYNC信號(hào)到達(dá)序列生成器550A的時(shí)間與對(duì)序列生成器550A進(jìn)行時(shí)鐘控制的時(shí)鐘是同步的。
觸發(fā)器520A的輸出用作序列生成器550A的起始信號(hào)。序列生成器550A生成的輸出信號(hào)傳送至觸發(fā)器552A。
通過CLK_L1時(shí)鐘控制觸發(fā)器552A，因此其輸出同步于所述時(shí)鐘。提供觸發(fā)器552A的輸出至引腳電子電路160以控制輸出脈沖的生成。未顯示引腳電子電路160的數(shù)據(jù)輸入，但是優(yōu)選地，在碼型發(fā)生器發(fā)出啟動(dòng)所述時(shí)間測(cè)量的D_SYNC信號(hào)之前，諸如通過碼型發(fā)生器140設(shè)定其為邏輯HI值。
如圖所示觸發(fā)器552A連接至在引腳電子電路160內(nèi)的觸發(fā)器164的時(shí)鐘輸入。如上所述，觸發(fā)器164表示用于控制引腳電子電路160以產(chǎn)生所需信號(hào)的格式器或者其他電路。因此，響應(yīng)于被斷言的觸發(fā)器552，發(fā)射諸如脈沖210的脈沖(圖2)。因此，通過電路500A控制的時(shí)間發(fā)送該脈沖。通過CLK_L1控制該時(shí)間。
脈沖生成電路500B生成用于控制觸發(fā)器180的脈沖。通過脈沖生成電路500生成的脈沖控制測(cè)量窗口的定時(shí)，諸如圖3A...3C中的312A...312。
可以類似于脈沖生成電路500A構(gòu)建脈沖生成電路500B。它包含NCO510B，優(yōu)選地，其于與NCO510A構(gòu)造相同。脈沖生成電路500B還包括頻率定標(biāo)電路540B，其與頻率定標(biāo)電路540A類似。
優(yōu)選地，NCO510B編程以產(chǎn)生與NCO510A相同頻率的信號(hào)。然而，通過NCO510B產(chǎn)生的信號(hào)相位偏移于通過NCO510A產(chǎn)生的信號(hào)相位。通過利用存儲(chǔ)在他們的累加器諸如寄存器422中的不同的初值，同時(shí)啟動(dòng)NCO510A和NCO510B，能夠產(chǎn)生具有相對(duì)相位差的兩個(gè)信號(hào)。
脈沖生成電路500B包括觸發(fā)器514B，用于接收信號(hào)D_SYNC_2。在所示實(shí)施例中，通過D_SYNC使脈沖生成電路500A和500B兩者同步。在脈沖生成器電路500A和500B之間為對(duì)稱提供D_SYNC_2輸入并作為調(diào)試輔助。
多路器516B在結(jié)構(gòu)上類似于多路器516A。多路器516B接收觸發(fā)器514A和514B的輸出作為開關(guān)輸入。對(duì)于定時(shí)測(cè)量，配置多路器516B將觸發(fā)器514A的輸出切換成為觸發(fā)器518B的輸入。將觸發(fā)器514A的輸出切換為觸發(fā)器518A和518B兩者的輸入，確保脈沖生成電路500A和500B兩者收到來自相同源的同步信號(hào)。
觸發(fā)器518B的輸出代表了與通過NCO510B和頻率定標(biāo)電路540B生成的時(shí)鐘CLK_L2A相同步的起始脈沖。優(yōu)選地，CLK_L1A和CLK_LA具有相同頻率。
觸發(fā)器518B的輸出耦合至觸發(fā)器520B的數(shù)據(jù)輸入。通過NCO510B和頻率定標(biāo)電路540B產(chǎn)生的時(shí)鐘CLK_L2對(duì)觸發(fā)器520B時(shí)鐘控制。在所示實(shí)施例中，該時(shí)鐘具有四倍于CLK_L2A的頻率的頻率。其與用于時(shí)鐘控制序列生成器550B的頻率相匹配。
序列生成器550B可以利用本領(lǐng)域公知的時(shí)序邏輯電路實(shí)現(xiàn)。其監(jiān)視NCO510B諸如累加寄存器422內(nèi)的數(shù)字值(圖4)。序列生成器550B監(jiān)視該值直到其檢測(cè)到指示時(shí)間的值已從脈沖發(fā)射被傳送至預(yù)期測(cè)量窗口諸如圖3中的312A...312C。如果在該時(shí)間內(nèi)，該值在該累加寄存器422中溢值，則序列生成器550B計(jì)算溢值數(shù)。在這種方法中，在累加寄存器422中的位數(shù)不對(duì)時(shí)間測(cè)量周期做出限制。
用于序列生成器550B尋軌的時(shí)間量是可編程的。在編程間隔的終點(diǎn)，序列生成器550B輸出脈沖至觸發(fā)器552B。通過NCO510B和頻率定標(biāo)電路540B生成的時(shí)鐘對(duì)觸發(fā)器552B進(jìn)行時(shí)鐘控制。因此，觸發(fā)器552B的輸出脈沖將與該時(shí)鐘同步，其包括初始設(shè)定NCO510B所引進(jìn)的任意相位偏移。
提供觸發(fā)器552B的輸出至引腳電子電路160引腳電子電路160內(nèi)的觸發(fā)器180。其控制比較運(yùn)算的定時(shí)。在圖3A...3C中所示的測(cè)量范圍內(nèi)，序列生成器550B設(shè)置所述測(cè)量窗口的時(shí)間。
在所述實(shí)施例中，提供所述觸發(fā)器180的輸出至序列生成器550B。序列生成器500B確定引腳電子電路的輸出是否指示，表示被測(cè)時(shí)間間隔的終點(diǎn)邊沿的值。序列生成器550A和550B控制測(cè)試器100以執(zhí)行關(guān)于圖6的所述功能。
圖6說明了諸如圖5所示的電路可用于形成TDR測(cè)量的過程。在步驟610，對(duì)于所述測(cè)量初始化序列生成器550A和550B。
在步驟612，編程N(yùn)CO’s 510A和510B以產(chǎn)生具有相同頻率但不同相位的時(shí)鐘?？梢酝ㄟ^在NCO510B的累加器422中存儲(chǔ)初始值引入該相位偏移。
在步驟614，通過線1701發(fā)送脈沖。在圖5的所述實(shí)施例中，序列生成器550A響應(yīng)于作為起動(dòng)測(cè)量指令的D_SYNC信號(hào)生成該脈沖。所述起動(dòng)測(cè)量指令還觸發(fā)序列生成器550B以起動(dòng)監(jiān)視NCO510B的累加寄存器中的值。
在步驟616，所述處理等待直到到達(dá)程控測(cè)量窗口。如關(guān)于圖3A...3C的以上所述，可以通過改變測(cè)量窗口的時(shí)間直至檢測(cè)到邊沿之前和之后的緊臨時(shí)間，來實(shí)現(xiàn)″邊沿檢驗(yàn)″算法。以多個(gè)測(cè)量窗口程控時(shí)間重復(fù)所述測(cè)量操作直至檢測(cè)到所述邊沿。如圖5所述，通過序列生成器550B監(jiān)視NCO510B內(nèi)的值確定所述測(cè)量窗口的時(shí)間。在比較時(shí)間，序列生成器550B發(fā)出脈沖，其在觸發(fā)器552B內(nèi)被調(diào)整，并被傳送至引腳電子電路160。該脈沖觸發(fā)所述比較運(yùn)算，如步驟618所示。
在步驟620，通過序列生成器550處理所述比較器的輸出以確定其是否表示了邊沿。測(cè)量窗口之前緊臨的值低于該閾值時(shí)，可以通過定位測(cè)量窗口檢測(cè)到邊沿，對(duì)于所述測(cè)量窗口，比較器166顯示出在線1701上的值超過了存儲(chǔ)在寄存器168內(nèi)的閾值。如果在步驟620沒有檢測(cè)到所述邊沿，所述處理進(jìn)行至步驟622。
在步驟622，增量所述測(cè)量窗口的時(shí)間。可以以多種方式增量所述測(cè)量窗口的時(shí)間?；诘竭_(dá)更高值的NCO510內(nèi)的累加寄存器622，可以編程序列生成器550B以顯示所述測(cè)量間隔的終點(diǎn)?？蛇x地，在對(duì)觸發(fā)器552B發(fā)出脈沖之前，可以編程序列生成器550B以計(jì)算NCO510B內(nèi)的累加寄存器422的更多溢值?？蛇x地，可以增加NCO510A和510B之間的初始相位差。
這些調(diào)整形式均可以用于提供所述測(cè)量間隔內(nèi)的較大變化或者較小變化。對(duì)NCO510B內(nèi)的累加寄存器的溢值數(shù)的調(diào)整可以認(rèn)為是對(duì)所述測(cè)量窗口的粗調(diào)。NCO510A和510B之間的相對(duì)相位差的增加可以認(rèn)為是對(duì)所述測(cè)量窗口時(shí)間的微調(diào)。
如圖4所示，NCO可以具有具備多位分辨率的相位累加器，能夠?qū)λ鰷y(cè)量窗口進(jìn)行極精確控制。例如，利用具有48位分辨率和100MHz級(jí)的時(shí)鐘的NCO，可以達(dá)到亞微微秒測(cè)量精度。具有半導(dǎo)體測(cè)試器中常見分辨率的電路可以很容易地產(chǎn)生幾百毫微微秒的測(cè)量精度，并且這種電路可以容易地包含足夠用于以阿秒范圍內(nèi)的精度進(jìn)行測(cè)量時(shí)間的分辨率。
圖6所示的處理過程反復(fù)地重復(fù)包括步驟614、616、618、620和622在內(nèi)的回路。重復(fù)該回路直至檢測(cè)到邊沿的測(cè)量窗口。在該情況下，處理進(jìn)行至步驟624。在步驟624，進(jìn)行用于反映時(shí)差的計(jì)算，所述時(shí)差是指當(dāng)在線1701上發(fā)送脈沖的時(shí)間和所述邊沿探測(cè)到該脈沖反射的時(shí)間之差。所述計(jì)算的時(shí)差反映了通過累加寄存器422的全部周期的數(shù)目，通過累加寄存器422的周期片段，以及在NCO510A和510B之間初始化編程的相位偏移。因?yàn)镹CO510B對(duì)于每個(gè)MCLK周期增加了已知量，所述計(jì)算值可以被轉(zhuǎn)換為實(shí)際時(shí)間。該時(shí)間測(cè)量可以具有甚高分辯率。如果相位增量寄存器426內(nèi)的所述值以分?jǐn)?shù)表示，則該測(cè)量的分辨率等于相位增量寄存器426內(nèi)的最低有效位的值乘以MCLK的周期。
至此已說明了本發(fā)明得至少一個(gè)實(shí)施例得若干方面，應(yīng)該理解，對(duì)于本領(lǐng)域的技術(shù)人員可以很容易的做出各種變化、修改和改進(jìn)。
例如，顯示是兩個(gè)序列生成器550A和550B。如上所述的控制功能可以以任意適當(dāng)?shù)姆绞椒峙渲劣布蛘哕浖?。所述?shí)施例提供可使得脈沖生成電路500A和500B具有類似設(shè)計(jì)的優(yōu)點(diǎn)。但是，單個(gè)序列生成器可以控制整個(gè)測(cè)量過程。可選地，可以通過碼型發(fā)生器或者其他控制電路實(shí)現(xiàn)部分控制功能。
作為另一示例是這樣的，通過偏移脈沖生成電路500B所生成的時(shí)鐘的相位，控制由脈沖生成電路500A和500B所生成的時(shí)鐘的相對(duì)相位。通過改變?nèi)我浑娐返南辔豢梢砸胂鄬?duì)相位差。
如據(jù)另一示例則是，顯示了足夠識(shí)別出邊沿的邏輯HI的單次測(cè)量邊沿。可以采用更多數(shù)據(jù)以降低測(cè)量過程上的噪聲影響。實(shí)現(xiàn)該結(jié)果的一個(gè)方法是，僅在緊隨LO至HI轉(zhuǎn)變后接收HI值序列時(shí)，指示邊沿。
可選地，對(duì)于每個(gè)測(cè)量窗口該測(cè)量可以重復(fù)多次。每個(gè)測(cè)量窗口具有與其相聯(lián)系的多個(gè)值，允許用求均值的形式以降低所述噪聲效應(yīng)。在所述信號(hào)值等于所述閾值的測(cè)量窗口內(nèi)，少量噪聲可以使所述比較器輸出高于或者低于該閾值。在相同測(cè)量窗口重復(fù)該測(cè)量將導(dǎo)致該測(cè)量有時(shí)為LO有時(shí)為HI。當(dāng)信號(hào)值等于該閾值并且存在均勻分布的隨機(jī)噪聲時(shí)，該值將在50％的時(shí)間為HI并且50％的時(shí)間為LO。通過尋找其中信號(hào)是50％HI并且50％LO的測(cè)量窗口，可以在存在噪聲的情況下精確的檢測(cè)到邊沿。
此外，應(yīng)該理解，所述步驟次序不是關(guān)鍵的。例如，步驟624計(jì)算時(shí)差可以是步驟622增量測(cè)量窗口的一部分?？蛇x地，步驟620不必屬于所述反復(fù)進(jìn)行的回路?？梢允紫仍谏先靠赡艿臏y(cè)量窗口采集數(shù)據(jù)，隨后對(duì)該數(shù)據(jù)進(jìn)行處理以找到包含邊沿的窗口。
各種變更、修改和改進(jìn)應(yīng)認(rèn)為屬于本發(fā)明的一部分，并應(yīng)認(rèn)為包含在本發(fā)明的精神和范圍內(nèi)。因此，上述說明和附圖僅是示例性的。
權(quán)利要求
1.一種時(shí)間測(cè)量儀器，包含a)第一時(shí)鐘生成電路，用于輸出第一時(shí)鐘信號(hào)，該第一時(shí)鐘生成電路包含第一數(shù)值計(jì)數(shù)振蕩器；b)第二時(shí)鐘生成電路，用于輸出第二時(shí)鐘信號(hào)，該第二時(shí)鐘生成電路包含第二數(shù)值計(jì)數(shù)振蕩器；c)時(shí)鐘輸入，其耦合至所述第一數(shù)值計(jì)數(shù)振蕩器和所述第二數(shù)值計(jì)數(shù)振蕩器，所述時(shí)鐘輸入用于控制所述第一數(shù)值計(jì)數(shù)振蕩器和所述第二數(shù)值計(jì)數(shù)振蕩器增量的比率；d)至少一個(gè)序列生成器，用于控制所述時(shí)間測(cè)量儀器的操作，所述至少一個(gè)序列生成器生成與所述第一時(shí)鐘信號(hào)同步的第一控制信號(hào)和與所述第二時(shí)鐘信號(hào)同步的第二控制信號(hào)。
2.根據(jù)權(quán)利要求1所述時(shí)間測(cè)量儀器，其中，所述第一時(shí)鐘生成電路和所述第二時(shí)鐘生成電路分別地包含第一直接數(shù)字合成電路和第二直接數(shù)字合成電路。
3.根據(jù)權(quán)利要求1所述儀器，其中，所述第一時(shí)鐘生成電路還包含具有地址輸入和輸出的查找表，并且所述第一數(shù)值計(jì)數(shù)振蕩器的輸出被施加至所述查找表的地址輸入。
4.根據(jù)權(quán)利要求3所述時(shí)間測(cè)量儀器，其中，所述第一時(shí)鐘生成電路還包含具有數(shù)字輸入和模擬輸出的數(shù)模轉(zhuǎn)換器，并且所述數(shù)字輸入耦合至所述查找表的輸出。
5.根據(jù)權(quán)利要求4所述時(shí)間測(cè)量儀器，其中，所述第二時(shí)鐘生成電路還包含具有地址輸入和輸出的第二查找表，并且所述第二數(shù)值計(jì)數(shù)振蕩器的輸出施加至所述第二查找表的地址輸入。
6.根據(jù)權(quán)利要求5所述時(shí)間測(cè)量儀器，其中，所述第二時(shí)鐘生成電路還包含具有數(shù)字輸入和模擬輸出的第二數(shù)模轉(zhuǎn)換器，并且所述數(shù)字輸入耦合至所述第二查找表的輸出。
7.根據(jù)權(quán)利要求1所述時(shí)間測(cè)量儀器，還包含具有定時(shí)輸入的驅(qū)動(dòng)器電路和具有定時(shí)輸入的測(cè)量電路，其中，所述驅(qū)動(dòng)器電路的定時(shí)輸入耦合至所述第一控制信號(hào)并且所述測(cè)量電路的定時(shí)輸入耦合至所述第二控制信號(hào)。
8.根據(jù)權(quán)利要求7所述時(shí)間測(cè)量儀器，其中，所述測(cè)量電路包含比較器。
9.根據(jù)權(quán)利要求8所述時(shí)間測(cè)量儀器，其中，所述驅(qū)動(dòng)器電路和所述比較器電路在用于半導(dǎo)體器件的自動(dòng)測(cè)試設(shè)備的通道中包含引腳電子電路。
10.根據(jù)權(quán)利要求7所述時(shí)間測(cè)量儀器，還包含第一觸發(fā)器和第二觸發(fā)器，所述第一觸發(fā)器具有時(shí)鐘輸入和耦合至所述驅(qū)動(dòng)器的輸出，所述第二觸發(fā)器具有時(shí)鐘輸入和耦合至所述比較器的數(shù)據(jù)輸入，所述第一觸發(fā)器的時(shí)鐘輸入耦合至所述第一控制信號(hào)，所述第二觸發(fā)器的時(shí)鐘輸入耦合至所述第二控制信號(hào)。
11.一種測(cè)試設(shè)備，其具有適合于連接至至少一條線的測(cè)試點(diǎn)，所述測(cè)試設(shè)備包含a)驅(qū)動(dòng)器電路，其具有輸出和定時(shí)輸入，所述輸出耦合至所述測(cè)試點(diǎn)，所述定時(shí)輸入用于對(duì)所述驅(qū)動(dòng)器驅(qū)動(dòng)所述測(cè)試點(diǎn)上的信號(hào)的時(shí)間進(jìn)行控制；b)比較器電路，其具有定時(shí)輸入和耦合至所述測(cè)試點(diǎn)的輸入，所述定時(shí)輸入用于對(duì)所述比較器電路測(cè)量所述測(cè)試點(diǎn)上的信號(hào)值的時(shí)間進(jìn)行控制；c)第一電路，其包括第一數(shù)值計(jì)數(shù)振蕩器，且其輸出耦合至所述驅(qū)動(dòng)器電路的定時(shí)輸入；d)第二電路，其包括第二數(shù)值計(jì)數(shù)振蕩器，且其輸出耦合至所述比較器電路的定時(shí)輸入；以及e)導(dǎo)線，用于在所述第一電路和所述第二電路之間傳送同步信號(hào)。
12.根據(jù)權(quán)利要求11所述測(cè)試設(shè)備，其中，所述第一電路包含第一直接數(shù)字合成電路。
13.根據(jù)權(quán)利要求12所述測(cè)試設(shè)備，其中所述第二電路包含第二直接數(shù)字合成電路。
14.根據(jù)權(quán)利要求11所述測(cè)試設(shè)備，還包含主時(shí)鐘，用于控制所述第一電路和所述第二電路以同步操作。
15.根據(jù)權(quán)利要求11所述測(cè)試設(shè)備，其中，所述測(cè)試設(shè)備包含具有多條通道的用于測(cè)試半導(dǎo)體器件的自動(dòng)測(cè)試設(shè)備，其中每條通道具備引腳電子電路，所述驅(qū)動(dòng)器電路和所述比較器電路包括所述自動(dòng)測(cè)試設(shè)備的一個(gè)通道內(nèi)的一部分引腳電子電路。
16.根據(jù)權(quán)利要求15所述自動(dòng)測(cè)試設(shè)備，其包含主時(shí)鐘，其中，所述第一數(shù)值計(jì)數(shù)振蕩器和所述第二數(shù)值計(jì)數(shù)振蕩器通過所述主時(shí)鐘進(jìn)行時(shí)鐘控制。
17.一種測(cè)量時(shí)差的方法，包含a)生成具有第一頻率的第一時(shí)鐘，響應(yīng)至少一個(gè)值控制所述頻率；b)響應(yīng)于至少一個(gè)數(shù)值生成具有第二頻率的第二時(shí)鐘，所述第二頻率與第一頻率相關(guān)，所述第二時(shí)鐘的頻率和相位相對(duì)于第一時(shí)鐘的相位被控；c)與所述第一時(shí)鐘同步開始測(cè)量間隔；以及d)與所述第二時(shí)鐘同步終止所述測(cè)量間隔。
18.根據(jù)權(quán)利要求17所述測(cè)量時(shí)差的方法，其中，所述第一時(shí)鐘和所述第二時(shí)鐘具有相同的頻率和不同的相位。
19.根據(jù)權(quán)利要求18所述測(cè)量時(shí)差的方法，其中，利用包括了第一數(shù)值計(jì)數(shù)振蕩器的第一直接數(shù)字合成電路生成所述第一時(shí)鐘，其中所述第一數(shù)值計(jì)數(shù)振蕩器具有第一相位增量寄存器，以及利用包括了第二數(shù)值計(jì)數(shù)振蕩器的第二直接數(shù)字合成電路生成所述第二時(shí)鐘，其中所述第二數(shù)值計(jì)數(shù)振蕩器具有第二相位增量寄存器，其中，生成所述第一時(shí)鐘和第二時(shí)鐘包含對(duì)所述第一和第二相位增量寄存器載入相同值。
20.根據(jù)權(quán)利要求18所述測(cè)量時(shí)差的方法，其中，所述第一直接數(shù)字合成電路包括具有第一相位累加寄存器的第一數(shù)字計(jì)數(shù)振蕩器，以及利用包括了第二數(shù)值計(jì)數(shù)振蕩器的第二直接數(shù)字合成電路生成所述第二時(shí)鐘，其中所述第二數(shù)值計(jì)數(shù)振蕩器具有第二相位累加寄存器，其中，生成第一時(shí)鐘和第二時(shí)鐘包含對(duì)第一相位累加寄存器和第二相位累加寄存器進(jìn)行初始化以使具有不同值。
21.根據(jù)權(quán)利要求19所述測(cè)量時(shí)差的方法，其中所述第一數(shù)值計(jì)數(shù)振蕩器具有第一相位累加寄存器，所述第二數(shù)值計(jì)數(shù)振蕩器具有第二相位累加寄存器，其中生成第一時(shí)鐘和第二時(shí)鐘包含對(duì)所述第一相位累加寄存器和第二相位累加寄存器進(jìn)行初始化以使具有不同值。
22.根據(jù)權(quán)利要求17所述方法，還包含將信號(hào)和定義所述測(cè)量間隔終點(diǎn)上的事件的值進(jìn)行比較。
23.根據(jù)權(quán)利要求22所述方法還包含將生成第一時(shí)鐘、生成第二時(shí)鐘、開始測(cè)量間隔、終止所述測(cè)量間隔和比較所述信號(hào)的步驟進(jìn)行多次重復(fù)；以及其中，對(duì)于所述多次重復(fù)的每一次，控制相對(duì)于第一時(shí)鐘的所述第二時(shí)鐘的相位以提供不同的相對(duì)相位。
24.根據(jù)權(quán)利要求22所述方法還包含通過反復(fù)地開始測(cè)量間隔采集數(shù)據(jù)組；終止所述測(cè)量間隔以及比較所述信號(hào)值，并且對(duì)于每次比較生成所述數(shù)據(jù)組中的值；其中，i)對(duì)于多次重復(fù)中的每一次，控制相對(duì)于第一時(shí)鐘的第二時(shí)鐘的相位，提供相同的相對(duì)相位；ii)比較信號(hào)的包含將所述信號(hào)與二進(jìn)制閾值比較，以及定義事件使得所述數(shù)據(jù)組具有第一數(shù)值的指定百分比數(shù)值。
25.根據(jù)權(quán)利要求17所述方法還包含a)在所述測(cè)量間隔開始時(shí)發(fā)送信號(hào)；以及b)在所述測(cè)量間隔終點(diǎn)處測(cè)量信號(hào)。
26.根據(jù)權(quán)利要求25所述方法，其中所述時(shí)間測(cè)量用于TDR測(cè)量。
全文摘要
一種時(shí)間測(cè)量系統(tǒng)，其使用通過直接數(shù)字合成生成的兩個(gè)信號(hào)。所述生成信號(hào)具有相同的頻率但是不同的相位。使用一個(gè)信號(hào)識(shí)別所述測(cè)量間隔的開始，使用另一個(gè)信號(hào)識(shí)別測(cè)量窗口，在所述測(cè)量窗口內(nèi)，可以檢測(cè)到用于指示所述測(cè)量間隔的終點(diǎn)的信號(hào)。所述時(shí)間測(cè)量系統(tǒng)被用作時(shí)域反射(TDR)系統(tǒng)的一部分。在線上將入射脈沖與所述第一信號(hào)同步并傳送。在所述測(cè)量窗口內(nèi)，將所述線上的信號(hào)和閾值進(jìn)行比較以確定所述脈沖是否已經(jīng)被反射并傳送回所述源。通過利用不同的測(cè)量窗口反復(fù)地重復(fù)所述測(cè)量，可以確定所述反射脈沖的到達(dá)時(shí)間。該時(shí)域反射方法結(jié)合包含在用于測(cè)試半導(dǎo)體器件的自動(dòng)測(cè)試設(shè)備中并用于校準(zhǔn)所述測(cè)試設(shè)備。
文檔編號(hào)G01R31/317GK101019035SQ200580029187
公開日2007年8月15日 申請(qǐng)日期2005年6月30日 優(yōu)先權(quán)日2004年6月30日
發(fā)明者羅伯特·布魯斯·加格, 雅各布·阿爾溫·薩爾米 申請(qǐng)人:泰拉丁公司