專利名稱：電路互聯(lián)測(cè)試裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電路測(cè)試，尤其涉及與集成電路中的互聯(lián)測(cè)試相關(guān)的電路測(cè)試裝置和方法。
背景技術(shù)：
諸如集成電路之類電子電路的復(fù)雜度和密度快速增加，要求此類電子電路的實(shí)現(xiàn)在用戶可承擔(dān)的價(jià)格內(nèi)增加可靠性。鑒于此，為了各種目的進(jìn)行電子電路的測(cè)試和分析就顯得更加重要，同時(shí)由于電子電路的本質(zhì)和定位，它也變得越來越復(fù)雜。例如，許多集成電路組件隨著尺寸的越來越小使得直接(例如物理地)訪問這些組件變得更加困難。另外，這些組件間的距離也變的越來越小，進(jìn)一步使得訪問這些組件變得困難。
用于測(cè)試和分析電路的一種方法是邊界掃描測(cè)試，其中訪問集成電路的邊界單元以測(cè)試集成電路的其它部分。通過軟件控制，邊界掃描分析方便了對(duì)聯(lián)合測(cè)試接入群(JTAG)兼容器件的邊界引腳的控制和觀察。邊界掃描分析典型地按照IEEE1149.1標(biāo)準(zhǔn)，即周知的IEEE標(biāo)準(zhǔn)測(cè)試訪問端口按邊界掃描架構(gòu)，來實(shí)施。為了邊界掃描分析所安排的電路典型地采用內(nèi)建結(jié)構(gòu)，即電路的引腳位于電路的‘邊界’處并能被訪問，以將測(cè)試信號(hào)傳入電路和將測(cè)試信號(hào)從電路傳出。通過引腳提供的輸入根據(jù)輸入的類型被連接到電路的不同部分。電路的輸出通過引腳被傳送到外部測(cè)試電路系統(tǒng)。
邊界掃描單元典型地被作為為了輸入和/或輸出目的來訪問的多用途元件來實(shí)施。當(dāng)測(cè)試電路將輸入提供給特定邊界掃描單元的引腳，這些單元通過將輸入(或者相關(guān)的信號(hào))傳遞給電路的其他部分(例如基本強(qiáng)制測(cè)試數(shù)據(jù))來作出響應(yīng)。從電路輸出的響應(yīng)(或相關(guān)信號(hào))從同一個(gè)或其它的邊界掃描單元傳送到測(cè)試電路。使用邊界掃描單元，這些輸入和輸出被串行地移入和移出電路，而不需要直接的或間接的訪問電路中難以訪問的電路元件。另外，相對(duì)簡單的測(cè)試輸入(例如矢量)可以通過邊界掃描單元來執(zhí)行測(cè)試，這就減低了測(cè)試對(duì)初始順序邏輯的要求(這種要求在不采用邊界掃描單元的情況下是需要的)。
許多集成電路對(duì)與電路元件之間的互聯(lián)相關(guān)的缺陷十分敏感。這些互聯(lián)經(jīng)常表現(xiàn)出開路(斷路)或短路(互連之間短路)的缺陷。對(duì)于很多高速互聯(lián)，由于這些或者其他的缺陷，使得信號(hào)波形不能簡單的被看作“0”或者“1”。用于傳遞信號(hào)波形的互連的質(zhì)量影響了信號(hào)波形。比如與其他信號(hào)的串?dāng)_、阻抗匹配和傳送延時(shí)之類的特性都影響著互聯(lián)的質(zhì)量。在質(zhì)量較差的互聯(lián)的情況下，信號(hào)波形就會(huì)劣化。邊界掃描分析對(duì)于檢測(cè)電路中代表較差互連質(zhì)量的斷路和短路的缺陷十分有用。但是，邊界掃描分析僅僅局限于應(yīng)用在開路和短路的檢測(cè)中，而無法應(yīng)用于對(duì)與開路，短路和其他缺陷相關(guān)的其他條件和特性的檢測(cè)。
這些和其他限制對(duì)于實(shí)現(xiàn)具有多種通信方式的集成電路來說是一種挑戰(zhàn)。

發(fā)明內(nèi)容
本發(fā)明的各個(gè)方面涉及各種電路，例如那些邊界掃描單元型結(jié)構(gòu)或者其他結(jié)構(gòu)。本發(fā)明用多個(gè)實(shí)施方式和應(yīng)用來說明，這些實(shí)施方式和應(yīng)用的一部分歸納如下。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，通過運(yùn)用邊界掃描方法，將集成電路特性作為一個(gè)觸發(fā)器復(fù)位條件的函數(shù)來檢測(cè)。用特定電路表示的邏輯電平的期望值和真實(shí)值被用來控制觸發(fā)器復(fù)位。復(fù)位條件不是被監(jiān)控就是被用來檢測(cè)期望值和真實(shí)值之間的關(guān)系(即，檢測(cè)真實(shí)值和期望值是否匹配)。
在本發(fā)明的一個(gè)更加特定的示例性實(shí)施例中，邊界掃描單元包括用于實(shí)現(xiàn)以上所述的檢測(cè)方法的電路。
在本發(fā)明的另一個(gè)示例性實(shí)施例中，利用邊界掃描單元及其方法被用來檢測(cè)集成電路(IC)的邏輯電平交叉(logic level crossing)。這樣的邊界掃描單元包括觸發(fā)器，此觸發(fā)器具有被連接到邏輯電路的輸出上的異步復(fù)位裝置。邏輯電路被配置成當(dāng)期望邏輯值與真實(shí)邏輯值不匹配時(shí)，為觸發(fā)器提供復(fù)位信號(hào)。將觸發(fā)器預(yù)加載為值“1”，一旦復(fù)位就變換到“0”，從而通過觸發(fā)器復(fù)位狀態(tài)的變化來檢測(cè)邏輯電平交叉。
在本發(fā)明的另一個(gè)示例性實(shí)施例中，如上述的邊界掃描單元及其方法采用了兩個(gè)觸發(fā)器，每個(gè)觸發(fā)器都有一個(gè)異步復(fù)位裝置。將每個(gè)觸發(fā)器分別連接到邏輯電路上，此邏輯電路把復(fù)位信號(hào)作為期望邏輯值和顯示邏輯值的函數(shù)提供給各個(gè)觸發(fā)器，使得對(duì)于每一個(gè)期望邏輯值，一個(gè)觸發(fā)器被復(fù)位而另一個(gè)觸發(fā)器不被復(fù)位。當(dāng)邏輯電壓交叉發(fā)生時(shí)，邏輯電路就會(huì)給兩個(gè)觸發(fā)器分別提供復(fù)位信號(hào)，其中被復(fù)位兩個(gè)觸發(fā)器的條件表示邏輯電平交叉。然后通過比較這兩個(gè)觸發(fā)器的值來檢測(cè)電路的邏輯電平交叉。在一些應(yīng)用中，通過實(shí)現(xiàn)一個(gè)比較電路來比較觸發(fā)器的值以及提供一個(gè)指示邏輯電平交叉的信號(hào)。
本發(fā)明的上述概要不是為了描述本發(fā)明的每一個(gè)實(shí)施例或每一種實(shí)現(xiàn)方式。本發(fā)明的上述概要也不是為了描述所圖解說明的實(shí)施例和實(shí)現(xiàn)方式。下面的附圖和詳細(xì)說明特別地用于解釋和說明這些實(shí)施例。


通過下面參照附圖對(duì)本發(fā)明各種實(shí)施例的詳細(xì)說明可以更加全面的了解本發(fā)明，在附圖中圖1示出了根據(jù)本發(fā)明的示例性實(shí)施例的邊界掃描裝置和方法；圖2示出了根據(jù)本發(fā)明的另一示例性實(shí)施例的包含有兩個(gè)分別裝有邊界掃描實(shí)現(xiàn)的集成電路的電路板上的邊界掃描裝置和方法；圖3示出了根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的實(shí)現(xiàn)用來檢測(cè)電平交叉的邊界掃描單元；圖4示出了根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的采用兩個(gè)可復(fù)位觸發(fā)器來檢測(cè)電平交叉的邊界掃描單元；以及圖5是根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的通過采用從兩個(gè)觸發(fā)器的輸出得到的XOR(異或)功能來檢測(cè)電平交叉的邊界掃描單元。
具體實(shí)施例方式
雖然本發(fā)明可以進(jìn)行多種修改并能以不同的方式來實(shí)現(xiàn)，但是其具體形式已通過示例的方式在圖中示出，并且將會(huì)給出詳細(xì)說明。但是，應(yīng)該清楚，這樣做的目的不是為了將本發(fā)明限定在某種特定的實(shí)施例，而是想覆蓋落入所附的權(quán)利要求限定的范圍內(nèi)的各種修改，等同物和替換物。
本發(fā)明可以被應(yīng)用到與電子通信，特別是多通道間通信相關(guān)的各種電路及方法中。雖然本發(fā)明不是僅限制于這些應(yīng)用，但通過對(duì)處在這樣一種環(huán)境下的實(shí)例(應(yīng)用)進(jìn)行討論就可以全面地體會(huì)到本發(fā)明的各個(gè)方面。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，邊界掃描單元方法方便了對(duì)集成電路中邏輯電平交叉的檢測(cè)。邊界掃描單元方法包括采用邊界掃描單元來功能地實(shí)現(xiàn)對(duì)邏輯電平交叉的檢測(cè)，一般產(chǎn)生了對(duì)與特定的電路條件相關(guān)的特定邏輯電平的斷言(assertion)。
邏輯電平交叉是以一種或者多種形式產(chǎn)生的，對(duì)所連接的電路產(chǎn)生影響。例如，在很多實(shí)現(xiàn)中，邏輯電平交叉導(dǎo)致在節(jié)點(diǎn)或者電路元件上對(duì)特定邏輯電平(即，“0”或“1”)進(jìn)行斷言。短路或斷路可以引起這樣的斷言。這樣的交叉典型地導(dǎo)致特定邏輯電平從“1”轉(zhuǎn)換到“0”或從“0”轉(zhuǎn)換到“1”。在一些應(yīng)用中，如果已經(jīng)處在邏輯電平“1”的電路元件被斷言為“1”，邏輯電平交叉并不一定使特定邏輯電平發(fā)生轉(zhuǎn)換。
在一些應(yīng)用中，邏輯電平交叉通常影響用來斷言特定邏輯電平的電壓電平，而并不必然導(dǎo)致特定電路元件中的邏輯電平的改變。例如，在邏輯電平“1”被斷言為在一個(gè)電路元件中的一個(gè)特定電壓電平時(shí)，電平交叉一般會(huì)引起電壓電平的改變而不需要將邏輯電平由“1”轉(zhuǎn)變到“0”。更顯著的是，邏輯電平交叉對(duì)電路元件中電壓電平有寄生影響，這種影響有可能會(huì)有也可能不會(huì)引起電壓電平的顯著變化而導(dǎo)致邏輯電平在“1”和“0”之間擺動(dòng)。鑒于此，通過采用這種方法(或者下面描述的其他方法)檢測(cè)的邏輯電平交叉效應(yīng)并不必然導(dǎo)致邏輯電平的擺動(dòng)。
在本發(fā)明的另一示例性實(shí)施例中，通過將邏輯加入到傳統(tǒng)的邊界掃描單元中去，而不用其他的(即，常規(guī)的)邊界掃描方法來實(shí)現(xiàn)便于檢測(cè)邏輯電平交叉的邊界掃描單元特性。在這個(gè)實(shí)施例中，邏輯電平交叉作為邊界掃描單元可用的信號(hào)的期望電平和實(shí)際電平的函數(shù)來進(jìn)行檢測(cè)。在一些應(yīng)用中，通過比較邏輯電平的期望值和真實(shí)值來檢測(cè)交叉，例如通過電氣地(邏輯地或者其他)比較兩個(gè)信號(hào)一樣。
上述的一種或多種互聯(lián)檢測(cè)方法可以通過結(jié)合圖1和圖2所示的裝置和方法來實(shí)現(xiàn)。
圖1示出了根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例在芯片100上實(shí)現(xiàn)的邊界掃描裝置和方法。在芯片100上實(shí)現(xiàn)多個(gè)邊界掃描單元120-130，用于使用JTAG型分析法來測(cè)試核心邏輯電路110。邊界掃描單元連接到端口150-170和各種電路140-147，用于實(shí)現(xiàn)輸入和輸出，并且連接到其它的邊界掃描單元。測(cè)試接入端口(TAP)控制器115控制邊界掃描單元的操作，部分116，117和118是為了訪問TAP控制器而實(shí)現(xiàn)的。測(cè)試數(shù)據(jù)輸入(TDI)端口102的測(cè)試數(shù)據(jù)輸出(TDO)端口102和104分別用于測(cè)試數(shù)據(jù)的輸入和輸出，如同在此已討論過的指示邏輯電平交叉。
電平交叉檢測(cè)電路160同邊界掃描單元124一起來檢測(cè)電路中的邏輯電平交叉。在不同的實(shí)施方式中，該電平交叉檢測(cè)電路同邊界掃描單元中的不同或者其他邊界掃描單元一起來檢測(cè)核心邏輯110或檢測(cè)通過端口150-155連接的其它電路接收到的信號(hào)。
圖2示出了根據(jù)本發(fā)明的另一示例性實(shí)施例的邊界掃描裝置和方法，涉及連接到公共電路板205上的芯片210和230上的兩個(gè)邊界掃描實(shí)現(xiàn)的集成電路。芯片210和230的每一個(gè)以及每個(gè)芯片上的相應(yīng)電路以與參照附圖1所描述的方式相類似的方式來實(shí)現(xiàn)。在此，芯片230有一個(gè)用邊界掃描單元124實(shí)現(xiàn)的電平交叉檢測(cè)電路160，而芯片210不是以這樣的電平交叉檢測(cè)器來實(shí)現(xiàn)的。
在一些電路中，芯片210包括具有一個(gè)或多個(gè)邊界掃描單元的電平交叉檢測(cè)器。為了簡明的目的，沒有標(biāo)出或者沒有進(jìn)一步描述芯片210和230中各個(gè)特定電路組件。
在圖2所示的實(shí)施方式中，邊界掃描單元124中的電平交叉檢測(cè)器160可以用來檢測(cè)芯片230或210上的電平交叉。例如，通過邊界掃描單元123從芯片230上的核心邏輯輸出的電平交叉可以通過電路142和143被饋送到邊界掃描單元124中的電平交叉檢測(cè)器160。類似地，通過邊界掃描單元226從芯片210上的核心邏輯輸出的電平交叉可以通過電路245，端口253和152以及電路143饋入到邊界掃描單元124中的電平交叉檢測(cè)器160。
圖3示出了根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例為了檢測(cè)與邊界掃描單元連接的集成電路(IC)中的電平交叉而實(shí)現(xiàn)的邊界掃描單元300。單元300包括用于移位輸入“SI”，真值輸入“PI”322(表示正被測(cè)試的IC的實(shí)際邏輯電平)，和時(shí)鐘輸入“TCK”324以及移位輸出“SO”326的輸入引腳320。單元300還包括邏輯電路，在這個(gè)實(shí)例中用2到1多路復(fù)用器310和312來表示。多路復(fù)用器310的輸入是分別與“1”和“0”輸入連接的移位輸入“SI”320和移位輸出“SO”326。多路復(fù)用器312的“1”輸入是多路復(fù)用器310的輸出，“0”輸入是真實(shí)值輸入322。
多路復(fù)用器310和312分別使得“1”和“0”輸入中的一個(gè)通過，作為控制輸入“c0”和“c1”的函數(shù)。例如，參照多路復(fù)用器310，當(dāng)“c0”為“0”時(shí)，“SO”326被傳遞給多路復(fù)用器312；當(dāng)“c0”為“1”時(shí)，“SI”320被傳遞給多路復(fù)用器312。同樣地，當(dāng)“c1”為“1”時(shí)，多路復(fù)用器310傳遞給多路復(fù)用器312的輸出；當(dāng)“c1”為“0”時(shí)，傳遞“PI”322。多路復(fù)用器312的輸出則因此傳遞給捕獲觸發(fā)器(SFF)314。
輸入“PI”322同樣的被連接到一個(gè)兩輸入XOR門16的一個(gè)輸入上，XOR(異或)門的另一個(gè)輸入為一個(gè)期望值輸入“l(fā)xd_expect”330。XOR門316的輸出被連接到一個(gè)兩輸NAND(與非)門318的一個(gè)輸入上，NAND(與非)門的另一個(gè)輸入為使能輸入信號(hào)“l(fā)xd_enable”332。NAND門318的輸出則被連接到捕獲觸發(fā)器314的異步復(fù)位端。捕獲觸發(fā)器314因此輸出一個(gè)移位輸出“SO”326，作為多路復(fù)用器312的輸出，“TCK”信號(hào)324和NAND門318的輸出的函數(shù)(在觸發(fā)器的異步復(fù)位端)。
在一個(gè)實(shí)施方式中，一個(gè)JTAG測(cè)試訪問端口(TAP)控制器被編程以便提供控制輸入“c0”和“c1”，以及“l(fā)xd_expect”和“l(fā)xd_enable”信號(hào)，它們可以從指令寄存器中獲得。在一些實(shí)例中，利用在其上實(shí)現(xiàn)了單元300的集成電路所實(shí)現(xiàn)的驅(qū)動(dòng)邊界掃描(BS)單元驅(qū)動(dòng)“l(fā)xd_expect”信號(hào)。而在另外的實(shí)例中，寄存器用于提供“l(fā)xd_expect”值或按照需要提供其它的值。
當(dāng)進(jìn)入測(cè)試電平交叉的模式中時(shí)，“SI”320輸入和控制輸入“c0”和“c1”都被斷言為“1”?！癝I”320的“1”從多路復(fù)用器310的“1”輸入傳遞給多路復(fù)用器312的“1”輸入，用“1”預(yù)加載SFF314。該預(yù)加載例如是使用EXTEST或者預(yù)加載指令來進(jìn)行的，例如在單元300所實(shí)現(xiàn)的那個(gè)IC的JTAG TAP控制器的Shift-DR狀態(tài)/模式期間。一旦SFF314被預(yù)加載為“1”，“c0”被置為“0”而“c1”則仍為“1”來保持SFF處的值。在這個(gè)預(yù)加載期間中(直到準(zhǔn)備檢測(cè)邏輯電平交叉)，將“l(fā)xd_enable”保持為低來消除SFF314的非期望復(fù)位。
當(dāng)準(zhǔn)備檢測(cè)電平交叉時(shí)，則進(jìn)入到捕獲模式(例如，JTAG TAP控制器的Capture-DR狀態(tài)/模式起作用)。在此捕獲模式中，當(dāng)適當(dāng)?shù)闹噶畋惠d入(例如，當(dāng)載入指令“LXD”)時(shí)，在驅(qū)動(dòng)邊界掃描單元的更新信號(hào)之后的“TCK”324信號(hào)的上升沿處使能“l(fā)xd_enable”信號(hào)被置“1”。在具有邊界掃描單元300的IC中的第二邊界掃描單元可以提供期望值信號(hào)“l(fā)xd_expect”330。當(dāng)在使能信號(hào)的轉(zhuǎn)換期間之后(即，從“0”變到“1”)后，與期望值“l(fā)xd_expect”330相反的值出現(xiàn)在輸入IC引腳“PI”322上，則觸發(fā)器314被復(fù)位。特別的是，參考XOR門316，比較“PI”322和“l(fā)xd_expect”330的值，如果“PI”與“l(fā)xd_expect”不同，則XOR門316將“1”傳遞給NAND門318。當(dāng)XOR門316的輸出和“l(fā)xd_enable”322都為“1”時(shí)，NAND門318傳遞“0”。
在一些實(shí)施方式中，檢查“PI”322的真實(shí)值來驗(yàn)證被指示為從SFF314移位輸出的“0”邏輯電平交叉。在這樣的實(shí)施方式中，檢測(cè)到“SO”326為“0”時(shí)，TAP控制器斷言“c1”為“0”，以便傳遞“PI”322的值給SFF314。通過“SO”326來將該值移位輸出并驗(yàn)證此值。
采用上述方法，單元300因此可以在信號(hào)的實(shí)際更新之后“TCK”周期(“TCK”信號(hào)324的周期)的前一半檢測(cè)非期望電平交叉。另外，單元300支持觀測(cè)模式(即，正常模式)，也就是“c1”被斷言為“0”，多路復(fù)用器312因此將“PI”322傳遞給SFF314。而SFF314的值則可以因此通過“SO”326被移位輸出(如果希望，則通過設(shè)置“c0”為“0”且“c1”為“1”來保持在SFF)。
在另一個(gè)實(shí)施例中，調(diào)整“TCK”信號(hào)的頻率和工作周期(duty cycle)來查明當(dāng)非期望電平交叉發(fā)生時(shí)的相關(guān)信息。調(diào)整“TCK”324，使得實(shí)現(xiàn)單元300的電路的周期被調(diào)整得較早或者較晚，從而“SO”326較早或者較晚地表示電路的條件。相對(duì)于邏輯電平交叉，電路的條件可以在不同的時(shí)刻來檢測(cè)。這種方法可以通過多種方式來實(shí)現(xiàn)。例如，在采用“TCK”324的第一頻率或者工作周期來檢測(cè)電平交叉時(shí)，電路的時(shí)鐘會(huì)針對(duì)迭代邊界掃描而被重復(fù)地調(diào)整為較早，直到檢測(cè)不到邏輯電平交叉。檢測(cè)不到邏輯電平交叉的時(shí)間表示邏輯電平交叉尚未發(fā)生就是邏輯電平交叉沒有發(fā)生而持續(xù)的時(shí)間(例如，較近的前一次迭代表示邏輯電平交叉)。可以利用這個(gè)時(shí)間將特定的電路和/或電路的操作條件同邏輯電平交叉相關(guān)聯(lián)。也可以使用在此討論的其它一些實(shí)施例來實(shí)施這個(gè)方法，例如下面參考圖4和圖5所討論的實(shí)施例。
在更特定的實(shí)施方式中，一旦邏輯電平交叉如上所述已經(jīng)被準(zhǔn)確測(cè)量(pinpoint)，則通過相對(duì)較小幅度調(diào)整“TCK”來進(jìn)行邊界掃描迭代。這樣的迭代可以更準(zhǔn)確的準(zhǔn)確測(cè)量出邏輯電平交叉發(fā)生的時(shí)間，和與此邏輯電平交叉相對(duì)應(yīng)的電路和電路操作條件。
這里的各個(gè)附圖共享了類似的或者在不同的附圖中以類似的方式實(shí)施的特征。鑒于此，為了簡明，不再對(duì)后續(xù)附圖中電路(和它們的功能)的細(xì)節(jié)做特別詳細(xì)的說明。
圖4示出了根據(jù)本發(fā)明的另一示例性實(shí)施例通過采用2個(gè)可復(fù)位觸發(fā)器SFF414和SFF418來檢測(cè)邏輯電平交叉的邊界掃描單元400。邊界掃描單元400的各個(gè)部分與圖3中的邊界掃描單元300相似。這里，在圖4中，兩個(gè)多路復(fù)用器410彼此連接，并且連接到輸入和輸出信號(hào)“SI”420輸出信號(hào)“PI”422和SFF414的輸出上。用多路復(fù)用器410和412來實(shí)現(xiàn)控制“c0”和“c1”。
多路復(fù)用器412的輸出被連接到SFF414上，而SFF414的異步輸出被連接到NAND門440上，并且由“TCK”424驅(qū)動(dòng)。NAND門440具有作為其輸入的“PI”422(反相)和“l(fā)xd_enable”信號(hào)432。SFF414的輸出被傳遞給多路復(fù)用器410的“0”輸入和兩輸入多路復(fù)用器416的“1”輸入。兩輸入多路復(fù)用器416的“0”輸入被連接到信號(hào)“SO”426上。多路復(fù)用器410的輸出被傳遞給SFF418，作為被連接到多路復(fù)用器410和416上的控制“c0”的函數(shù)，SFF418的異步復(fù)位端被連接到NAND門442上，NAND門422具有作為其輸入的“PI”422和“l(fā)xd_enable”432。
在使能信號(hào)“l(fā)xd_enable”432從“0”轉(zhuǎn)變到“1”后，如果檢測(cè)到“PI”422為“0”，則SFF414被復(fù)位。特別的，當(dāng)“l(fā)xd_enable”為高(“1”)時(shí)，并且“PI”422處的“0”經(jīng)反相后在NAND門440處為“1”，則SFF414的異步復(fù)位上就為“0”。如果“PI”422為“1”，則SFF418被復(fù)位，因?yàn)镹AND門442的兩個(gè)輸入“l(fā)xd_enable”432和“PI”422均為“1”時(shí)，傳給SFF418的值為“0”。利用輸入引腳處的無錯(cuò)轉(zhuǎn)換(從“0”到“1”或從“1”到“0”的轉(zhuǎn)換)，SFF414和SFF418中的一個(gè)會(huì)被復(fù)位并且包含“0”。觸發(fā)器418和414均被預(yù)加載為“1”也屬于掃描鏈的一部分。在Shift-DR期間來自觸發(fā)器SFF414和SFF418每一個(gè)的輸出被移位輸出，其中SFF414和SFF418二者的復(fù)位條件(SFF414和SFF418均包含“0”)指示邏輯電平交叉。
有效地，由于SFF414和418的值依次通過“SO”426被移位輸出，所以在不同實(shí)例中，“PI”422的值會(huì)產(chǎn)生不同的值分別傳到在不同時(shí)間下NAND門440和442的輸入，從而使得一對(duì)值通過“SO”426而進(jìn)行順序地移位輸出。例如，當(dāng)“l(fā)xd_enable”432從“0”轉(zhuǎn)換到“1”時(shí)，“PI”422為“1”，則SFF418被復(fù)位而SFF414不被復(fù)位。但是，如果“PI”422的值從“0”轉(zhuǎn)換到“1”(邏輯電平交叉)。而“l(fā)xd_enable”432為高(“1”)，SFF414也被復(fù)位。同樣地，當(dāng)“l(fā)xd_enable”432從“0”轉(zhuǎn)變到“1”，“PI”422為“0”時(shí)，但“PI”與“1”交叉而“l(fā)xd_enable”432仍保持高(“1”)，則SFF414和SFF418相繼被復(fù)位。在“PI”422從“0”變到“1”或從“1”變到“0”而檢測(cè)出邏輯電平交叉發(fā)生的情況下，SFF414和SFF418的值都作為“0”而被移位輸出并且因此檢測(cè)出邏輯電平交叉。此方法如同在圖5中將描述的方法一樣，不需要通過知道期望邏輯電平來檢測(cè)邏輯電平交叉。
圖5示出了根據(jù)本發(fā)明的另一示例性實(shí)施例通過采用包含有從兩個(gè)觸發(fā)器(SFF414和SFF418)得到輸出的異或(XOR)功能的方法來檢測(cè)邏輯電平交叉的邊界掃描單元500。圖5所示的標(biāo)號(hào)為410到442的各個(gè)電路可以以與圖4所示的邊界掃描單元400大致一致的方式來實(shí)現(xiàn)。
相對(duì)于圖4所示的電路，圖5中增加的電路包括將SFF418的輸出和“SO”426作為其輸入的兩輸入異或門55。異或(XOR)門550的輸出被連接到多路復(fù)用器552的“1”輸入上，多路復(fù)用器552的“0”輸入被連接到“PI”422上，多路復(fù)用器552的輸出被連接到多路復(fù)用器412的“0”輸入上。“l(fā)xd_capture”信號(hào)534用來控制多路復(fù)用器552。
相對(duì)于圖4的電路，圖5與圖4中共有的電路之間的差異如下多路復(fù)用器412的“0”輸入被連接到多路復(fù)用器552的輸出上，而不是連接到“422”上。SFF410的輸出是“SO”426，而非SFF416的“1”輸入(在此為“SI”420)。SFF418的輸出不是“SO”，而是被連接到異或(XOR)門550的兩輸入之一上。
在圖5中，兩個(gè)觸發(fā)器414和418的輸出的XOR功能(在XOR門550處)用于檢測(cè)在“l(fā)xd_enable”432(處于“1”)的斷言期間是否觀測(cè)到電平交叉。特別地，SFF414和418分別由與非門(NAND)440和442按照?qǐng)D4中所示的類似方法來實(shí)現(xiàn)。在SFF414和418被預(yù)加載為“1”后，并在“l(fā)xd_enable”432為“1”的斷言期間內(nèi)，“PI”422的邏輯電平交叉導(dǎo)致兩個(gè)觸發(fā)器都被復(fù)位。
在捕獲模式(例如TAP控制器的Capture-DR模式)中當(dāng)合適的指令(例如“LXD”)被激活(“1”)并且“c1”保持為低(“0”)時(shí)，在SFF414中捕獲到XOR門550的值，它是通過多路復(fù)用器552和412而傳遞的。當(dāng)該指令“LXD”被激活時(shí)，SFF414的輸入由多路復(fù)用器552所選擇的XOR門550的XOR輸出來驅(qū)動(dòng)。在這個(gè)應(yīng)用中，SFF414可以選擇為作為掃描鏈的一部分的觸發(fā)器(即，單元500所應(yīng)用的IC所實(shí)現(xiàn)的)。利用此方法，由如圖4所示的外側(cè)單元所執(zhí)行的對(duì)SFF414和SFF418的值的比較，被XOR門550自動(dòng)實(shí)現(xiàn)。也就是，當(dāng)XOR門550的輸出是“0”時(shí)，指示了邏輯電平交叉。
在一些實(shí)施方式中，參照?qǐng)D3和圖5所示的示例性實(shí)施例，當(dāng)“l(fā)xd_enable”和“l(fā)xd_capture”信號(hào)都保持低時(shí)，邊界掃描單元表現(xiàn)為正常觀測(cè)的BS單元。僅當(dāng)選擇“LXD”指令時(shí)，通過使得“l(fā)xd_enable”和“l(fā)xd_capture”信號(hào)激活來實(shí)現(xiàn)此方法。相似的方法前面已經(jīng)描述過，其中依照多路復(fù)用器上斷言的信號(hào)而被傳遞并且移位輸出的“PI”信號(hào)饋送給提供移位輸出信號(hào)的觸發(fā)器。
上面描述的和圖中所示的各種實(shí)施例，僅僅是對(duì)本發(fā)明的說明，而不應(yīng)該解釋為對(duì)本發(fā)明的限制?；谏鲜鲇懻摵蛨D示，本領(lǐng)域的普通技術(shù)人員很容易認(rèn)識(shí)到可以對(duì)本發(fā)明進(jìn)行各種修改和變化，而不用嚴(yán)格遵循這里所示的和所描述的示例性實(shí)施例和應(yīng)用。例如，可以用各種電路，邊界掃描單元裝置和其他的方法來實(shí)現(xiàn)上述的示例性實(shí)施例和實(shí)施方式中的一個(gè)或者多個(gè)。圖中所示或者所描述的表現(xiàn)為單個(gè)的或者集成的電路的其他電路功能可以使用其他的電路來實(shí)現(xiàn)類似的功能。例如，如參照附圖所描述的利用觸發(fā)器進(jìn)行復(fù)位以及相關(guān)的NAND門控制復(fù)位端的方法，NAND門可以由AND門來替代，從而實(shí)現(xiàn)觸發(fā)器復(fù)位方法(例如，“高”激活)。另外，觸發(fā)器的復(fù)位功能可以用置位功能來實(shí)現(xiàn)，也就是“0”(而不是“1”)預(yù)加載在觸發(fā)器中。這些修改和變化并沒有超出后面所附的權(quán)利要求所限定的本發(fā)明的真實(shí)精神和范圍。
權(quán)利要求
1.一種邊界掃描電路裝置，用于檢測(cè)集成電路中的邏輯電平交叉，所述邊界掃描電路裝置包括邏輯電平交叉檢測(cè)電路(160)，它包括具有與復(fù)位信號(hào)相連的復(fù)位輸入的觸發(fā)器(314)，所述復(fù)位信號(hào)具有根據(jù)所述集成電路的實(shí)際邏輯電平而變化的值，所述觸發(fā)器根據(jù)所述復(fù)位信號(hào)而從“1”被復(fù)位至“0”值；以及邏輯電平交叉電路，適于根據(jù)所述觸發(fā)器的復(fù)位條件而指示所述集成電路的邏輯電平交叉條件。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述邏輯電平交叉檢測(cè)電路包括復(fù)位電路，所述復(fù)位電路被配置和布置用于根據(jù)實(shí)際邏輯電平和期望的邏輯電平而提供復(fù)位信號(hào)。
3.根據(jù)權(quán)利要求2所述的裝置，其中所述復(fù)位電路被配置和布置用于在實(shí)際邏輯電平與期望的邏輯電平匹配時(shí)提供具有第一值的復(fù)位信號(hào)，而在實(shí)際邏輯電平與期望的邏輯電平不同時(shí)提供具有第二值的復(fù)位信號(hào)，當(dāng)所述復(fù)位信號(hào)具有第二值時(shí)，配置所述觸發(fā)器使其復(fù)位。
4.根據(jù)權(quán)利要求1所述的裝置，其中所述邏輯電平交叉檢測(cè)電路還包括具有與另一個(gè)復(fù)位信號(hào)相連的復(fù)位輸入的另一個(gè)觸發(fā)器，所述另一個(gè)復(fù)位信號(hào)根據(jù)所述集成電路的實(shí)際邏輯電平而變化；把提供給每一個(gè)觸發(fā)器復(fù)位輸入的復(fù)位信號(hào)分別設(shè)置為具體的邏輯電平，從而對(duì)一個(gè)觸發(fā)器進(jìn)行復(fù)位而不對(duì)另一個(gè)觸發(fā)器進(jìn)行復(fù)位；所述邏輯電平交叉檢測(cè)電路適于根據(jù)兩個(gè)觸發(fā)器的復(fù)位條件而指示所述集成電路的邏輯電平交叉條件。
5.根據(jù)權(quán)利要求4所述的裝置，其中所述邏輯電平交叉電路適于在兩個(gè)觸發(fā)器都被復(fù)位時(shí)指示所述集成電路的邏輯電平交叉條件。
6.根據(jù)權(quán)利要求4所述的裝置，其中提供給每一個(gè)觸發(fā)器的復(fù)位信號(hào)對(duì)于響應(yīng)所述集成電路的實(shí)際邏輯電平的變化而改變是敏感的，而且當(dāng)所述集成電路的實(shí)際邏輯電平發(fā)生改變時(shí)，兩個(gè)觸發(fā)器都被復(fù)位。
7.根據(jù)權(quán)利要求1所述的裝置，還包括加載電路，被配置和布置為在多個(gè)模式下操作，可選擇地用于把信號(hào)值的移位加載到觸發(fā)器、保持觸發(fā)器的值以及把實(shí)際邏輯電平值加載到觸發(fā)器；比較電路，適于把實(shí)際邏輯電平與期望的邏輯電平進(jìn)行比較；使能電路，適于使對(duì)觸發(fā)器進(jìn)行復(fù)位的復(fù)位信號(hào)能夠傳遞到觸發(fā)器；其中所述裝置適用于在加載模式期間把“1”加載到觸發(fā)器，而且當(dāng)加載“1”之后在保持模式下保持觸發(fā)器的值；其中所述裝置適用于通過所述使能電路而進(jìn)入使能模式，而且在使能模式期間響應(yīng)實(shí)際邏輯電平與期望的邏輯電平的不匹配而把復(fù)位信號(hào)從所述比較電路提供到觸發(fā)器；其中所述裝置還適用于根據(jù)觸發(fā)器中的值而把觸發(fā)器的值移出，以檢測(cè)邏輯電平交叉。
8.根據(jù)權(quán)利要求7所述的裝置，其中所述比較電路包括XOR電路，所述XOR電路適用于當(dāng)實(shí)際邏輯電平未能與期望的邏輯電平匹配時(shí)傳遞“1”，而且所述使能電路包括NAND門，所述NAND門適用于響應(yīng)接收到具有值為“1”的使能信號(hào)而把“1”從所述XOR電路傳遞到觸發(fā)器。
9.根據(jù)權(quán)利要求7所述的裝置，其中所述加載電路包括受控制輸入控制的多路復(fù)用器，對(duì)所述控制輸入進(jìn)行編程以便可選擇地用于把信號(hào)值的移位加載到觸發(fā)器；保持觸發(fā)器的值；以及把實(shí)際邏輯電平值加載到觸發(fā)器。
10.一種邊界掃描電路裝置，用于檢測(cè)集成電路中的邏輯電平交叉，所述邊界掃描電路裝置包括第一和第二觸發(fā)器；加載電路，被配置和布置為可選擇地用于把值加載到第一和第二觸發(fā)器電路、保持第一和第二觸發(fā)器的值以及把所述集成電路的實(shí)際邏輯電平值傳遞到觸發(fā)器；第一復(fù)位電路，被配置和布置用于響應(yīng)所述集成電路的第一實(shí)際邏輯電平而對(duì)第一觸發(fā)器進(jìn)行復(fù)位；第二復(fù)位電路，被配置和布置用于響應(yīng)所述集成電路的第二實(shí)際邏輯電平而對(duì)第二觸發(fā)器進(jìn)行復(fù)位，其中第二實(shí)際邏輯電平與第一實(shí)際邏輯電平相反；以及與第一和第二復(fù)位電路相連的使能電路，被配置和布置用于提供這樣一種信號(hào)，即該信號(hào)用于使第一和第二復(fù)位電路能夠把復(fù)位信號(hào)傳遞到觸發(fā)器。
11.根據(jù)權(quán)利要求10所述的裝置，其中第一和第二復(fù)位電路分別適于在所述使能電路向所述復(fù)位電路提供使能信號(hào)的時(shí)間周期中，響應(yīng)實(shí)際邏輯電平在第一和第二邏輯電平之間的切換而對(duì)第一和第二觸發(fā)器進(jìn)行復(fù)位。
12.根據(jù)權(quán)利要求10所述的裝置，還包括時(shí)鐘電路，所述時(shí)鐘電路被配置和布置用于向觸發(fā)器提供時(shí)鐘信號(hào)以便移出觸發(fā)器中的值。
13.根據(jù)權(quán)利要求10所述的裝置，還包括比較電路，所述比較電路被配置和布置用于把觸發(fā)器中的值進(jìn)行比較以輸出指示所述比較的信號(hào)。
14.根據(jù)權(quán)利要求13所述的裝置，其中所述比較電路被配置和布置用于在所述使能電路已經(jīng)提供了使能信號(hào)后，響應(yīng)兩個(gè)觸發(fā)器中的值而輸出指示邏輯電平交叉的信號(hào)。
15.根據(jù)權(quán)利要求10所述的裝置，其中對(duì)第一和第二復(fù)位電路和觸發(fā)器進(jìn)行配置和布置，從而在提供使能信號(hào)的時(shí)段中，當(dāng)所述集成電路的實(shí)際邏輯電平不變時(shí)僅對(duì)一個(gè)觸發(fā)器進(jìn)行復(fù)位；在提供使能信號(hào)的時(shí)段中，當(dāng)所述集成電路的實(shí)際邏輯電平在邏輯電平之間產(chǎn)生交叉時(shí)對(duì)兩個(gè)觸發(fā)器進(jìn)行復(fù)位。
16.一種用于檢測(cè)集成電路中的邏輯電平交叉的方法，所述方法包括向觸發(fā)器提供復(fù)位信號(hào)，所述復(fù)位信號(hào)具有根據(jù)所述集成電路的實(shí)際邏輯電平而變化的值，所述觸發(fā)器根據(jù)復(fù)位信號(hào)而從“1”被復(fù)位至“0”值；以及根據(jù)所述觸發(fā)器的復(fù)位條件而指示所述集成電路的邏輯電平交叉條件。
17.根據(jù)權(quán)利要求16所述的方法，其中提供復(fù)位信號(hào)包括根據(jù)實(shí)際邏輯電平和期望的邏輯電平而提供復(fù)位信號(hào)。
18.根據(jù)權(quán)利要求17所述的方法，其中提供復(fù)位信號(hào)包括當(dāng)實(shí)際邏輯電平與期望的邏輯電平匹配時(shí)提供具有第一值的復(fù)位信號(hào)，而當(dāng)實(shí)際邏輯電平與期望的邏輯電平不同時(shí)提供具有第二值的復(fù)位信號(hào)，當(dāng)所述復(fù)位信號(hào)具有第二值時(shí)，所述觸發(fā)器復(fù)位。
19.根據(jù)權(quán)利要求16所述的方法，還包括根據(jù)所述集成電路的實(shí)際邏輯電平向另一個(gè)觸發(fā)器提供另一個(gè)復(fù)位信號(hào)；其中向每一個(gè)觸發(fā)器提供復(fù)位信號(hào)包括提供具有具體邏輯電平的復(fù)位信號(hào)，分別對(duì)一個(gè)觸發(fā)器進(jìn)行復(fù)位而不對(duì)另一個(gè)觸發(fā)器進(jìn)行復(fù)位；其中根據(jù)復(fù)位條件而指示所述集成電路的邏輯電平交叉條件包括根據(jù)兩個(gè)觸發(fā)器的復(fù)位條件而指示所述集成電路的邏輯電平交叉條件。
20.根據(jù)權(quán)利要求19所述的方法，其中向每一個(gè)觸發(fā)器提供復(fù)位信號(hào)包括當(dāng)所述集成電路的實(shí)際邏輯電平在邏輯電平之間切換時(shí)向兩個(gè)觸發(fā)器提供復(fù)位信號(hào)，而根據(jù)兩個(gè)觸發(fā)器的復(fù)位條件而指示所述集成電路的邏輯電平交叉條件包括當(dāng)兩個(gè)觸發(fā)器復(fù)位時(shí)指示邏輯電平交叉。
21.根據(jù)權(quán)利要求16所述的方法，還包括向觸發(fā)器提供時(shí)鐘信號(hào)，以便把觸發(fā)器中的值移出；在指示所述集成電路中的邏輯電平交叉條件時(shí)，根據(jù)如下步驟來確定邏輯電平交叉的時(shí)序條件1)把“1”加載到觸發(fā)器并調(diào)整時(shí)鐘信號(hào)；2)再次向觸發(fā)器提供復(fù)位信號(hào)；3)根據(jù)觸發(fā)器的復(fù)位條件而指示所述邏輯電路的邏輯電平交叉條件；以及可選擇地重復(fù)步驟1-3以識(shí)別邏輯電平交叉的時(shí)序特性。
全文摘要
檢測(cè)集成電路的邏輯電平交叉。根據(jù)一個(gè)示例性實(shí)施例，把復(fù)位信號(hào)作為集成電路的邏輯電平的函數(shù)提供給觸發(fā)器(314)。集成電路的邏輯電平交叉條件表示為觸發(fā)器的復(fù)位條件的函數(shù)。在一個(gè)實(shí)施方式中，當(dāng)邏輯電平與期望的邏輯電平不同時(shí)，觸發(fā)器被復(fù)位。在另一實(shí)施方式中，實(shí)現(xiàn)了一對(duì)觸發(fā)器(414，418)，使得在特定的邏輯電平僅僅一個(gè)觸發(fā)器被復(fù)位。如果邏輯電平出現(xiàn)交叉，兩個(gè)觸發(fā)器都被復(fù)位。上述兩個(gè)觸發(fā)器被復(fù)位的條件用于指示邏輯電平交叉。
文檔編號(hào)G01R31/28GK101031809SQ200580032872
公開日2007年9月5日 申請(qǐng)日期2005年7月28日 優(yōu)先權(quán)日2004年7月28日
發(fā)明者羅杰·弗蘭克斯·舒德爾特, 湯姆·瓦葉爾斯 申請(qǐng)人:皇家飛利浦電子股份有限公司