專利名稱：半導(dǎo)體集成電路器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路器件的制造技術(shù)，尤其涉及有效地應(yīng)用于使探針卡的探針與半導(dǎo)體集成電路器件的電極焊盤接觸而進(jìn)行 的半導(dǎo)體集成電路的電檢測(cè)的技術(shù)。
背景技術(shù)：
在日本特開(kāi)平8 —220138號(hào)公報(bào)(專利文獻(xiàn)1 )中，公開(kāi)了一種 在測(cè)量半導(dǎo)體元件的電特性時(shí)防止由來(lái)自軸的負(fù)載和薄膜的張力引 起的壓板翹曲從而獲得與半導(dǎo)體元件的良好接觸的探針卡。另外，在日本特開(kāi)平9 —43276號(hào)公報(bào)(專利文獻(xiàn)2)中，公開(kāi) 了 一種即使在使觸頭與電極焊盤大面積接觸的情況下也可以對(duì)所有 觸頭的接觸點(diǎn)大致均等地施加壓力的探針卡設(shè)備。專利文獻(xiàn)1:日本特開(kāi)平8 — 220138號(hào)公報(bào)專利文獻(xiàn)2:日本特開(kāi)平9 — 43276號(hào)公報(bào)發(fā)明內(nèi)容作為半導(dǎo)體集成電路器件的檢測(cè)技術(shù)有探針檢測(cè)。這種探針檢測(cè) 包括進(jìn)行確認(rèn)是否按預(yù)定的功能進(jìn)行動(dòng)作的功能測(cè)試和DC動(dòng)作特 性和AC動(dòng)作特性的測(cè)試以判別合格品/不合格品的測(cè)試等。近年來(lái)，半導(dǎo)體集成電路器件的多功能化不斷發(fā)展，推行著在1 個(gè)半導(dǎo)體芯片(以下，簡(jiǎn)記為芯片)上制作多個(gè)電路的技術(shù)。而且，為減低半導(dǎo)體集成電路器件的制造成本，還推行著使半導(dǎo)體元件和布 線微細(xì)化以減小半導(dǎo)體芯片(以下，簡(jiǎn)記為芯片)的面積以增加每1 個(gè)晶片獲得芯片的數(shù)量的技術(shù)。為此，不僅測(cè)試焊盤(鍵合焊盤)數(shù) 增加，而且還要研究在測(cè)試焊盤下面配置電路。因此，存在著因探針
接觸到測(cè)試焊盤時(shí)的沖擊而使電路破壞的危險(xiǎn)。
另外，為使電路動(dòng)作加快，研究出使用機(jī)械強(qiáng)度低、相對(duì)介電常 數(shù)低的絕緣膜作為上層布線和下層布線之間的層間絕緣膜。在將這種 相對(duì)介電常數(shù)低的絕緣膜用作層間絕緣膜時(shí)，存在著探針接觸到測(cè)試 焊盤時(shí)的沖擊更容易傳遞到電路而易于引起電路破壞的課題。
本申請(qǐng)所公開(kāi)的 一個(gè)代表性發(fā)明的另 一 目的是，提供一種在探針 檢測(cè)時(shí)使探針與測(cè)試焊盤接觸而不破壞在芯片內(nèi)形成的電路的技術(shù)。
如簡(jiǎn)單地說(shuō)明本申請(qǐng)所公開(kāi)的發(fā)明中的 一個(gè)代表性發(fā)明的概要， 貝'j^i下所述。
本發(fā)明的半導(dǎo)體集成電路器件的制造方法，包括以下工序
(a) 準(zhǔn)備半導(dǎo)體晶片的工序，其中，上述半導(dǎo)體晶片被劃分為 多個(gè)芯片區(qū)域，在上述多個(gè)芯片區(qū)域的每一個(gè)中形成了半導(dǎo)體集成電 路，在主面上形成了與上述半導(dǎo)體集成電路電連接的多個(gè)第一電極；
(b) 準(zhǔn)備第一卡的工序，其中，上述第一卡包括形成了第一 布線的第一布線基板；被保持在上述第一布線基板上的第一片，該第 一片形成有用于與上述多個(gè)第一電極接觸的多個(gè)接觸端子和與上述 多個(gè)接觸端子電連接的第二布線且上述第二布線與上述第一布線電 連接并且上述多個(gè)接觸端子的頂端與上述半導(dǎo)體晶片的主面相對(duì)；將 上述第一片中形成了上述多個(gè)接觸端子的第一區(qū)域與上述第一布線 基板隔開(kāi)地保持的粘接環(huán)；將上述第一片中的上述第一區(qū)域從背面?zhèn)?推出的推出機(jī)構(gòu)；以及控制使上述多個(gè)接觸端子的上述頂端與上述多 個(gè)第一電極接觸時(shí)的接觸加壓量的加壓機(jī)構(gòu)；
(c) 使上述多個(gè)接觸端子的上述頂端與上述多個(gè)第一電極接觸 來(lái)進(jìn)行上述半導(dǎo)體集成電路的電檢測(cè)的工序，
此處，上述推出機(jī)構(gòu)產(chǎn)生的上述第一區(qū)域的推出量和上述加壓機(jī) 構(gòu)產(chǎn)生的上述接觸加壓量，被分別獨(dú)立地進(jìn)行控制。
另外，本發(fā)明的半導(dǎo)體集成電路器件的制造方法，包括以下工序。 (a)準(zhǔn)備半導(dǎo)體晶片的工序，其中，上述半導(dǎo)體晶片被劃分為 多個(gè)芯片區(qū)域，在上述多個(gè)芯片區(qū)域的每1個(gè)中形成了半導(dǎo)體集成電
路，在主面上形成了與上述半導(dǎo)體集成電路電連接的多個(gè)第一電極；
(b) 準(zhǔn)備第一卡的工序，其中，上述第一卡包括形成了第一 布線的第一布線基板；被保持在上述第一布線基板上的第一片，該第 一片形成有用于與上述多個(gè)第一電極接觸的多個(gè)接觸端子和與上述 多個(gè)接觸端子電連接的第二布線且上述第二布線與上述第一布線電 連接并且上述多個(gè)接觸端子的頂端與上述半導(dǎo)體晶片的主面相對(duì)；將 上述第一片中形成了上述多個(gè)接觸端子的第一區(qū)域與上述第一布線 基板隔開(kāi)地保持的粘接環(huán)；將上述第一片中的上述第一區(qū)域從背面?zhèn)?推出的推出機(jī)構(gòu)；以及控制使上述多個(gè)接觸端子的上述頂端與上述多 個(gè)第 一 電極4妄觸時(shí)的接觸加壓量的加壓機(jī)構(gòu)；
(c) 使上述多個(gè)接觸端子的上述頂端與上述多個(gè)第 一 電極接觸 來(lái)進(jìn)行上述半導(dǎo)體集成電路的電檢測(cè)的工序。
此處，上述推出機(jī)構(gòu)，粘貼在上述第一片的上述第一區(qū)域的上述 背面?zhèn)龋?br> 上述推出機(jī)構(gòu)產(chǎn)生的上述第一區(qū)域的推出量和上述加壓機(jī)構(gòu)產(chǎn) 生的上述接觸加壓量，被分別獨(dú)立地進(jìn)行控制。
另外，如分項(xiàng)地簡(jiǎn)單說(shuō)明本申請(qǐng)書(shū)所公開(kāi)的其他發(fā)明的概要，則 如下所述。
1. 一種探針卡，包括
形成了第 一布線的第 一布線基板；
保持在上述第一布線基板上的第一片，形成有用于與在半導(dǎo)體晶 片的主面上形成的多個(gè)第一電極接觸的多個(gè)接觸端子和與上述多個(gè) 接觸端子電連接的第二布線，上述第二布線與上述第一布線電連接， 上述多個(gè)接觸端子的頂端與上述半導(dǎo)體晶片的主面相對(duì)；
粘接環(huán)，將上述第 一片中形成了上述多個(gè)接觸端子的第 一 區(qū)域與 上述第一布線基板隔開(kāi)地保持；
推出機(jī)構(gòu)，將上述第一片中的上述第一區(qū)域從背面?zhèn)韧瞥?；以?br> 加壓機(jī)構(gòu)，控制使上述多個(gè)接觸端子的上述頂端與上述多個(gè)第一 電極接觸時(shí)的接觸加壓量，
其中，上述推出機(jī)構(gòu)產(chǎn)生的上述第一區(qū)域的推出量和上述加壓機(jī) 構(gòu)產(chǎn)生的上述接觸加壓量，被分別獨(dú)立地進(jìn)行控制。
2.—種探針卡，包括 形成了第一布線的第一布線基板；
被保持在上述第一布線基板上的第一片，形成有用于與在半導(dǎo)體 晶片的主面上形成的多個(gè)第一電極接觸的多個(gè)接觸端子和與上述多 個(gè)接觸端子電連接的第二布線，上述第二布線與上述第一布線電連 接，上述多個(gè)接觸端子的頂端與上述半導(dǎo)體晶片的主面相對(duì)；
粘接環(huán)，將上述第一片中形成了上述多個(gè)接觸端子的第一區(qū)域與 上述第一布線基板隔開(kāi)地保持；
推出機(jī)構(gòu)，將上述第一片中的上述第一區(qū)域從背面?zhèn)韧瞥?；以?br> 加壓機(jī)構(gòu)，控制使上述多個(gè)接觸端子的上述頂端與上述多個(gè)第一 電招j妻觸時(shí)的^妾觸加壓量，
其中，上述推出機(jī)構(gòu)，粘貼在上述第一片的上述第一區(qū)域的上述 背面?zhèn)龋?br> 上述推出機(jī)構(gòu)產(chǎn)生的上述第一區(qū)域的推出量和上述加壓機(jī)構(gòu)產(chǎn) 生的上述接觸加壓量，被分別獨(dú)立地進(jìn)行控制。
如簡(jiǎn)單地說(shuō)明由本申請(qǐng)書(shū)所公開(kāi)的發(fā)明中的代表性發(fā)明取得的 效果，則如下所述。
能夠在探針檢測(cè)時(shí)使探針(Probe )與測(cè)試焊盤接觸而不會(huì)破壞 在芯片內(nèi)形成的電路。


圖l是作為本發(fā)明的實(shí)施方式l的半導(dǎo)體集成電路器件的主要部 分剖視圖。
圖2是作為本發(fā)明的實(shí)施方式1的半導(dǎo)體集成電路器件的主要部 分剖視圖。
圖3是用作為本發(fā)明的實(shí)施方式1的探針卡進(jìn)行探針檢測(cè)的對(duì)象 的半導(dǎo)體芯片的俯視圖。圖4是在圖3中示出的半導(dǎo)體芯片上形成的焊盤的立體圖。 圖5是表示圖4中示出的半導(dǎo)體芯片與液晶面板的連接方法的主 要部分剖視圖。
圖6是作為本發(fā)明的實(shí)施方式1的探針卡的底面的主要部分俯視圖。
圖7是沿圖6中的A —A線的剖視圖。
圖8是示出使用與作為本發(fā)明的實(shí)施方式1的探針卡進(jìn)行了比較 的探針卡時(shí)的行程量與負(fù)載的關(guān)系的說(shuō)明圖。
圖9是示出使用了作為本發(fā)明的實(shí)施方式1的探針卡時(shí)的行程量 與負(fù)載的關(guān)系的說(shuō)明圖。
圖IO是形成作為本發(fā)明的實(shí)施方式1的探針卡的薄膜片的主要 部分俯一見(jiàn)圖。
圖11是沿圖10中的B —B線的剖視圖。
圖12是沿圖10中的C —C線的剖視圖。
圖13是將形成作為本發(fā)明的實(shí)施方式1的探針卡的薄膜片的主 要部分放大后示出的剖視圖。
圖14是用作為本發(fā)明的實(shí)施方式1的探針卡進(jìn)行探針檢測(cè)的對(duì) 象的半導(dǎo)體芯片的俯視圖。
圖15是形成作為本發(fā)明的實(shí)施方式1的探針卡的薄膜片的主要 部分俯4見(jiàn)圖。
圖16是示出探針在用作為本發(fā)明的實(shí)施方式1的探針卡進(jìn)行探 針檢測(cè)的對(duì)象的半導(dǎo)體芯片內(nèi)所設(shè)有的凸形電極上接觸的位置的主 要部分俯^L圖。
圖17是形成作為本發(fā)明的實(shí)施方式1的探針卡的薄膜片的主要 部分俯—見(jiàn)圖。
圖18是形成作為本發(fā)明的實(shí)施方式1的探針卡的薄膜片的主要 部分俯—見(jiàn)圖。
圖19是沿圖18中的D —D線的剖視圖。 圖20是沿圖18中的E —E線的剖視圖。
圖21是說(shuō)明形成作為本發(fā)明的實(shí)施方式1的探針卡的薄膜片的
制造工序的主要部分剖視圖。
圖22是接續(xù)圖21的薄膜片制造工序中的主要部分剖視圖。 圖23是接續(xù)圖22的薄膜片制造工序中的主要部分剖視圖。 圖24是接續(xù)圖23的薄膜片制造工序中的主要部分剖視圖。 圖25是接續(xù)圖24的薄膜片制造工序中的主要部分剖視圖。 圖26是接續(xù)圖25的薄膜片制造工序中的主要部分剖視圖。 圖27是形成作為本發(fā)明的實(shí)施方式1的探針卡的薄膜片的制造
工序中的主要部分剖視圖。
圖28是接續(xù)圖27的薄膜片制造工序中的主要部分剖視圖。
圖29是形成作為本發(fā)明的實(shí)施方式2的探針卡的薄膜片的制造
工序中的主要部分剖一見(jiàn)圖。
圖30是接續(xù)圖29的薄膜片制造工序中的主要部分剖視圖。 圖31是接續(xù)圖30的薄膜片制造工序中的主要部分剖視圖。 圖32是接續(xù)圖31的薄膜片制造工序中的主要部分剖視圖。 圖33是接續(xù)圖32的薄膜片制造工序中的主要部分剖視圖。 圖34是說(shuō)明形成作為本發(fā)明的實(shí)施方式2的探針卡的薄膜片具
有的探針與半導(dǎo)體芯片的焊盤的接觸的主要部分剖視圖。
圖35是說(shuō)明形成作為本發(fā)明的實(shí)施方式2的探針卡的薄膜片具
有的探針與半導(dǎo)體芯片的焊盤的接觸的主要部分剖視圖。
圖36是形成作為本發(fā)明的實(shí)施方式2的探針卡的薄膜片的主要
部分俯一見(jiàn)圖。
圖37是沿圖36中的F—F線的主要部分剖視圖。
圖38是形成作為本發(fā)明的實(shí)施方式2的探針卡的薄膜片的主要
部分俯—見(jiàn)圖。
圖39是沿圖38中的F — F線的主要部分剖視圖。
圖40是形成作為本發(fā)明的實(shí)施方式2的探針卡的薄膜片的主要
部分俯—見(jiàn)圖。
圖41是沿圖40中的F — F線的主要部分剖視圖。
圖42是形成作為本發(fā)明的實(shí)施方式2的探針卡的薄膜片的主要
部分俯視圖。
圖43是沿圖42中的F —F線的主要部分剖視圖。
圖44是形成作為本發(fā)明的實(shí)施方式2的探針卡的薄膜片的主要
部分俯^L圖。
圖45是沿圖44中的F—F線的主要部分剖視圖。
圖46是作為本發(fā)明的實(shí)施方式3的半導(dǎo)體集成電路器件的制造
工序中的主要部分剖視圖。
具體實(shí)施方式
如在詳細(xì)地說(shuō)明本申請(qǐng)的發(fā)明之前先說(shuō)明本申請(qǐng)書(shū)中的用語(yǔ)的 含義，則如下所述。
所謂晶片，是指集成電路制造中使用的單晶硅襯底(一般大致為 平面圓形形狀)、SOI (Silicon On Insulator:絕緣襯底上外延硅)襯 底、藍(lán)寶石襯底、玻璃襯底、其他絕緣、半絕緣或半導(dǎo)體襯底等以及 這些襯底的復(fù)合襯底。另外，在本申請(qǐng)中當(dāng)提到半導(dǎo)體集成電路器件 時(shí)，不僅是可以在硅晶片和藍(lán)寶石襯底等的半導(dǎo)體或絕緣體襯底上制 作的半導(dǎo)體集成電路器件，而且除特別指明了不是這樣的情況以外還
包括在像TFT ( Thin Film Transistor : 薄膜晶體管)和STN (Super-Twisted-Nematic:超扭曲向列型)液晶等那樣的玻璃等的其 他絕緣襯底上制作的半導(dǎo)體集成電路器件。
所謂器件面，是指晶片的主面，是在該面上用光刻法形成與多個(gè) 芯片區(qū)域?qū)?yīng)的器件圖案的面。
所謂接觸端子，是指利用與半導(dǎo)體集成電路的制造中使用的相同 的、將晶片工藝即光刻技術(shù)、CVD ( Chemical Vapor Deposition:化 學(xué)汽相淀積)技術(shù)、濺射技術(shù)和蝕刻技術(shù)等組合的圖案形成方法在硅 晶片上一體地形成布線層和與其電連接的頂端部的端子。
所謂薄膜探針(membrane probe )、薄膜探針卡、或凸起針布線 片復(fù)合體，是指設(shè)置與檢測(cè)對(duì)象接觸的上述接觸端子(凸起針)和從該端子處引出的布線并在該布線上形成外部接觸用的電極的薄膜，其厚度例3。為10jnm~ 100jLim左右。所謂探針卡，是指具有與作為檢測(cè)對(duì)象的晶片接觸的接觸端子和 多層布線基板等的結(jié)構(gòu)體，所謂半導(dǎo)體檢測(cè)裝置，是指具有探針卡和 放置作為檢測(cè)對(duì)象的晶片的試樣支承系統(tǒng)的檢測(cè)裝置。所謂探針檢測(cè)，是指用探針對(duì)完成了晶片工序的晶片進(jìn)行的電測(cè)接觸來(lái)進(jìn)行半導(dǎo)體集成電路的電檢測(cè)，通過(guò)進(jìn)行確認(rèn)是否按預(yù)定的功 能動(dòng)作的功能測(cè)試、DC動(dòng)作特性和AC動(dòng)作特性的測(cè)試來(lái)判別合格 品/不合格品。與分割為各個(gè)芯片后(或封裝完成后)進(jìn)行的分選測(cè) 試(最終測(cè)試)不同。在以下的實(shí)施方式中，為方便起見(jiàn)，當(dāng)需要時(shí)，分割為多個(gè)部分 或?qū)嵤┓绞竭M(jìn)行說(shuō)明，但除特別指明了的情況外，這些部分或?qū)嵤┓?式相互間不是沒(méi)有關(guān)系的，而是一方是另 一方的一部分或全部的變開(kāi)例、詳細(xì)說(shuō)明、補(bǔ)充說(shuō)明等的關(guān)系。另外，在以下的實(shí)施方式中，當(dāng)提到要素的數(shù)量等(包括個(gè)數(shù)、 數(shù)值、量、范圍等)時(shí)，除特別指明了的情況或在原理上明顯地限定 為特定的數(shù)的情況等之外，并不限定于該特定的數(shù)，也可以是特定數(shù) 以上或以下。在以下的實(shí)施方式中，其構(gòu)成要素(也包括要素步驟等)，除特不一定是必要的。同樣，在以下的實(shí)施方式中，當(dāng)提到構(gòu)成要素等的形狀、位置關(guān) 系等時(shí)，除特別指明了的情況或在原理上明顯地認(rèn)為不是那樣的情況 等之外，實(shí)際上可以包括與其形狀等近似的或類似的情況等。這種情 況對(duì)上述數(shù)值和范圍來(lái)說(shuō)也是同樣的。另外，在用于說(shuō)明本實(shí)施方式的所有的圖中，對(duì)具有同一功能的 部分標(biāo)以相同的符號(hào)，其重復(fù)的說(shuō)明從略。另外，在本實(shí)施方式中，將絕緣柵型場(chǎng)效應(yīng)晶體管稱為MISFET (Metal Insulator Semiconductor Field Effect Trasistor;金屬絕緣半導(dǎo) 體場(chǎng)效應(yīng)晶體管)，也包括MOSFET( Metal Oxide Semiconductor Field Effect Trasistor;金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。另夕卜，關(guān)于在本申請(qǐng)中使用的由半導(dǎo)體光刻技術(shù)形成的薄膜探針 的各個(gè)細(xì)節(jié)，已由本發(fā)明人和相關(guān)的發(fā)明人等在以下的專利申請(qǐng)中公 開(kāi)，因此除特別需要時(shí)以外這些內(nèi)容不再重復(fù)。上述專利申請(qǐng)即為日 本特愿平6 — 22885號(hào)、日本特開(kāi)平7 —283280號(hào)公報(bào)、日本特開(kāi)平 8 — 50146號(hào)公報(bào)、日本特開(kāi)平8 — 201427號(hào)公報(bào)、日本特愿平9— U9107號(hào)、日本特開(kāi)平11—23615號(hào)公報(bào)、日本特開(kāi)2002—139554 號(hào)公才艮、日本特開(kāi)平10—308423號(hào)公報(bào)、日本特愿平9—189660號(hào)、 日本特開(kāi)平11—97471號(hào)公報(bào)、日本特開(kāi)2000—150594號(hào)公報(bào)、日 本特開(kāi)2001 — 159643號(hào)公報(bào)、日本專利申請(qǐng)第2002 — 289377號(hào)(對(duì) 應(yīng)美國(guó)申請(qǐng)編號(hào)第10/676609號(hào)；美國(guó)申請(qǐng)?jiān)?003.10.2 )、日本專利 申請(qǐng)第2002 —294376號(hào)、日本專利申請(qǐng)第2003 —189949號(hào)、日本專 利申請(qǐng)第2003 — 075429號(hào)(對(duì)應(yīng)美國(guó)申請(qǐng)?zhí)柕?0/765917號(hào)；美國(guó) 申請(qǐng)日2004.1.29)、日本特開(kāi)2004—144742號(hào)公報(bào)(對(duì)應(yīng)美國(guó)乂>開(kāi) 號(hào)第2004/070413號(hào))、日本特開(kāi)2004—157127號(hào)公報(bào)、日本專利申 請(qǐng)第2003 — 371515號(hào)、日本專利申請(qǐng)第2003 — 372323號(hào)和曰本專利 申請(qǐng)第2004—115048號(hào)。以下，根據(jù)附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。 (實(shí)施方式1 )本實(shí)施方式1的半導(dǎo)體集成電路器件，例如是形成了 LCD( Liquid Crystal Display:液晶顯示器)驅(qū)動(dòng)電路的芯片。圖1和圖2分別是 該芯片的主要部分剖視圖，分別示出不同的剖面。襯底WH，例如由p型的單晶Si (硅)構(gòu)成，在其主面即器件形 成面上，形成隔離部LOX來(lái)限定有源區(qū)La和虛設(shè)有源區(qū)Lb。隔離 部LOX，例如由利用LOCOS (Local Oxidization of Silicon:硅的局 部氧化)法形成的氧化硅膜構(gòu)成。但是，也可以由溝型(SGI: Shallow Groove Isolation或STI: Shallow Trench Isolation:淺溝槽隔離)的隔
離部LOX形成隔離部LOX。在圖1中示出的由焊盤PD1下層的襯底WH的隔離部LOX圍出 的有源區(qū)La，例如形成有pn結(jié)二極管D。該pn結(jié)二極管D,例如 是用于防止靜電破壞的保護(hù)二極管，由襯底WH的p型阱PWL與其 上部的n型半導(dǎo)體區(qū)域NSA的pn結(jié)形成。在襯底WH的主面上， 例如形成有由氧化硅膜構(gòu)成的絕緣膜IS1。在其上形成有第l層布線 Ml。第l層布線Ml,例如具有從下層起按順序淀積鈦、氮化鈦、鋁 (或鋁合金)和氮化鈦的結(jié)構(gòu)。該鋁或鋁合金等的膜是主布線材料， 形成得最厚。第1層布線M1，通過(guò)在絕緣膜IS1上形成的平面圓形 形狀的多個(gè)4妾觸孔CNT與n型半導(dǎo)體區(qū)域NSA、即pn結(jié)二極管D 連接。第l層布線Ml,利用例如由氧化硅膜構(gòu)成的絕緣膜IS2覆蓋。 在該絕緣膜IS2上，形成有第2層布線M2。第2層布線M2的材料 構(gòu)成與上述第1層布線M1相同。第2層布線M2，通過(guò)在絕緣膜IS2 上形成的平面圓形形狀的多個(gè)通孔TH1與第1層布線M1電連接。 第2層布線M2，利用例如由氧化硅膜構(gòu)成的絕緣膜IS3覆蓋。在該 絕緣膜IS3上，形成有第3層布線M3。第3層布線M3，通過(guò)在絕 緣膜IS3上形成的平面圓形形狀的多個(gè)通孔TH2與第2層布線M2 電連接。此外，第3層布線M3，其大半部分由保護(hù)表面用的絕緣膜 IS4覆蓋，而第3層布線M3的一部分從在絕緣膜IS4的一部分上形 成的平面長(zhǎng)方形形狀的開(kāi)口部OMA露出。/人該開(kāi)口部OMA露出的 第3層布線M3部分成為焊盤PD1。保護(hù)表面用的絕緣膜IS4，例如 由氧化硅膜的單體膜、具有在氧化硅膜上堆積了氮化硅膜的結(jié)構(gòu)的層 疊膜或具有在氧化硅膜上從下層起按順序堆積了氮化硅膜和聚酰亞 胺膜的結(jié)構(gòu)的層疊膜構(gòu)成。焊盤PDl,通過(guò)開(kāi)口部OMA夾著凸形電 極用基底膜UBM與凸形電極(凸起電極)BMP接合。凸形電極用基 底膜UBM,是除了具有使凸形電極BMP與焊盤PD1或絕緣膜IS4 的粘接性提高的功能外還具有抑制或防止凸形電極BMP的金屬元素 向第3層布線M3側(cè)移動(dòng)或第3層布線M3的金屬元素相反地向凸形 電極BMP側(cè)移動(dòng)的阻擋功能的膜，例如由具有在像鈦或鈦鴒等那樣
的高熔點(diǎn)金屬膜的單體膜或在鈦膜上從下層起按順序堆積鎳膜和金 膜的結(jié)構(gòu)的層疊膜構(gòu)成。在實(shí)施方式1中也如所說(shuō)明的那樣，凸形電極BMP例如由Au膜構(gòu)成，并用電鍍法形成。如圖l所示，通過(guò)形成在凸形電極BMP下面也配置布線和元件 的結(jié)構(gòu)，可以更有效地在芯片內(nèi)配置布線和元件。因此，能使本實(shí)施 方式的芯片小型化。另一方面，在圖2示出的虛設(shè)的焊盤PD2下層的襯底WH上， 像上述那樣形成有虛設(shè)有源區(qū)Lb，但在該虛設(shè)有源區(qū)Lb上并未形成 元件。當(dāng)然，也可以與其他的焊盤PD1同樣地形成二極管和其他元 件、或設(shè)置p型阱和n型阱等。該虛設(shè)的焊盤PD2下層的第2層布 線M2和第1層布線Ml通過(guò)多個(gè)通孔TH1電連接。焊盤PD2,由于 是虛設(shè)的，不必將其下層的第2層布線M2和第1層布線M1電連接， 但是，為了使與虛設(shè)的焊盤PD2接合的凸形電極BMP的頂部高度更 接近于與焊盤PD1接合的凸形電極BMP的頂部高度，在焊盤PD2 的下層也配置有多個(gè)通孔TH1。接下來(lái)，說(shuō)明該芯片的制造工序的一例。首先，在晶片狀的襯底 WH的主面上，例如用LOCOS法形成隔離部LOX,并在形成了有源 區(qū)La和虛設(shè)有源區(qū)Lb后在由隔離部LOX圍出的有源區(qū)La形成元 件(例如高耐壓MISFET和低耐壓MISFET)。不在虛設(shè)的焊盤PD2 下面的虛設(shè)有源區(qū)Lb形成元件。接著，用CVD (Chemical Vapor Deposition:化學(xué)汽相淀積)法等在襯底WH的主面上淀積了絕緣膜 IS1后，利用光刻技術(shù)和干法蝕刻技術(shù)在絕緣膜IS1的預(yù)定的部位上 形成平面圓形形狀的接觸孔CNT。之后，在該絕緣膜IS1上，例如 用'濺射法等從下層起按順序淀積氮化鈦、鈦膜、鋁膜和氮化鈦膜后， 利用光刻技術(shù)和干法蝕刻技術(shù)使該層疊金屬膜形成圖案，從而形成第 1層布線M1。接著，同樣地在絕緣膜IS1上淀積絕緣膜IS2,并在絕 緣膜IS2上形成通孔TH1，然后在該絕緣膜IS2上與第1層布線Ml 同樣地形成第2層布線M2。接著，同樣地在絕緣膜IS2上淀積絕緣 膜IS3，并在絕緣膜IS3上形成通孔TH2，然后在該絕緣膜IS3上與
第1層布線Ml同樣地形成第3層布線M3。之后，在絕緣膜IS3上 淀積了表面保護(hù)用的絕緣膜IS4后，在絕緣膜IS4上，形成使第3層 布線M3的一部分露出的開(kāi)口部OMA，形成焊盤PD1、 PD2。接著， 在絕緣膜IS4上，用濺射法等淀積了例如由具有在像鈦或鈦鴒等那樣 的高熔點(diǎn)金屬膜的單體膜或鈦膜上從下層起按順序堆積了鎳膜和金 膜的結(jié)構(gòu)的層疊膜構(gòu)成的導(dǎo)體膜，然后形成在其上露出凸起形成區(qū)域 并覆蓋其余部分的光致抗蝕劑圖案。4妄著，形成例如由金構(gòu)成的凸形電才及BMP。如上所述，該凸形 電極BMP,可以通過(guò)將利用光刻技術(shù)設(shè)置開(kāi)口部的光致抗蝕劑圖案 作為掩模的電鍍法形成Au膜而形成。然后，將該光致抗蝕劑膜除去，進(jìn)一步通過(guò)蝕刻將基底的導(dǎo)體膜 除去，從而形成凸形電極用基底膜UBM。之后，將襯底WH切割為 各個(gè)芯片。使用本實(shí)施方式1的探針卡的探針檢測(cè)，是對(duì)劃分出上述多個(gè)芯 片的晶片狀的襯底WH進(jìn)行的。另外，圖3示出該芯片的平面和將 其一部分放大后的圖。如圖3所示，在芯片CHP的主面的周邊部，配置有與LCD驅(qū)動(dòng) 電路電連接的多個(gè)焊盤(第1電極)PD3、 PD4 (凸形電極BMP)， 沿圖3中的芯片CHP的上側(cè)的長(zhǎng)邊和兩個(gè)短邊排列的焊盤PD3為輸 出端子，沿芯片CHP的下側(cè)的長(zhǎng)邊排列的焊盤PD4為輸入端子。LCD 驅(qū)動(dòng)電路的輸出端子數(shù)比輸入端子數(shù)多，因此，為盡量地增大相鄰的 焊盤PD3的間隔，將焊盤PD3沿芯片CHP的上側(cè)的長(zhǎng)邊和兩個(gè)短邊 排成2列，沿芯片CHP的上側(cè)的長(zhǎng)邊和兩個(gè)短邊將相鄰列的焊盤PD3 相互錯(cuò)開(kāi)地排列。在本實(shí)施方式1中，配置相鄰的焊盤PD3的節(jié)距 LP,例如約為68iam。而且，在本實(shí)施方式l中，焊盤PD3為平面 矩形，在與芯片CHP的外周相交(正交)的方向上延伸的長(zhǎng)邊的長(zhǎng) 度LA約為63jLim，沿芯片CHP的外周延伸的短邊的長(zhǎng)度LB約為 34jLim。另外，由于配置相鄰的焊盤PD3的節(jié)距LP約為68jum、焊 盤PD3的4豆邊的長(zhǎng)度LB約為34jLim,所以相鄰的焊盤PD3的間隔
約為34jLim。如上所述，焊盤PD3、 PD4,例如為由Au (金)形成的凸形電 極(凸起電極)，是用電解鍍、非電解鍍、蒸鍍或賊射等方法在芯片 CHP的輸入輸出端子(焊盤PD1 (參照?qǐng)D1 ))上形成的。圖4是焊 盤PD3的立體圖。焊盤PD3的高度LC約為15jLim，焊盤PD4也具 有相同的高度。在本實(shí)施方式1中，上述探針檢測(cè)，是在切割晶片狀的襯底WH 之前對(duì)各個(gè)芯片區(qū)域?qū)嵤┑?。此外，以下在說(shuō)明探針檢測(cè)(焊盤PD3、 PD4與探針接觸的工序)時(shí)，在沒(méi)有特別指明的情況下，芯片CHP 表示對(duì)晶片進(jìn)行切割之前的各芯片區(qū)域。圖5是表示上述芯片CHP與液晶板的連接方法的主要部分剖視 圖。如圖5所示，液晶板，例如由在主面上形成了像素電極DE1、 DE2的玻璃基板LS1 、液晶層LCL和隔著液晶層LCL與玻璃基板LS1 相對(duì)配置的玻璃基板LS2等形成。在本實(shí)施方式1中，能夠例示出 將芯片CHP面朝下鍵合以使焊盤PD3、 PD4分別與這種液晶板的玻 璃基板LS1的像素電極DE1、 DE2連接而將芯片CHP連接到液晶板 上的例子。圖6是本發(fā)明的實(shí)施方式1的探針卡(第1卡)的底面的主要部 分俯視圖，圖7是沿圖6中的A—A線的剖視圖。如圖6和圖7所示，本實(shí)施方式1的探針卡，例如由多層布線基 板(第1布線基板)1、薄膜片(第1片)2和柱塞3等形成。薄膜 片2由接觸環(huán)4C和處理環(huán)(process ring ) 4P固定于多層布線基板1 的底面，柱塞3安裝在多層布線基板1的上表面。在多層布線基板l 的中央部設(shè)置開(kāi)口部，在該開(kāi)口部?jī)?nèi)，薄膜片2與粘接環(huán)6粘接。在薄膜片2的底面，例如形成四角錐形或四角截錐形的多個(gè)探針 (接觸端子)7。在薄膜片2內(nèi)，形成與各探針7電連接并從各探針 7延伸到薄膜片2的端部的多條布線(第2布線)。在多層布線基板1 的底面，形成分別與該多條布線的端部電接觸的多個(gè)接受部(圖中省 略)，該多個(gè)接受部，通過(guò)在多層布線基板l內(nèi)形成的布線(第l布線)與設(shè)置在多層布線基板1的上表面的多個(gè)彈簧(POGO)座8電 連接。該彈簧座8，具有接受將來(lái)自測(cè)試器的信號(hào)導(dǎo)入到探針卡的銷 的功能。在本實(shí)施方式1中，薄膜片2，例如由以聚酰亞胺為主要成分的 薄膜形成，具有柔軟性。由柱塞3通過(guò)推壓件(推出機(jī)構(gòu))9和彈性 體9A從上面(背面)推壓形成有探針7的區(qū)域(第1區(qū)域)的薄膜 片2,通過(guò)將推壓件9推出而拉伸薄膜片2,將各探針7的頂端的位 置調(diào)整為與各自對(duì)應(yīng)的焊盤PD3、 PD4相對(duì)的位置。柱塞3由螺母 11固定于殼體12，殼體12由螺母13固定于加重部件14。在柱塞3 內(nèi)，裝有彈簧3A,利用該彈簧3A的彈性力通過(guò)壓銷3B向推壓件9、 彈性體9A和薄膜片2傳遞一定的推壓力。在本實(shí)施方式l中，作為 推壓件9的材質(zhì)，可以例示出42合金，作為彈性體9A，可以例示出 硅片。多層布線基板1和伸出環(huán)15，分別用螺栓16A、 16B安裝在聯(lián) 結(jié)部件17上，從而通過(guò)聯(lián)結(jié)部件17相互連接。伸出環(huán)15,用于使 薄膜片2中的形成有探針7的區(qū)域從多層布線基板1的底面伸出。另 外，加重部件14和粘接環(huán)6由螺栓16C聯(lián)結(jié)。而且，用螺栓16D將 彈簧頂壓部件18安裝在伸出環(huán)15上，在彈簧頂壓部件18和加重部 件14 (螺栓16C)之間設(shè)置有彈簧19 (加壓機(jī)構(gòu))。圖中雖然省略， 但該彈簧19例如在多層布線基板1的平面上配置在大約8個(gè)部位~ 12個(gè)部位。彈簧19的彈性力，當(dāng)在探針檢測(cè)中探針7與焊盤PD3、 PD4接觸而將揮:針卡向焊盤PD3、 PD4壓入時(shí)作用于加重部件14(螺 栓16C)。這時(shí)，借助于螺母ll、 13和螺栓16C的固定，使加重部件 14、推壓件9、彈性體9A、粘接環(huán)6和柱塞3成為一體(加壓機(jī)構(gòu))， 因此，在彈簧19的彈性力的作用下，使這些成為一體的構(gòu)件向焊盤 PD3、 PD4壓下。其結(jié)果是，從柱塞3內(nèi)的彈簧3A向薄膜片2傳遞 的推壓力，僅被用于拉伸薄膜片2。此處，圖8示出在使用將加重部件14固定于多層布線基板1而 且沒(méi)有安裝彈簧19的探針卡的情況下使探針7與焊盤PD3、 PD4(參照?qǐng)D3)接觸后的探針7向焊盤PD3、 PD4的壓入量(以下，記為行 程量)和施加在與探針7接觸的所有焊盤PD3 、 PD4上的負(fù)載的關(guān)系。 在這種情況下，對(duì)焊盤PD3、 PD4的負(fù)栽控制，只由柱塞3進(jìn)行。在 探針檢測(cè)時(shí)，行程量約為O.lmm以下，但如圖8所示，在使用沒(méi)有 安裝彈簧19的探針卡的情況下，當(dāng)行程量約為O.lmm以下時(shí)負(fù)載將 隨彈性體9A的彈性等變化，而且沒(méi)有由柱塞3進(jìn)行負(fù)載控制。而且， 雖然通過(guò)選擇具有適當(dāng)?shù)膹椈沙?shù)的彈簧3A也可以使柱塞3產(chǎn)生的 加重約為lkgf,但是如上所述柱塞3還要用于將推壓件9推出從而使 薄膜片2從多層布線基板1的底面伸出，因此很難自由地選擇彈簧常 數(shù)小的彈簧3A。即，在行程量約為O.lmm以下的實(shí)際使用區(qū)域中， 以低的負(fù)載使探針7與焊盤PD3、 PD4接觸是很困難的。另一方面，當(dāng)使用根據(jù)圖6和圖7說(shuō)明過(guò)的本實(shí)施方式1的探針 卡時(shí)，如上所述，從柱塞3內(nèi)的彈簧3A向薄膜片2傳遞的推壓力， 僅用于薄膜片2的拉伸，因此，如圖9所示，即使行程量約為O.lmm 以下時(shí)也可以由彈簧19的強(qiáng)度進(jìn)行負(fù)載控制。即，當(dāng)使用本實(shí)施方 式1的#1針卡時(shí)，在行程量約為O.lmm以下的實(shí)際使用區(qū)域內(nèi)能以 低的負(fù)載使探針7與焊盤PD3、 PD4接觸，可以使每l個(gè)探針7上的 負(fù)載不到3g。而且，當(dāng)想要進(jìn)行負(fù)栽的增減時(shí)，通過(guò)配置具有所需 的加重那樣的彈簧常數(shù)的彈簧19,能以O(shè).lg為單位實(shí)現(xiàn)。按照如上所述的本實(shí)施方式1的探針卡，能以低的負(fù)載使探針7 與焊盤PD3、 PD4接觸，因此，即使在芯片CHP (參照?qǐng)D3)具有在 焊盤PD3、 PD4下面也配置了布線和元件的結(jié)構(gòu)(參照?qǐng)Dl)的情況下， 也可以防止在探針檢測(cè)中因探針7與焊盤PD3 、 PD4接觸時(shí)的負(fù)載而 破壞該布線和元件。另外，在芯片CHP中，當(dāng)為使電路動(dòng)作加快而使用了機(jī)械強(qiáng)度 低、相對(duì)介電常數(shù)低的絕緣膜(例如SiOC等的相對(duì)介電常數(shù)約小于 3.0的硅玻璃類的由CVD法形成的Low-k(低介電常數(shù))絕緣膜或含 碳的硅氧化物類的由CVD法形成的Low-k絕緣膜、以及不限于CVD 法而以與這些絕緣膜類似的組成形成的多孔性的絕緣膜等)作為上層
布線和下層布線之間的層間絕緣膜時(shí)，擔(dān)心很容易在探針檢測(cè)中由探針與焊盤PD3、 PD4接觸時(shí)的負(fù)載引起絕緣膜或電路的破壞，但通過(guò) 使用本實(shí)施方式1的探針卡，能以低的負(fù)載使探針7與焊盤PD3、 PD4 接觸，因此可以防止發(fā)生這樣的故障。另夕卜，按照如上所述的本實(shí)施方式1的探針卡，能以低的負(fù)栽使 探針7與焊盤PD3、 PD4接觸，因此，可以大幅度地減小探針7與焊 盤PD3、 PD4接觸時(shí)對(duì)探針7造成的損傷。圖IO是將上述薄膜片2的底面的形成有探針7的區(qū)域的一部分 放大后示出的主要部分俯視圖，圖ll是沿圖IO中的B — B線的剖視 圖，圖12是沿圖10中的C —C線的剖視圖。上述探針7,是在薄膜片2中按平面六角形形成圖案的金屬膜 21A、 21B的一部分，是在金屬膜21A、 21B中的薄膜片2的底面按 四角錐形或四角截錐形凸出的部分。探針7，在薄膜片2的主面上按 照在上述芯片CHP上形成的焊盤PD3、 PD4的位置進(jìn)行配置，在圖 10中示出與焊盤PD3對(duì)應(yīng)的探針7的配置。在這些探針7中，探針 7A與排成2列的焊盤PD3中的相對(duì)靠近芯片CHP的外周的排列(以 下，記為第1列)的焊盤PD3相對(duì)應(yīng)，探針7B與排成2列的焊盤 PD3中的離芯片CHP的外周相對(duì)遠(yuǎn)的排列(以下，記為第2歹U )的 焊盤PD3相對(duì)應(yīng)。位于最接近的位置的探針7A和探針7B之間的距 離，由圖10中標(biāo)出的圖面的左右方向的距離LX和上下方向的距離 LY規(guī)定，距離LX為配置上述相鄰的焊盤PD3的節(jié)距LP的一半， 約為34jLim。另外，在本實(shí)施方式l中，距離LY,約為93jum。而 且，如圖13所示，從聚酰亞胺膜22的表面到探針7A、 7B的頂端的 高度LZ (針高)均為50|um以下(即使增大也應(yīng)在90)am以下)、 進(jìn)一步最好均在30jam以下。金屬膜21A、 21B，例如從下層起依次層疊銠膜和鎳膜而形成。 在金屬膜21A、 21B上形成聚酰亞胺膜22,在聚酰亞胺膜22上形成 與各金屬膜21電連接的布線(第2布線)23。布線23，在形成于聚 酰亞胺膜22上的通孔24的底部與金屬膜21A、 21B接觸。而且，在 聚酰亞胺膜22和布線23上，形成有聚酰亞胺膜25。如上所述，金屬膜21A、 21B的一部分為按四角錐形或四角截錐 形形成的探針7A、 7B，在聚酰亞胺膜22上形成通到金屬膜21A、 21B 的通孔24。因此，如將形成有探針7A的金屬膜21A和通孔24的平 面圖案和形成有探針7B的金屬膜21B和通孔24的平面圖案以相同 的方向配置，擔(dān)心會(huì)發(fā)生使相鄰的金屬膜21A和金屬膜21B接觸因 而不能從探針7A、 7B得到各自獨(dú)立的輸入輸出的故障。因此，在本 實(shí)施方式1中，如圖IO所示，形成有探針7B的金屬膜21B和通孔 24的平面圖案，是將形成有探針7A的金屬膜21A和通孔24的平面 圖案旋轉(zhuǎn)了 180。的圖案。由此，不將在平面上配置了探針7A和通 孔24的金屬膜21A的寬幅的區(qū)域和在平面上配置了探針7B和通孔 24的金屬膜21B的寬幅的區(qū)域配置在圖面的左右方向的直線上，而 是將金屬膜21A和金屬膜21B的平面正錐形的區(qū)域配置在圖面的左 右方向的直線上。其結(jié)果是，能夠防止發(fā)生相鄰的金屬膜21A和金 屬膜21B接觸的故障，而且，即使以窄節(jié)距配置焊盤PD3，也可以 將探針7A、 7B配置在與其對(duì)應(yīng)的位置上。在本實(shí)施方式1中，用圖3說(shuō)明了將焊盤PD3排成2列的情況， 但也存在著如圖14所示排成1列的芯片。對(duì)于這種芯片，如圖15 所示，能夠通過(guò)使用將上述金屬膜21A的寬幅的區(qū)域配置在圖面的 左右方向的直線上的薄膜片2來(lái)應(yīng)對(duì)。另外，在像這樣將焊盤PD3 排成1列、例如在與芯片CHP的外周相交(正交)的方向上延伸的 長(zhǎng)邊的長(zhǎng)度約為140jam，沿芯片CHP的外周延伸的短邊的長(zhǎng)度LB 約為19jam、相鄰的焊盤PD3的配置節(jié)距LP約為34jum、相鄰的焊 盤PD3的間隔約為15nm的情況下，能夠使長(zhǎng)邊與圖3中示出的焊 盤PD3相比約為2倍以上，使短邊方向上的焊盤PD3的中心位置與 圖3中示出的焊盤PD3的中心位置一致，因此可以使用由圖10~圖 12說(shuō)明過(guò)的薄膜片2，使探針7A、 7B分別在圖16中示出的位置POS1 、 POS2與焊盤PD3接觸。另外，當(dāng)焊盤PD3的個(gè)數(shù)更多時(shí)，有時(shí)也排成3列以上。圖17
是與排成3列的焊盤PD3對(duì)應(yīng)的薄膜片2的主要部分俯視圖，圖18 是與排成4列的焊盤PD3對(duì)應(yīng)的薄膜片2的主要部分俯視圖。如果 芯片CHP的尺寸相同，則用圖10說(shuō)明過(guò)的距離LX將隨焊盤PD3 的排列數(shù)增加而變得更窄，所以進(jìn)而擔(dān)心包括上述金屬膜21A、 21B 的金屬膜相接觸。因此，如圖17和圖18所示，通過(guò)將金屬膜21A、 21B、 21C、 21D取為例如使圖10中示出的金屬膜21A的平面圖案旋 轉(zhuǎn)了 45。的圖案，可防止發(fā)生金屬膜21A、 21B、 21C、 21D相互接 觸的故障。另外，此處說(shuō)明了使圖10中示出的金屬膜21A的平面圖 案旋轉(zhuǎn)了45。的例子，但并不限定于45。，只要能夠防止金屬膜21A、 21B、 21C、 21D的相互接觸，也可以是其他的旋轉(zhuǎn)角度。此外，在 金屬膜21C上，形成有與配置在比探針7B所對(duì)應(yīng)的焊盤PD3更為靠 近芯片CHP內(nèi)的內(nèi)側(cè)的焊盤PD3對(duì)應(yīng)的探針7C,在金屬膜21D上， 形成有與配置在比探針7C所對(duì)應(yīng)的焊盤PD3更為靠近芯片CHP內(nèi) 的內(nèi)側(cè)的焊盤PD3對(duì)應(yīng)的探針7D。此處，圖19是沿圖18中的D —D線的主要部分剖視圖，圖20 是沿圖18中的E—E線的主要部分剖視圖。如圖18所示，在配置了 具有與4列的焊盤PD3對(duì)應(yīng)的探針7A~7D的金屬膜21A~21D的 情況下，很難在同 一個(gè)布線層形成自上層起與金屬膜21A ~ 21D分別 電連接的所有布線。其原因是，由于上述距離LX變窄，產(chǎn)生了使各 金屬膜21A 21D相互接觸的可能性，同時(shí)產(chǎn)生了使與金屬膜21A 21D電連接的布線也相互接觸的可能性。因此，在本實(shí)施方式l中，可以例示出如圖19和圖20所示由2 層的布線層(布線23、 26)形成這些布線。此外，在布線26和聚酰 亞胺膜25上，形成有聚酰亞胺膜27。相對(duì)地靠下層的布線23在形 成于聚酰亞胺膜22上的通孔24的底部與金屬膜21A、 21C接觸，相 對(duì)地靠上層的布線26在形成于聚酰亞胺膜22、 25上的通孔28的底 部與金屬膜21B、 21D接觸。由此，在同一個(gè)布線層上，可以確保加 大相鄰的布線23或布線26的間隔，因此，能夠防止發(fā)生^f吏相鄰的布 線23或布線26相接觸的故障。而且，當(dāng)使焊盤PD3為5列以上、 使與其對(duì)應(yīng)的探針數(shù)增加因而使上述距離LX變得狹窄時(shí)，也可以通 過(guò)形成更多層的布線層來(lái)擴(kuò)大布線間隔。以下，用圖21 ~圖27與其制造工序一起說(shuō)明本實(shí)施方式1的薄 膜片2的結(jié)構(gòu)。圖21 ~圖27,是具有與用圖10 ~圖12說(shuō)明過(guò)的2 列的焊盤PD3 (參照?qǐng)D3 )對(duì)應(yīng)的探針7A、 7B的薄膜片2的制造工 序中的主要部分剖視圖。首先，如圖21所示，準(zhǔn)備由厚0.2mm 0.6mm左右的硅構(gòu)成的 晶片31，用熱氧化法在該晶片31的兩面形成膜厚0.5jum左右的氧 化硅膜32。接著，將光致抗蝕劑膜作為掩模對(duì)晶片31的主面?zhèn)鹊难?化硅膜32進(jìn)行蝕刻，在晶片31的主面?zhèn)鹊难趸枘?2上形成通到 晶片31的開(kāi)口部。然后，將剩下的氧化硅膜32作為掩模，使用強(qiáng)堿 水溶液(例如氫氧化鉀水溶液)對(duì)晶片31進(jìn)行各向異性蝕刻，從而 在晶片31的主面上形成由(111 )面圍出的四角錐形或四角截錐形的 孔33。接著，如圖22所示，通過(guò)采用氫氟酸和氟化銨的混合液的濕法 蝕刻將形成上述孔33時(shí)用作掩模的氧化硅膜32除去。接著，通過(guò)對(duì) 晶片31進(jìn)行熱氧化處理，在包括孔33的內(nèi)部的晶片31的整個(gè)表面 上形成膜厚0.5jnm左右的氧化硅膜34。然后，在包括孔33的內(nèi)部 的晶片31的主面上形成導(dǎo)電性膜35。該導(dǎo)電性膜35,例如可以通過(guò) 用'減射法或蒸鍍法依次淀積膜厚0.1 um左右的^t各膜和膜厚1 um左 右的銅膜而形成。接著，在導(dǎo)電性膜35上形成光致抗蝕劑膜，并用 光刻技術(shù)將要在后面的工序中形成金屬膜21A、 21B(參照?qǐng)D10~圖 12)的區(qū)域的光致抗蝕劑膜除去，形成開(kāi)口部。然后，用以導(dǎo)電性膜35為電極的電解鍍法，在上述光致抗蝕劑 膜的開(kāi)口部的底部顯露出的導(dǎo)電性膜35上依次淀積硬度高的導(dǎo)電性 膜37和導(dǎo)電性膜38。在本實(shí)施方式1中，可以例示出取導(dǎo)電性膜37 為銠膜、取導(dǎo)電性膜38為鎳膜。通過(guò)到此為止的工序，可以由導(dǎo)電 性膜37、 38形成上述金屬膜21A、 21B。而且，孑L33內(nèi)的導(dǎo)電性膜 37、 38為上述探針7A、 7B。此外，導(dǎo)電性膜35，在后面的工序中
被除去，該工序?qū)⒃诤笪闹姓f(shuō)明。在金屬膜21A、 21B上，當(dāng)在后面的工序中形成了上述探針7A、 7B時(shí)，由銠膜形成的導(dǎo)電性膜37成為表面，導(dǎo)致導(dǎo)電性膜37與焊 盤PD3直接接觸。因此，作為導(dǎo)電性膜37,最好選擇硬度高、且耐 磨耗性優(yōu)良的材質(zhì)。而且，由于導(dǎo)電性膜37與焊盤PD3直接接觸， 當(dāng)由探針7A、 7B削掉的焊盤PD3的碎屑附著在導(dǎo)電性膜37上時(shí)， 必需有將該碎屑除去的清潔工序，因而有可能使探針檢測(cè)工序拖長(zhǎng)。 因此，作為導(dǎo)電性膜37最好選擇使形成焊盤PD3的材料難于附著的 材質(zhì)。所以，在本實(shí)施方式1中，選擇滿足這些條件的銠膜作為導(dǎo)電 性膜37。由此，可以將該清潔工序省去。接著，在將用于形成金屬膜21A、 21B(導(dǎo)電性膜37、 38)的光 致抗蝕劑膜除去后，如圖23所示，覆蓋金屬膜21A、 21B和導(dǎo)電性 膜35地形成聚酰亞胺膜22(也可參照?qǐng)D11和圖12)。接著，在該聚 酰亞胺膜22上形成通到金屬膜21A、 21B的上述通孔24。該通孔24, 通過(guò)利用激光的鉆孔加工或?qū)X膜作為掩模的干法蝕刻形成。下一步，如圖24所示，在包括通孔24的內(nèi)部的聚酰亞胺膜22 上形成導(dǎo)電性膜42。該導(dǎo)電性膜42,例如可以通過(guò)用賊射法或蒸鍍 法依次淀積膜厚0.1 iam左右的鉻膜和膜厚1 jam左右的銅膜而形成。 接著，在導(dǎo)電性膜42上形成光致抗蝕劑膜后，用光刻技術(shù)將該光致 抗蝕劑膜形成圖案，在光致抗蝕劑膜上形成通到導(dǎo)電性膜42的開(kāi)口 部。然后，用電鍍法在該開(kāi)口部?jī)?nèi)的導(dǎo)電性膜42上形成導(dǎo)電性膜43。 在本實(shí)施方式l中，作為導(dǎo)電性膜43可以例示出銅膜、或從下層起 依次淀積銅膜和鎳膜的層疊膜。之后，在將上述光致抗蝕劑膜除去后，將導(dǎo)電性膜43作為掩模 對(duì)導(dǎo)電性膜42進(jìn)行蝕刻，由此形成由導(dǎo)電性膜42、 43構(gòu)成的布線 23。布線23,可以在通孔24的底部與金屬膜21A、 21B電連接。接 著，如圖25所示，在晶片31的主面上形成上述聚酰亞胺膜25。接著，如圖26所示，例如通過(guò)采用氫氟酸和氟化銨的混合液的 蝕刻將晶片31的背面的氧化硅膜34除去。接著，通過(guò)使用了強(qiáng)堿水 溶液(例如氬氧化鉀水溶液)的蝕刻，將作為用于形成薄膜片2的型 材的晶片31除去，制成本實(shí)施方式1的薄膜片2。然后，通過(guò)蝕刻 依次將氧化硅膜34和導(dǎo)電性膜35除去。這時(shí)，氧化硅膜34用氫氟 酸或氟化銨的混合液進(jìn)行蝕刻，對(duì)導(dǎo)電性膜35所含有的鉻膜用高錳 酸鉀水溶液進(jìn)行蝕刻，對(duì)導(dǎo)電性膜35所含有的銅膜用》威性銅蝕刻液 進(jìn)行蝕刻。通過(guò)到此為止的工序，使作為形成探針7A、 7B的導(dǎo)電性 膜37 (參照?qǐng)D22)的銠膜呈現(xiàn)在探針7A、 7B的表面。如上所述， 對(duì)于在表面上形成有銠膜的探針7A、 7B,作為與探針7A、 7B接觸 的焊盤PD3的材料的Au等很難附著，硬度比Ni高、且難于被氧化， 因而可以^f吏接觸電阻穩(wěn)定?？墒?，用圖7說(shuō)明過(guò)的推壓件9和彈性體9A,也可以粘貼在制 造中的薄膜片2上。如圖27所示，在形成聚酰亞胺膜25后，用環(huán)氧 樹(shù)脂類的樹(shù)脂制粘接劑依次將彈性體9A和推壓件9粘貼在聚酰亞胺 膜25的表面上。之后通過(guò)用圖26說(shuō)明過(guò)的工序制造薄膜片2(參照 圖28)。這樣，在將推壓件9和彈性體9A粘貼在制造中的薄膜片2 上時(shí)，由于推壓件9用線性膨脹系數(shù)與形成芯片CHP的硅接近的42 合金形成，通過(guò)預(yù)先將各探針7形成為處于與對(duì)應(yīng)的焊盤PD3、 PD4 彼此相對(duì)的位置，能夠省略在將薄膜片2安裝在探針卡上時(shí)通過(guò)使推 壓件9推出而拉伸薄膜片2來(lái)將各探針7的頂端的位置調(diào)整為分別與 焊盤PD3、 PD4相對(duì)的位置的工序。 (實(shí)施方式2)本實(shí)施方式2，是將在上述實(shí)施方式1中說(shuō)明過(guò)的薄膜片2 (參 照?qǐng)D7)取為另一種結(jié)構(gòu)的方式。本實(shí)施方式2的薄膜片2的制造工序，到上述實(shí)施方式1中用圖 21 ~圖25圖說(shuō)明過(guò)的工序?yàn)橹故峭瑯拥?。之后，如圖29所示，在聚 酰亞胺膜25的上表面粘接金屬片45。這時(shí)，聚酰亞胺膜25，起著金 屬片45的粘接層的作用。作為該金屬片45,選用線性膨脹系數(shù)低、 且與由硅形成的晶片31的線性膨脹系數(shù)接近的材質(zhì)，在本實(shí)施方式 2中，例如，可以例示出42合金(為鎳42%、鐵58%的合金，線性
膨脹系數(shù)4ppm/°C )或殷鋼(為鎳36%、鐵64%的合金，線性膨脹系 數(shù)1.5ppm廠C)。另外，也可以代替使用金屬片45而形成材質(zhì)與晶片 31相同的硅膜，還可以是具有與硅大致相同的線性膨脹系數(shù)的材質(zhì)， 例如鐵、鎳和鈷的合金、或陶瓷和樹(shù)脂的混合材料。為粘接這種金屬 片45，可以通過(guò)加熱加壓壓接實(shí)現(xiàn)，即，在晶片31的主面上進(jìn)行對(duì) 位使之重合， 一邊以10 ~ 200kgf/cm2的程度進(jìn)行加壓一邊以聚酰亞胺 膜25的玻璃化轉(zhuǎn)變點(diǎn)溫度以上的溫度進(jìn)行加熱。通過(guò)用聚酰亞胺膜25粘接這種金屬片45，能夠謀求提高所形成 的薄膜片2的強(qiáng)度。而在沒(méi)有粘接金屬片45的情況下，由于探針檢 測(cè)時(shí)的溫度所引起的薄膜片2和作為檢測(cè)對(duì)象的晶片的膨脹或收縮， 探針7A、 7B與所對(duì)應(yīng)的焊盤PD3的相對(duì)位置將產(chǎn)生偏移，擔(dān)心會(huì) 發(fā)生探針7A、 7B和所對(duì)應(yīng)的焊盤PD3不能接觸的故障。另一方面， 按照本實(shí)施方式2，由于粘接了金屬片45，能夠使探針檢測(cè)時(shí)的溫度 所引起的薄膜片2和作為檢測(cè)對(duì)象的晶片的膨脹量或收縮量一致。因 此，能夠防止探針7A、 7B和所對(duì)應(yīng)的焊盤PD3的相對(duì)位置產(chǎn)生偏 移。即，探針7A、 7B和所對(duì)應(yīng)的焊盤PD3始終能夠保持電接觸而 與探針檢測(cè)時(shí)的溫度無(wú)關(guān)。而且，可以確保薄膜片2和作為檢測(cè)對(duì)象 的晶片的相對(duì)的位置精度。然后，將用光刻技術(shù)形成圖案后的光致抗蝕劑膜作為掩模對(duì)金屬 片45進(jìn)行蝕刻，在探針7A、 7B上的金屬片45上形成開(kāi)口部46， 并在平面上在金屬膜21A之間或金屬膜21B之間的區(qū)域內(nèi)的金屬片 45上形成開(kāi)口部47。在本實(shí)施方式2中，該蝕刻，可以是使用了氯 化鐵溶液的噴霧蝕刻。接著，在將上述光致抗蝕劑膜除去后，如圖30所示，在開(kāi)口部 46內(nèi)，形成彈性體48。這時(shí)，彈性體48形成為在開(kāi)口部46的上部 露出預(yù)定量。在本實(shí)施方式2中，作為形成彈性體48的方法，可以 例示出在開(kāi)口部46內(nèi)印刷或點(diǎn)膠涂敷彈性樹(shù)脂的方法、或設(shè)置硅片 的方法。彈性體48,可以緩和多個(gè)探針7A、 7B的頂端與焊盤PD3 接觸時(shí)的沖擊，同時(shí)通過(guò)局部的變形吸收各個(gè)探針7A、 7B的頂端的
高度偏差，并通過(guò)模擬了焊盤PD3的高度偏差的均勻的陷入實(shí)現(xiàn)探 針7A、 7B的頂端與焊盤PD3的接觸。接著，如圖31所示，與在上述實(shí)施方式1中用圖26說(shuō)明過(guò)的工 序同樣地將2層的氧化硅膜34、晶片31和導(dǎo)電性膜35除去。然后，如圖32所示，將開(kāi)口部47下面的聚酰亞胺膜25、 22除 去，形成開(kāi)口部49。該開(kāi)口部49，可以通過(guò)利用激光的鉆孔加工或 將金屬片45和彈性體48作為掩模的干法蝕刻形成。之后，如圖33 所示，在彈性體48上粘接在上述實(shí)施方式1中也說(shuō)明過(guò)的推壓件9， 制成本實(shí)施方式2的薄膜片2。按照上述工序制成的本實(shí)施方式2的薄膜片2,通過(guò)粘接金屬片 45而提高了剛性。另夕卜，如圖34所示，當(dāng)在作為檢測(cè)對(duì)象的晶片(芯 片CHP)上產(chǎn)生翹曲時(shí)，在焊盤PD3的高度和焊盤PD4的高度之間 產(chǎn)生差值S。因此，當(dāng)產(chǎn)生這種差值S時(shí)，擔(dān)心會(huì)發(fā)生探針7A、 7B 不能與高度相對(duì)較低的焊盤PD4接觸的故障。但是，由于在金屬膜 21A間(金屬膜21B間)形成有開(kāi)口部49,薄膜片2在開(kāi)口部49的 剛性降低。因此，如果在探針檢測(cè)時(shí)通過(guò)推壓件9施加壓力，則在彈 性體48的彈性變形的范圍內(nèi)使得薄膜片2在開(kāi)口部49具有高度差。 其結(jié)果是，由于能夠使薄膜片2產(chǎn)生消除上述差值S的高度差，因此 能夠使所有的探針7A、 7B與焊盤PD3、 PD4可靠地接觸。另外，如圖35所示，當(dāng)在作為檢測(cè)對(duì)象的晶片(芯片CHP)的 主面上附著了異物DST這樣的時(shí)候，如在薄膜片2上沒(méi)有設(shè)置上述 開(kāi)口部49，則當(dāng)要使探針7A、 7B與焊盤PD3、 PD4接觸時(shí)薄膜片2 將觸及異物DST,因而擔(dān)心會(huì)發(fā)生探針7A、 7B不能與焊盤PD3、PD4 接觸的故障。而且，也擔(dān)心由于薄膜片2觸及異物DST而使薄膜片 2變形，特別是，當(dāng)異物DST存在于探針7A、 7B的近旁時(shí)，還擔(dān)心 會(huì)發(fā)生使探針7A、 7B陷入到薄膜片2內(nèi)部的故障。但是，由于設(shè)有 上述開(kāi)口部49,能夠使異物DST在平面上位于開(kāi)口部49內(nèi)，因此 可以減低發(fā)生這些故障的概率。此處，-說(shuō)明上迷開(kāi)口部49的平面圖案。圖36、圖38、圖40、圖42和圖44是薄膜片2的底面的主要部分俯視圖，圖37、圖39、 圖41、圖43和圖45分別為沿圖36、圖38、圖40、圖42和圖44 中的F—F線的主要部分剖視圖。在本實(shí)施方式2中，作為開(kāi)口部49的平面圖案，首先，可以例 示出如圖36所示的矩形圖案。當(dāng)因采用這樣的矩形圖案而使薄膜片 2的剛性過(guò)低時(shí)，也可以采用如圖38所示在平面矩形的開(kāi)口部49的 對(duì)角線上按梁狀留下聚酰亞胺膜22、 25和金屬片45的結(jié)構(gòu)。由此， 能夠保證薄膜片2所需的剛性。另外，也可以采用如圖40所示將如 圖38所示的開(kāi)口部49的圖案加工成縫隙狀并留下上述的梁狀的聚酰 亞胺膜22、 25和金屬片45的結(jié)構(gòu)。由此，也能夠保證薄膜片2所需 的剛性。這種縫隙狀的開(kāi)口部49，如通過(guò)如用圖32所說(shuō)明的利用激 光的鉆孔加工形成，可以縮短加工所需的時(shí)間。另外，當(dāng)用圖6和圖 7 i兌明過(guò)的粘接環(huán)6和推壓件9為平面圓形時(shí)，也可以如圖42所示 使開(kāi)口部49為平面圓形的圖案。當(dāng)粘接環(huán)6和推壓件9為平面圓形 時(shí)，如開(kāi)口部49為平面矩形的圖案，則擔(dān)心無(wú)用的力會(huì)在矩形圖案 的角部等集中，但通過(guò)釆用平面圓形的圖案，可以防止這種無(wú)用的力 的集中。另外，像用圖3說(shuō)明過(guò)的那樣，作為檢測(cè)對(duì)象的芯片CHP, 是在平面上具有短邊和長(zhǎng)邊的矩形，因此，也可以采用如圖44所示 以具有短邊和長(zhǎng)邊的平面矩形的圖案形成開(kāi)口部49并在該圖案內(nèi)按 沿短邊的方向延伸的多個(gè)梁狀留下聚酰亞胺膜22、 25和金屬片45 的結(jié)構(gòu)。由此，能夠保證薄膜片2所需的剛性。按照如上所述的本實(shí)施方式2，也能取得與上述實(shí)施方式1相同 的效果。(實(shí)施方式3)圖46是表示形成了本實(shí)施方式3的半導(dǎo)體集成電路器件的芯片 的主要部分剖視圖，圖面左側(cè)的剖面表示形成了層疊布線的區(qū)域，圖 面右側(cè)的剖面表示形成了鍵合焊盤(以下簡(jiǎn)記為焊盤)的區(qū)域。例如在由p型的單晶Si (硅)構(gòu)成的襯底81的主面上形成有p 型阱82，在p型阱的元件隔離區(qū)域形成有元件隔離溝83。元件隔離
溝83,具有在對(duì)襯底81進(jìn)行蝕刻而形成的溝內(nèi)埋入氧化硅等的絕緣 膜84的結(jié)構(gòu)。n溝道型MISFETQn,主要由柵極絕緣膜85、柵極電極86和LDD (Lightly Doped Drain:輕摻雜漏極)結(jié)構(gòu)的n型半導(dǎo)體區(qū)域(源極、 漏極)87構(gòu)成。柵極電極86,例如，由層疊了摻雜P (磷)的低電 阻多晶硅膜、WN(氮化鴒)膜和W(鵠)膜的3層的導(dǎo)電性膜形成。在n溝道型MISFET的上部，形成有氧化石圭膜89。在該氧化硅 膜89上形成有通到n溝道型MISFETQn的n型半導(dǎo)體區(qū)域(源極、 漏極)87的接觸孔，在該接觸孔的內(nèi)部，例如埋入由勢(shì)壘金屬(TiN/Ti) 和W膜的層疊膜構(gòu)成的插塞90。在氧化硅膜89上，形成有第l層布線91。該布線91,例如由包 括作為主成分含有Al的膜厚較厚的Al合金膜(例如含有Cu (銅) 和Si )、和將該Al合金膜夾在中間的膜厚較薄的Ti膜和TiN膜的3 層的導(dǎo)線性膜形成。而且，布線91，通過(guò)上述插塞90與n溝道型 MISFETQn的n型半導(dǎo)體區(qū)域(源極、漏極)87中的一個(gè)電連接。在布線91的上部，形成有氧化硅膜92。在該氧化硅膜92上形 成有通到布線91的4妾觸孔，在該接觸孔的內(nèi)部，埋入與上述插塞90 同樣地由勢(shì)壘金屬(TiN/Ti)和W膜的層疊膜構(gòu)成的插塞93。在氧化硅膜92上，形成有結(jié)構(gòu)與布線91相同的第2層布線94。 該布線94,通過(guò)上述插塞93與布線91電連接。在布線94上，形成有氧化硅膜95。在該氧化硅膜95上形成有 通到布線94的4妾觸孔96，在其內(nèi)部，埋入與上述插塞90、 93同樣 地由勢(shì)壘金屬(TiN/Ti)和W膜的層疊膜構(gòu)成的插塞97。在氧化硅膜95上，形成有結(jié)構(gòu)與布線91、 94相同的第3層布線 98A、 98B。配置在形成了層疊布線的區(qū)域內(nèi)的布線98A,通過(guò)插塞 97與布線94電連接。而布線98B配置在形成了焊盤的區(qū)域。在布線98上，層疊著在等離子體中形成的氧化硅膜99、 100。 在形成了層疊布線的區(qū)域內(nèi)，在氧化硅膜99、 100上形成有通到布線 98A的接觸孔101A,在其內(nèi)部，埋入與上述插塞90、 93、 97同樣地
由膜厚較薄的勢(shì)壘金屬(TiN/Ti)和膜厚較厚的W膜的層疊膜構(gòu)成 的插塞102A。另一方面，在形成了焊盤的區(qū)域內(nèi)，在氧化硅膜99、 100上形成通到布線98B的4妄觸孔IOIB，在其內(nèi)部埋入由勢(shì)壘金屬 (TiN/Ti)和W膜的層疊膜構(gòu)成的插塞102B。在形成了層疊布線的區(qū)域內(nèi)，在氧化硅膜IOO上形成有第4層布 線103。另外，在插塞102B的上部，形成有焊盤(焊盤電極)BP。上述布線103，由包括膜厚較厚的Al合金膜和將該Al合金膜夾 在中間的膜厚較薄的Ti膜和TiN膜的3層的導(dǎo)線性膜形成。該布線 103，通過(guò)上述插塞102A與布線98A電連接。而且，焊盤BP，用與 3層的導(dǎo)線性膜所構(gòu)成的上述布線103在同一工序中形成的布線形 成。在第4層布線103和焊盤BP的上部，形成有例如由層疊了氧化 硅膜104A和氮化硅膜104B的2層的絕緣膜構(gòu)成的表面保護(hù)膜104。 而且，在焊盤BP的上部，在該表面保護(hù)膜104上形成有通到焊盤 BP的開(kāi)口部105。本實(shí)施方式3的芯片，用鍵合導(dǎo)線(圖示省略)安裝。對(duì)這樣的 芯片也可以用在上述實(shí)施方式1、2中說(shuō)明過(guò)的探針卡實(shí)施探針檢測(cè)。 這時(shí)，上述實(shí)施方式1、 2中說(shuō)明過(guò)的探針7 (參照?qǐng)D7)接觸的是焊 盤BP。在探針檢測(cè)結(jié)束后，將襯底81分割為各個(gè)芯片，通過(guò)將鍵合 導(dǎo)線與焊盤BP和安裝襯底(圖示省略)連接來(lái)將芯片安裝在安裝襯 底上。按照如上所述的本實(shí)施方式3，也能取得與上述實(shí)施方式1、 2 相同的效果。以上，根據(jù)實(shí)施方式具體地說(shuō)明了由本發(fā)明人所進(jìn)行的發(fā)明，但 本發(fā)明并不限定于上述實(shí)施方式，在不脫離本發(fā)明的主旨的范圍內(nèi)可 以進(jìn)行各種變更。例如，在上述實(shí)施方式中，說(shuō)明了使在薄膜片上形成的探針與凸 形電極接觸而實(shí)施探針檢測(cè)的情況，但也可以在形成凸形電極之前使 探針與配置在凸形電極下面的焊盤接觸來(lái)實(shí)施探針檢測(cè)。
(工業(yè)上的可利用性)本發(fā)明的半導(dǎo)體集成電路器件的制造方法，例如可以廣泛地應(yīng)用 于半導(dǎo)體集成電路器件的制造工序中的探針檢測(cè)工序。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件的制造方法，包括以下工序(a)準(zhǔn)備半導(dǎo)體晶片的工序，其中，上述半導(dǎo)體晶片被劃分為多個(gè)芯片區(qū)域，在上述多個(gè)芯片區(qū)域的每一個(gè)中形成了半導(dǎo)體集成電路，在主面上形成了與上述半導(dǎo)體集成電路電連接的多個(gè)第一電極；(b)準(zhǔn)備第一卡的工序，其中，上述第一卡包括形成了第一布線的第一布線基板；被保持在上述第一布線基板上的第一片，該第一片形成有用于與上述多個(gè)第一電極接觸的多個(gè)接觸端子和與上述多個(gè)接觸端子電連接的第二布線且上述第二布線與上述第一布線電連接并且上述多個(gè)接觸端子的頂端與上述半導(dǎo)體晶片的主面相對(duì)；將上述第一片中形成了上述多個(gè)接觸端子的第一區(qū)域與上述第一布線基板隔開(kāi)地保持的粘接環(huán)；將上述第一片中的上述第一區(qū)域從背面?zhèn)韧瞥龅耐瞥鰴C(jī)構(gòu)；以及控制使上述多個(gè)接觸端子的上述頂端與上述多個(gè)第一電極接觸時(shí)的接觸加壓量的加壓機(jī)構(gòu)；(c)使上述多個(gè)接觸端子的上述頂端與上述多個(gè)第一電極接觸來(lái)進(jìn)行上述半導(dǎo)體集成電路的電檢測(cè)的工序，此處，上述推出機(jī)構(gòu)產(chǎn)生的上述第一區(qū)域的推出量和上述加壓機(jī)構(gòu)產(chǎn)生的上述接觸加壓量，被分別獨(dú)立地進(jìn)行控制。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其特 征在于上述接觸端子的頂端，由上述粘接環(huán)推出。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其特 征在于在上述(c)工序時(shí)，施加于1個(gè)上述接觸端子的負(fù)載小于3g。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其特 征在于在上述半導(dǎo)體晶片的上述主面上，形成有介電常數(shù)比SiCb低的 絕緣膜。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其特 征在于上述半導(dǎo)體集成電路，配置在上述第一電極的下面。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其特 征在于上述第一電極，是以金為主成分的凸起電極或以鋁為主成分的焊 盤電極。
7. —種半導(dǎo)體集成電路器件的制造方法，包括以下工序(a) 準(zhǔn)備半導(dǎo)體晶片的工序，其中，上述半導(dǎo)體晶片被劃分為 多個(gè)芯片區(qū)域，在上述多個(gè)芯片區(qū)域的每1個(gè)中形成了半導(dǎo)體集成電 路，在主面上形成了與上述半導(dǎo)體集成電路電連接的多個(gè)第一電極；(b) 準(zhǔn)備第一卡的工序，其中，上述第一卡包括形成了第一 布線的第一布線基板；被保持在上述第一布線基板上的第一片，該第 一片形成有用于與上述多個(gè)第一電極接觸的多個(gè)接觸端子和與上述 多個(gè)接觸端子電連接的第二布線且上述第二布線與上述第一布線電 連接并且上述多個(gè)接觸端子的頂端與上述半導(dǎo)體晶片的主面相對(duì)；將 上述第一片中形成了上述多個(gè)接觸端子的第一區(qū)域與上述第一布線 基板隔開(kāi)地保持的粘接環(huán)；將上述第一片中的上述第一區(qū)域從背面?zhèn)?推出的推出機(jī)構(gòu)；以及控制使上述多個(gè)接觸端子的上述頂端與上述多 個(gè)第一電極，接觸時(shí)的接觸加壓量的加壓機(jī)構(gòu)；(c) 使上述多個(gè)接觸端子的上述頂端與上述多個(gè)第一電極接觸 來(lái)進(jìn)行上述半導(dǎo)體集成電路的電檢測(cè)的工序。此處，上述推出機(jī)構(gòu)，粘貼在上述第一片的上述第一區(qū)域的上述 背面?zhèn)?，上述推出機(jī)構(gòu)產(chǎn)生的上述第一區(qū)域的推出量和上述加壓機(jī)構(gòu)產(chǎn) 生的上述接觸加壓量，被分別獨(dú)立地進(jìn)行控制。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件的制造方法，其特 征在于上述接觸端子的頂端，由上述粘接環(huán)推出。
9. 根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件的制造方法，其特 征在于在上述(c)工序時(shí)，施加于一個(gè)上述接觸端子的負(fù)載小于3g。
10. 根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件的制造方法，其 特征在于在上述半導(dǎo)體晶片的上述主面上，形成有介電常數(shù)比Si02低的 絕緣膜。
11. 根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路器件的制造方法，其 特征在于上述半導(dǎo)體集成電路，配置在上述第一電極的下面。
12. 根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路器件的制造方法，其 特征在于上述第一電極，是以金為主成分的凸起電極或以鋁為主成分的焊 盤電才及。
全文摘要
在探針檢測(cè)時(shí)，為使探針與測(cè)試焊盤接觸而不破壞在芯片內(nèi)形成的電路，借助于螺母(11、13)和螺栓(16C)的固定，使加重部件(14)、推壓件(9)、彈性體(9A)、粘接環(huán)(6)和柱塞(3)成為一體，在設(shè)置在彈簧頂壓部件(18)和加重部件(14)之間的彈簧(19)的彈性力的作用下，使這些成為一體的構(gòu)件向焊盤(PD3、PD4)壓下，使從柱塞(3)內(nèi)的彈簧(3A)向薄膜片(2)傳遞的推壓力，僅用于薄膜片(2)的拉伸。
文檔編號(hào)G01R1/073GK101133487SQ20058004888
公開(kāi)日2008年2月27日 申請(qǐng)日期2005年3月11日 優(yōu)先權(quán)日2005年3月11日
發(fā)明者岡元正芳, 岡本直樹(shù), 寄崎真吾, 成塚康則, 本山康博, 松本秀幸, 長(zhǎng)谷部昭男 申請(qǐng)人:株式會(huì)社瑞薩科技