專利名稱：基于單晶體的高精度雷達差頻時基產(chǎn)生方法和電路的制作方法
技術領域：
本發(fā)明涉及導波雷達及雷達設備，尤其涉及一種導波雷達設備可采用的差頻時基產(chǎn)生方法和電路。
背景技術：
目前，市場上的導波雷達物位儀表種類比較多，并且大都采用鎖相環(huán)(PLL或DLL)技術產(chǎn)生兩路同頻不同相信號，而后進行后續(xù)處理的。但此種技術的不足之處在于鎖相環(huán)電路都是由分離元器件構(gòu)成的，溫度性能較差，抗電磁干擾能力差，測量精度難以掌控。所以對元器件的選擇、生產(chǎn)工藝的要求都比較高。

發(fā)明內(nèi)容
本發(fā)明的目的是克服了現(xiàn)有技術中的不足，提供一種兩路固定頻差信號的產(chǎn)生方法，并提供一種運行更穩(wěn)定、可以升級的固定差頻時基產(chǎn)生電路。
本發(fā)明采用如下的技術方案一種基于單晶體的高精度雷達差頻時基產(chǎn)生方法，包括下列步驟(1)利用晶體振蕩電路產(chǎn)生現(xiàn)場可編程門陣列的工作時鐘；(2)由現(xiàn)場可編程門陣列及其外圍電路通過直接頻率合成模塊生成數(shù)字正弦信號，并同時生成與該數(shù)字正弦信號具有固定差頻的方波信號；(3)所述的數(shù)字正弦信號經(jīng)過處理后生成穩(wěn)定的正弦信號；該穩(wěn)定的正弦信號經(jīng)過鑒相電路后形成方波信號；再經(jīng)過波形整形、微分處理后生成第一差頻信號；(4)從現(xiàn)場可編程門陣列輸出的方波信號經(jīng)過波形整形后，經(jīng)由放大電路的驅(qū)動以及微分處理后生成與第一差頻信號之間具有固定差頻的第二差頻信號；(5)由步驟(3)和(4)生成的兩路固定差頻信號分別被傳送至射調(diào)制發(fā)射和接收解調(diào)的信號發(fā)射/接收電路。
本發(fā)明還提供一種采用上述方法的基于單晶體的高精度雷達差頻時基產(chǎn)生電路，包括晶體振蕩電路，現(xiàn)場可編程門陣列及其外圍電路、生成兩路固定差頻信號的第一差頻信號生成電路和第二差頻信號生成電路，信號發(fā)射/接收電路，其中，晶體振蕩電路，產(chǎn)生現(xiàn)場可編程門陣列的工作時鐘；現(xiàn)場可編程門陣列及其外圍電路，通過直接頻率合成模塊生成作為第一差頻信號生成電路輸入的數(shù)字正弦信號，并生成作為第二差頻信號生成電路輸入的方波信號；第一差頻信號生成電路，包括正弦信號處理電路、鑒相電路、第一波形整形電路、第一微分電路，由現(xiàn)場可編程門陣列及其外圍電路輸出的數(shù)字正弦信號經(jīng)過正弦信號處理電路后生成的穩(wěn)定的正弦信號，輸入至鑒相電路，由鑒相電路輸出的方波信號經(jīng)過第一波形整形電路的整形后，作為第一微分電路的輸入，由第一微分電路輸出的第一差頻信號被傳送至信號發(fā)射/接收電路；第二差頻信號生成電路，包括第二波形整形電路、驅(qū)動電路、第二微分電路，由現(xiàn)場可編程門陣列及其外圍電路輸出的方波信號經(jīng)過第二波形整形電路整形后，依次通過由放大電路構(gòu)成的驅(qū)動電路和第二微分電路后所生成的第二差頻信號被傳送至信號發(fā)射/接收電路；信號發(fā)射/接收電路，發(fā)射調(diào)制后的待發(fā)射信號和調(diào)制導波雷達接收到的反射信號。
本發(fā)明的有益效果(1)本發(fā)明采用單振蕩晶體的輸出作為基準時鐘，從而保證了接收/發(fā)射信號在溫度的影響下仍能保持輸出的一致性；(2)本發(fā)明利用FPGA生成精度高、穩(wěn)定性強的雷達差頻時基信號，在工業(yè)雷達物位儀表中使用本發(fā)明的時基產(chǎn)生電路，能夠降低成本，易于產(chǎn)品更新?lián)Q代。


圖1為本發(fā)明的一種實施例的結(jié)構(gòu)框圖；圖2為本發(fā)明的另一種實施例的結(jié)構(gòu)框圖；圖3為本發(fā)明的FPGA內(nèi)部工作原理框圖；圖4為本發(fā)明的數(shù)字/模擬轉(zhuǎn)換電路和差分輸入電路之間連接的電路原理圖；圖5、6分別為本發(fā)明的另兩種數(shù)字/模擬轉(zhuǎn)換電路和后級運算放大器連接電路原理圖；圖7和圖8分別為本發(fā)明的具有固定差頻的兩組時基產(chǎn)生過程的時序圖。
具體實施例方式
圖1為本發(fā)明的一種實施例的結(jié)構(gòu)框圖，它是由晶體振蕩電路、FPGA及其外圍電路、數(shù)字/模擬轉(zhuǎn)換電路、差分輸入電路、濾波電路、鑒相電路、第一波形整形電路、第一微分電路、第二波形整形電路、驅(qū)動電路、第二微分電路和信號發(fā)射/接收電路組成。
圖2為本發(fā)明的另一種實施例的結(jié)構(gòu)框圖，該實施例中，鑒相電路的功能由FPGA完成。此種方案的實施與圖1方案相比較，有如下優(yōu)勢1、由于FPGA的自身特點，可以輕松保證輸出方波的邊沿延時符合要求。
2、可以通過編程的方式保證輸出波形滿足要求。
3、如若有要求的話，還可以實現(xiàn)電平的轉(zhuǎn)換。
4、根據(jù)布線要求，可以適時調(diào)整FPGA的任意引腳作為輸入輸出。
圖3為本發(fā)明的FPGA內(nèi)部工作原理框圖，如圖它主要是由IBUFG、DLL、DDS三部分組成。IBUFG為專用時鐘輸入緩沖器，目的是保證FPGA內(nèi)部運行時鐘的穩(wěn)定性。而后，將IBUFG的輸出信號傳輸?shù)紻LL模塊，DLL(Delay Locked Loop)為延時鎖相環(huán)，是XILINX公司FPGA系列內(nèi)部專有集成的模塊。ALTERA公司FPGA系列與其不同，采用的是PLL(Phase Locked Loop)相位鎖相環(huán)技術，但其使用的目的和結(jié)果是相同的，在這里目的是將輸入時鐘進行倍頻，得到倍頻信號CLKNX，輸出到DDS(Direct Digital Synthesizer)模塊做時鐘，DDS模塊工作流程請查閱相關資料。
圖4為數(shù)字/模擬轉(zhuǎn)換電路和差分輸入電路之間連接的電路原理圖，AD9762輸出兩路差分信號IOUTA和IOUTB，在兩路差分信號上分別對地連接兩個等值的負載電阻，并在兩路差分信號之間跨接一電容COPT，在這里電容COPT增強了運算放大器AD8047的對輸入波形的整形能力。
圖5和圖6為本發(fā)明的其他兩種數(shù)字/模擬轉(zhuǎn)換電路和后級運算放大器電路連接電路框圖，與圖4相比，圖5和圖6都屬于單極放大。而與圖4和圖5相比，圖6中的數(shù)字/模擬轉(zhuǎn)換器件DAC8143是屬于串行數(shù)據(jù)輸入的，與可編程邏輯器件FPGA的連接比較復雜，連接方式見圖。圖4和圖5中的數(shù)字/模擬轉(zhuǎn)換器件AD9762是屬于并行數(shù)據(jù)輸入總線，相對串行數(shù)據(jù)輸入數(shù)字/模擬轉(zhuǎn)換器件DAC8143轉(zhuǎn)換速度快，與主控芯片可編程邏輯器件FPGA的連接較簡單，并且較容易控制，但功耗較大?？傮w來說，圖4、圖5和圖6種所列電路的選擇，根據(jù)實際要求使用而定。相關元器件的參量設置不再詳細說明。至于運算放大器的選擇，只要滿足通頻帶即可。
再就是如上提到的所有數(shù)字/模擬轉(zhuǎn)換器件與FPGA的連接，在符合電氣規(guī)則的情況下，可以連接到FPGA器件任意可用的輸入輸出引腳上。
下面結(jié)合附圖和實施例對本發(fā)明做進一步描述。
參見圖1，晶體振蕩電路是整個系統(tǒng)運行非常重要的部分，其輸出時鐘的穩(wěn)定性，驅(qū)動能力，直接影響了整個系統(tǒng)的綜合性能。于其他相關產(chǎn)品采用雙晶體振蕩電路相比較，本發(fā)明的一大優(yōu)勢就是只采用了一個晶體振蕩器，從而保證了接收/發(fā)射信號在溫度的影響下仍能保持輸出的一致性。將晶體振蕩電路產(chǎn)生時鐘送至FPGA工作，F(xiàn)PGA及其外圍電路是信號產(chǎn)生的核心部分，利用XILINX公司的SPARTANII/IIE、SPARTAN3/3E或VIRTEX全系列FPGA均可實現(xiàn)，當然使用ALTERA公司的CYCLONE/CYCLONE II或STRATIX/STRATIX II系列FPGA同樣也可實現(xiàn)，不過實現(xiàn)原理不同。以XILINX公司的SPARTAN II系列的XC2S200為例(實現(xiàn)方法參見圖3及說明)。數(shù)字/模擬轉(zhuǎn)換電路主要是由數(shù)字/模擬轉(zhuǎn)換器件及其外圍電路構(gòu)成，目的是實現(xiàn)從數(shù)字量到模擬量的轉(zhuǎn)換(實現(xiàn)方法參見電路圖4及說明)。將FPGA輸出數(shù)字總線與AD9762相連驅(qū)動AD9762工作。AD9762輸出兩路差分耦合信號S1、S2送至運算放大器AD8047，兩路差分耦合信號S1、S2時序圖見圖7。數(shù)字/模擬轉(zhuǎn)換器件的選擇根據(jù)性能要求而定。差分輸入電路是由單運放AD8047及其外圍電路組成(實現(xiàn)方法參見電路圖4及說明)，輸出一穩(wěn)定、干凈的正弦波S3，S3時序圖見圖7。當然可編程邏輯器件FPGA和數(shù)字/模擬轉(zhuǎn)換器件的連接或數(shù)字/模擬轉(zhuǎn)換器件和運算放大器的連接還有其它一些方式，相關說明見電路圖5和圖6及說明。濾波電路主要是為了濾除射頻信號的干擾，其輸出波形S4時序圖見圖7。
鑒相電路接收由濾波電路傳至的正弦波，輸出占空比50％的方波，見圖7中兩時序波形S4和S5。由時序圖可知鑒相電路是一比較器，但在這里的對比較器要求比較嚴格，要求其輸出方波S5從低點平到高電平轉(zhuǎn)化和從高點平到低電平轉(zhuǎn)化時，邊沿延時時間不要超過10ns。所以在這里本發(fā)明采用了一高速邏輯器件反向器或緩沖器，很好的達到了邊沿延時的要求。相比之下，滿足此類要求的器件也比較多，象Philips Semiconductors公司的相關器件74LVC1G07、74LVC1G04，象ON Semiconductors公司的相關器件NL17SV04XV5T2、NL17SZ04等等，都滿足器件性能要求強驅(qū)動、低功耗、邊沿延時小的特點。還有‘與’門、‘或’門等器件只要延時和通頻帶能達到要求也可以使用。第一波形整形電路是阻容匹配電路，目的是消除過沖和毛刺對后及電路的影響，參見圖7中時序圖S6。第一微分電路是由分離元器件構(gòu)成，輸出脈沖波要求峰值大、脈寬窄，波形圖參見圖7中時序圖S7。
第二波形整形電路接收的是FPGA輸出的一串連續(xù)的占空比為50％的方波，其電路結(jié)構(gòu)與第一波形整形電路相同，輸出波形參見圖8時序圖S8。驅(qū)動電路是由分離元器件構(gòu)成的一放大電路，輸出波形見圖8時序圖S9。第二微分電路的各項要求與第一微分電路相同，輸出波形見圖8時序圖S10。將S10、S7兩路窄脈沖信號傳送至信號發(fā)射/接收電路，就完成了整個信號的產(chǎn)生和處理流程。
權利要求
1.一種基于單晶體的高精度雷達差頻時基產(chǎn)生方法，包括下列步驟(1)利用晶體振蕩電路產(chǎn)生現(xiàn)場可編程門陣列的工作時鐘；(2)由現(xiàn)場可編程門陣列及其外圍電路通過直接頻率合成模塊生成數(shù)字正弦信號，并同時生成與該數(shù)字正弦信號具有固定差頻的方波信號；(3)所述的數(shù)字正弦信號經(jīng)過處理后生成穩(wěn)定的正弦信號；該穩(wěn)定的正弦信號經(jīng)過鑒相電路后形成方波信號；再經(jīng)過波形整形、微分處理后生成第一差頻信號；(4)從現(xiàn)場可編程門陣列輸出的方波信號經(jīng)過波形整形后，經(jīng)由放大電路的驅(qū)動以及微分處理后生成與第一差頻信號之間具有固定差頻的第二差頻信號；(5)由步驟(3)和(4)生成的兩路固定差頻信號分別被傳送至射調(diào)制發(fā)射和接收解調(diào)的信號發(fā)射/接收電路。
2.根據(jù)權利要求1所述的基于單晶體的高精度雷達差頻時基產(chǎn)生方法，其特征在于，步驟(2)中穩(wěn)定的正弦信號的生成按照下列步驟執(zhí)行(a)由現(xiàn)場可編程門陣列輸出的數(shù)字正弦信號經(jīng)過數(shù)字/模擬轉(zhuǎn)換后生成兩路差分信號；(b)兩路差分信號之間跨接電容，并分別對地連接兩個等值的負載阻抗，作為差分輸入電路的輸入，由差分輸入電路對其進行整形；(c)經(jīng)過差分輸入電路整形后的信號經(jīng)過濾波，生成穩(wěn)定的正弦信號。
3.根據(jù)權利要求1所述的基于單晶體的高精度雷達差頻時基產(chǎn)生方法，其特征在于，步驟(3)所采用的鑒相電路是由高速邏輯器件構(gòu)成的反向器或緩沖器。
4.根據(jù)權利要求1所述的基于單晶體的高精度雷達差頻時基產(chǎn)生方法，其特征在于，步驟(3)所采用的鑒相電路由可編程門陣列構(gòu)成。
5.一種基于單晶體的高精度雷達差頻時基產(chǎn)生電路，包括晶體振蕩電路，現(xiàn)場可編程門陣列及其外圍電路、構(gòu)成兩路固定差頻信號的第一差頻信號生成電路和第二差頻信號生成電路，信號發(fā)射/接收電路，其中，晶體振蕩電路，產(chǎn)生現(xiàn)場可編程門陣列的工作時鐘；現(xiàn)場可編程門陣列及其外圍電路，通過直接頻率合成模塊生成作為第一差頻信號生成電路輸入的數(shù)字正弦信號，并生成作為第二差頻信號生成電路輸入的方波信號；第一差頻信號生成電路，包括正弦信號處理電路、鑒相電路、第一波形整形電路、第一微分電路，由現(xiàn)場可編程門陣列及其外圍電路輸出的數(shù)字正弦信號經(jīng)過正弦信號處理電路后生成的穩(wěn)定的正弦信號，輸入至鑒相電路，由鑒相電路輸出的方波信號經(jīng)過第一波形整形電路的整形后，作為第一微分電路的輸入，由第一微分電路輸出的第一差頻信號被傳送至信號發(fā)射/接收電路；第二差頻信號生成電路，包括第二波形整形電路、驅(qū)動電路、第二微分電路，由現(xiàn)場可編程門陣列及其外圍電路輸出的方波信號經(jīng)過第二波形整形電路整形后，依次通過由放大電路構(gòu)成的驅(qū)動電路和第二微分電路后所生成的第二差頻信號被傳送至信號發(fā)射/接收電路；信號發(fā)射/接收電路，發(fā)射調(diào)制后的待發(fā)射信號和調(diào)制導波雷達接收到的反射信號。
6.根據(jù)權利要求5所述的基于單晶體的高精度雷達差頻時基產(chǎn)生電路，其特征在于，所述正弦信號處理電路包括依次串聯(lián)的數(shù)字/模擬轉(zhuǎn)換電路、差分輸入電路和濾波電路，所述的數(shù)字/模擬轉(zhuǎn)換電路至少具有兩路差分信號輸出口，在兩路差分信號輸出線路之間跨接電容，并分別對地連接兩個等值的負載阻抗。
7.根據(jù)權利要求5所述的基于單晶體的高精度雷達差頻時基產(chǎn)生電路，其特征在于，所述鑒相電路是由高速邏輯器件構(gòu)成的反向器或緩沖器。
8.根據(jù)權利要求5所述的基于單晶體的高精度雷達差頻時基產(chǎn)生電路，其特征在于，所述鑒相電路由可編程門陣列構(gòu)成。
全文摘要
本發(fā)明涉及一種導波雷達設備可采用的差頻時基產(chǎn)生方法和電路。本發(fā)明還提供一種采用上述方法的基于單晶體的高精度雷達差頻時基產(chǎn)生電路，包括晶體振蕩電路，現(xiàn)場可編程門陣列及其外圍電路、分別生成兩路固定差頻信號的第一差頻信號生成電路和第二差頻信號生成電路，信號發(fā)射/接收電路。本發(fā)明精度高、穩(wěn)定性強的優(yōu)點，在工業(yè)雷達物位儀表中使用本發(fā)明的時基產(chǎn)生電路，能夠降低成本，易于產(chǎn)品更新?lián)Q代。
文檔編號G01S13/00GK1844860SQ20061001360
公開日2006年10月11日 申請日期2006年4月30日 優(yōu)先權日2006年4月30日
發(fā)明者秦旭東, 蔣境森, 耿八一, 鮑云竹, 李富強 申請人:天津菲特測控儀器有限公司