專利名稱：：集成電路及金屬氧化物半導(dǎo)體元件中判斷漏電流的方法
技術(shù)領(lǐng)域：
：本發(fā)明是有關(guān)于一種集成電路及金屬氧化物半導(dǎo)體(MOS)元件中判斷漏電流的方法，特別是一種使用掃描式電子顯微鏡來(lái)判斷漏電流的方法。
背景技術(shù)：
：掃描式電子顯微鏡(scanningelectronmicroscopy，SEM)或電子探針顯微鏡(electronprobemicroanalysis，EPMA)為顯微分析技術(shù)，這些技術(shù)用以提供顯影或分析材料的能力，以視覺化技術(shù)分辨細(xì)微的物體。上述技術(shù)的顯微能力可拍攝出即使由光學(xué)顯微鏡的借助亦無(wú)法看見的更細(xì)微的物件，而這樣的解析能力可用于辨識(shí)由元素(例如硅、鐵等)組成的樣本。掃描式電子顯微鏡以如攝影機(jī)般拍攝待測(cè)物的方式使用，其顯微能力遠(yuǎn)在一般光學(xué)顯微鏡之上。若以一般方法拍攝，則影像會(huì)逼真的顯示出。影像中明顯的亮度為粒子散射的效果而不是粒子輻射的功效。這些散射出的微粒稱為二次電子(secondaryelectrons，SE)。二次電子為主要電子束(eBeam)電子與樣本中的弱鍵電子作用的結(jié)果，為電子束撞擊樣本的產(chǎn)物。二次電子由待測(cè)物表面散射而被偵測(cè)到。二次電子通過一個(gè)SE偵測(cè)器被偵測(cè)出，并且顯示于掃描電視顯示器中。較明亮的影像為高能的二次電子散射的結(jié)果，而主要影響二次電子散射的原因?yàn)榇郎y(cè)物表面結(jié)構(gòu)。因?yàn)閽呙杞Y(jié)果的亮度與表面特征及影像有關(guān)，所以掃描的影像看起來(lái)非常像一般被照亮的物件。掃描式電子顯微鏡目前已廣泛的用于越來(lái)越超出光學(xué)顯微鏡分辨能力的微小集成電路。然而，掃描式電子顯微鏡主要仍用于顯示表面結(jié)構(gòu)的影像，而很少用于觀察集成電路內(nèi)部結(jié)構(gòu)的相關(guān)要素的研究。因此，進(jìn)一步研究掃描式電子顯微鏡的延伸用途是必要的。
發(fā)明內(nèi)容為達(dá)成上述及其他目的，本發(fā)明提出一種在集成電路中判斷漏電流的方法。此方法提供一個(gè)基底，在這基底中包括一個(gè)靶結(jié)構(gòu)，而此靶結(jié)構(gòu)具有一個(gè)第一區(qū)間與第二區(qū)間。首先將第二區(qū)間接地，然后使用電子掃描顯微鏡掃描此基底以產(chǎn)生電壓對(duì)照影像。之后，判斷電壓對(duì)照影像中第一區(qū)間的灰階層級(jí)，以及使用此灰階層級(jí)來(lái)判斷介于第一區(qū)間與第二區(qū)間的漏電流。本發(fā)明所述的集成電路中判斷漏電流的方法，其中第二區(qū)間為虛擬接地。本發(fā)明所述的集成電路中判斷漏電流的方法，其中在掃描步驟期間，掃描一個(gè)像素的時(shí)間乘以掃描電流所得的數(shù)值介于約1毫微安培(nA)×10-9秒至100毫微安培×10-9秒。本發(fā)明所述的集成電路中判斷漏電流的方法，其中使用灰階層級(jí)來(lái)判斷漏電流的步驟包括一個(gè)校準(zhǔn)流程用以在多個(gè)灰階層級(jí)與多個(gè)漏電流之間建立關(guān)聯(lián)性，其中校準(zhǔn)流程更包括首先，選擇多個(gè)近似于靶結(jié)構(gòu)的樣本結(jié)構(gòu)。接著，使用電子掃描顯微鏡產(chǎn)生這些樣本結(jié)構(gòu)的多個(gè)電壓對(duì)照影像。然后，由此電壓對(duì)照影像判斷樣本結(jié)構(gòu)的灰階層級(jí)。最后，量測(cè)樣本結(jié)構(gòu)的漏電流以及根據(jù)這些灰階層級(jí)與漏電流來(lái)建立關(guān)聯(lián)性。本發(fā)明所述的集成電路中判斷漏電流的方法，其中樣本結(jié)構(gòu)選自多個(gè)不同的晶圓，并在樣本晶圓上形成這些樣本結(jié)構(gòu)。本發(fā)明所述的集成電路中判斷漏電流的方法，其中第一區(qū)間與第二區(qū)間形成一個(gè)p-n結(jié)。本發(fā)明所述的集成電路中判斷漏電流的方法更包括在掃描步驟之前形成一個(gè)接觸插塞連接至第一區(qū)間，而此接觸插塞的一灰階層級(jí)則用以判斷漏電流。本發(fā)明所述的集成電路中判斷漏電流的方法，該第一區(qū)間是位于該第二區(qū)間上方。本發(fā)明所述的集成電路中判斷漏電流的方法，該第一區(qū)間與第二區(qū)間是水平放置。本發(fā)明又提出一種在金屬氧化物半導(dǎo)體(Metal-Oxide-Semiconductor，MOS)元件中判斷多個(gè)漏電流的方法。此方法包括提供一個(gè)基底，此基底包括一個(gè)MOS元件。首先，將此基底接地。接著使用電子掃描顯微鏡掃描此基底以產(chǎn)生電壓對(duì)照影像，然后由電壓對(duì)照影像判斷MOS元件中的柵極電極與源極/漏極區(qū)間的灰階層級(jí)。最后，使用灰階層級(jí)來(lái)判斷柵極電極與些源極/漏極區(qū)間的漏電流。本發(fā)明所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，使用該些灰階層級(jí)來(lái)判斷多個(gè)漏電流的該步驟包括選擇多個(gè)樣本MOS元件的其中多個(gè)，該些樣本MOS元件具有近似于該MOS元件的一結(jié)構(gòu)；判斷該些樣本MOS元件的樣本灰階層級(jí)；量測(cè)該些樣本MOS元件的樣本漏電流；建立介于該些樣本灰階層級(jí)與該些樣本漏電流之間的一關(guān)聯(lián)性；以及使用該關(guān)聯(lián)性與該些灰階層級(jí)判斷該些漏電流。本發(fā)明所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，其中每一柵極電極與源極/漏極區(qū)間具有少于約0.05平方微米(μm2)的區(qū)域。本發(fā)明所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，其中掃描動(dòng)作以電子束(eBeam)達(dá)成，而此電子束具有著陸能量(leadingenergy)，其值大于50eV且小于最大允許著陸能量。本發(fā)明所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，該掃描動(dòng)作使用一電子束(eBeam)達(dá)成，該電子束具有介于約1nA至100nA的一掃描電流。本發(fā)明所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，更包括在該掃描步驟之前形成多個(gè)接觸插塞連接至該柵極電極與該些源極/漏極區(qū)間，其中該些接觸插塞的該些灰階層級(jí)是用以判斷該些漏電流。本發(fā)明所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，更包括將該些接觸插塞的其中之一接地；由該些電壓對(duì)照影像判斷該些接觸插塞中額外的多個(gè)灰階層級(jí)；以及使用該些額外的灰階層級(jí)判斷介于該些插塞中額外漏電流。本發(fā)明再提出一種判斷集成電路中漏電流的方法，此方法包括提供一個(gè)第一要素與第二要素，其中第二要素相當(dāng)近似于第一要素。首先，使用電子束掃描這些第一要素與第二要素以產(chǎn)生電壓對(duì)照影像。接著由電壓對(duì)照影像判斷第一要素的第一灰階層級(jí)與第二要素的第二灰階層級(jí)。然后量測(cè)第一要素的第一漏電流強(qiáng)度。最后使用第一漏電流及第一灰階層級(jí)和第二灰階層級(jí)的比例來(lái)判斷第二要素的第二漏電流強(qiáng)度。本發(fā)明所述的判斷集成電路中漏電流的方法，更包括提供一第三要素相當(dāng)近似于該第一要素；使用一電子束掃描該第三要素以產(chǎn)生一額外的電壓對(duì)照影像；由該電壓對(duì)照影像判斷該第三要素的一第三灰階層級(jí)，其中該第三灰階層級(jí)是介于該第一灰階層級(jí)與該第二灰階層級(jí)之間；以及判斷介于該第一與該第二漏電流之間的該第三要素的一第三漏電流。綜上所述，本發(fā)明所述的集成電路及金屬氧化物半導(dǎo)體元件中判斷漏電流的方法，以電子掃描電子顯微鏡掃描MOS元件，并產(chǎn)生此元件的電壓對(duì)照影像。通過判斷電壓對(duì)照影像的灰階層級(jí)而判斷出元件的結(jié)構(gòu)、元件的各個(gè)區(qū)間是否有漏電流的現(xiàn)象、以及元件發(fā)生漏電流的強(qiáng)弱，因此可縮短檢測(cè)漏電流的反饋時(shí)間，快速的找出漏電流的所在以及強(qiáng)度，而用以提供制程時(shí)更精確的校準(zhǔn)。圖1說(shuō)明一個(gè)MOS元件及其漏電流。圖2為兩個(gè)MOS元件的橫切面示意圖，其中MOS元件的硅化物區(qū)域沒入各個(gè)柵極的邊襯。圖3、圖4、圖5為本發(fā)明的較佳實(shí)施例中判斷多個(gè)結(jié)構(gòu)中的漏電流的示意圖。圖6A及圖6B為判斷一漏電流流經(jīng)一個(gè)p-n結(jié)的示意圖。圖7為形成接觸插塞后判斷一個(gè)MOS元件的漏電流的示意圖。具體實(shí)施例方式為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。本發(fā)明的目的及其執(zhí)行方法在下列較佳實(shí)施例中詳細(xì)說(shuō)明之。然而本發(fā)明的概念亦可應(yīng)用于其他范圍。以下列舉的實(shí)施例僅僅用于說(shuō)明本發(fā)明的目的與執(zhí)行方法，并非用以限制其范圍。依照慣例，集成電路在晶圓制造完成后進(jìn)行晶圓級(jí)量測(cè)(wafer-levelmeasurements)，在晶圓級(jí)量測(cè)期間量測(cè)漏電流的強(qiáng)度。從開始執(zhí)行可能的錯(cuò)誤處理步驟(culpritprocessstep)的時(shí)間點(diǎn)算起至取得反饋(feedback)的時(shí)間點(diǎn)為止，需一段長(zhǎng)時(shí)間的延遲。根本原因分析就因此延遲。為使晶圓制造流程快速且有效率，最好在一個(gè)要素(feature)制造后就隨即判斷此要素上的漏電流。在本發(fā)明的一較佳實(shí)施例中提出一個(gè)用于判斷集成電路中漏電流強(qiáng)度的方法。接著以金屬氧化物半導(dǎo)體元件(metal-oxide-semiconductor，MOS)舉例說(shuō)明本發(fā)明的較佳實(shí)施例的概念，而這些較佳實(shí)施例的應(yīng)用將在后續(xù)段落說(shuō)明。任何本領(lǐng)域技術(shù)人員當(dāng)可依本發(fā)明的精神應(yīng)用于下列實(shí)施例提及范圍以外的架構(gòu)。圖1表示為一個(gè)MOS元件，此元件包括一個(gè)在半導(dǎo)體基板2上方形成的柵極電介質(zhì)8、一個(gè)在柵極電介質(zhì)8上方形成的柵極電極6、多個(gè)在柵極電極6與柵極電介質(zhì)8的側(cè)邊壁(sidewall)形成的邊襯14、源極/漏極區(qū)域10、以及在源極/漏極區(qū)域10上方的硅化物區(qū)域20。柵極電極6上方可能形成有柵極硅化物區(qū)域(未顯示)。淺溝隔離12(Shallowtrenchisolation，STI)將MOS元件1與集成電路的剩余部分隔離開來(lái)。在圖1中顯示兩電流的型態(tài)。漏電流16介于柵極電極6與基板2之間流經(jīng)柵極電極8。漏電流18為接面漏電流，在介于源極/漏極區(qū)域10以及基板2之間流動(dòng)。在一較佳實(shí)施例中，在柵極電極6與硅化物區(qū)域20形成之后，但在接觸蝕刻終止層(contactetchstoplayer)與層間電介質(zhì)層(inter-layerdielectric)(未顯示)形成之前，一個(gè)基板2接地，并使用掃描式電子顯微鏡(SEM)分析此已制造有MOS元件1的晶圓。在另一供選擇的實(shí)施例的做法為在源極/漏極區(qū)域10形成后但在硅化物區(qū)域20形成前，掃描式電子顯微鏡進(jìn)行運(yùn)作。當(dāng)以電子束掃描一片晶圓時(shí)即會(huì)產(chǎn)生二次電子，并由晶圓的表面散射出來(lái)。二次電子的信息會(huì)被轉(zhuǎn)換為電壓對(duì)照(Voltagecontrast，VC)影像。影像的明亮度代表被掃描晶片的各種要素。在本說(shuō)明書中，“灰階層級(jí)”代表上述電壓對(duì)照影像中的亮度，高灰階層級(jí)代表較高的亮度，而低灰階層級(jí)代表較低的亮度。電子束掃描造成柵極電極6與硅化物區(qū)域20的表面帶正電荷或負(fù)電荷，此現(xiàn)象取決于產(chǎn)生的電子總量，而電子總量與材料及相鄰區(qū)域條件有關(guān)。維持在表面上的正電有助于吸引二次電子降落回表面，使得對(duì)應(yīng)的要素看起來(lái)較陰暗；而當(dāng)表面帶負(fù)電時(shí)則會(huì)排斥二次電子，而使要素看起來(lái)較明亮。表面電壓隨著表面累積電荷的數(shù)量而變動(dòng)。偵測(cè)到的二次電子信號(hào)為一種由累積電荷引起的表面電壓的函數(shù)。一個(gè)區(qū)域被掃描后抓取住電荷(因而具有一表面電壓)的能力與此區(qū)域的底層材料的絕緣能力相關(guān)。以柵極電極6為例，當(dāng)被掃描時(shí)，電荷會(huì)累積在柵極電極6。然而，累積電荷的數(shù)量則會(huì)受到由柵極電極6流經(jīng)柵極電極8至基板2的漏電流的影響。當(dāng)較高的漏電流發(fā)生時(shí)，則累積較少的電荷。因此，在電壓對(duì)照影像中代表柵極電極6的灰階層級(jí)與漏電流16之間會(huì)有一關(guān)聯(lián)性。同樣地，源極/漏極之間的漏電流18與晶圓的電壓對(duì)照影像中源極/漏極區(qū)域的灰階層級(jí)亦存在一種關(guān)聯(lián)性。由于灰階層級(jí)與漏電流之間存在一種關(guān)聯(lián)性，此灰階層級(jí)可用來(lái)判斷各個(gè)要素的漏電流。較大的漏電流一般會(huì)在電壓對(duì)照影像中呈現(xiàn)出較高灰階層級(jí)。因此，若一漏電流的強(qiáng)度高于其他相似的元件的源極/漏極區(qū)域，則此元件的源極/漏極區(qū)域的亮度會(huì)較相似的MOS元件的源極/漏極區(qū)域明亮。漏電流可依此灰階層級(jí)來(lái)判斷。如果一個(gè)第一要素與第二要素各別具有一個(gè)第一灰階層級(jí)與第二灰階層級(jí)，且此第二灰階層級(jí)較第一灰階層級(jí)大，則第二要素的漏電流的強(qiáng)度可由第一要素的第一漏電流強(qiáng)度以及第二灰階層級(jí)與第一灰階層級(jí)的比值等條件算得。如果與第一要素及第二要素相似的一第三要素，經(jīng)過電子束掃描后的電壓對(duì)照影像具有一第三灰階層級(jí)；且此第三灰階層級(jí)，經(jīng)過判斷后，是剛好介于第一與第二灰階層級(jí)之間，那也可以推定第三要素的一第三漏電流會(huì)是介于該第一與該第二漏電流之間。圖2為兩個(gè)MOS元件的橫切面影像的示意圖。通過穿透式電子顯微鏡(TEM)觀測(cè)到MOS元件的TEM影像圖。MOS元件22的TEM影像顯示MOS元件的硅化物區(qū)域26各自沒入邊襯27一段約429A的距離D1，而MOS元件24的TEM影像顯示MOS元件的硅化物區(qū)域28各自沒入邊襯29一段約200的距離D2。本領(lǐng)域技術(shù)人員當(dāng)明了，沒入邊襯的距離越大導(dǎo)致硅化物區(qū)間與各自的接面的距離越短，因而有較大的漏電流。所以預(yù)期MOS元件22的源極/漏極或硅化物區(qū)域的灰階層級(jí)較MOS元件24高。MOS元件22與24的電壓對(duì)照影像可顯示預(yù)期結(jié)果，其中MOS元件22的源極/漏極區(qū)域的灰階層級(jí)為177級(jí)，而MOS元件24的源極/漏極區(qū)域的灰階層級(jí)為147級(jí)，相對(duì)應(yīng)的，MOS元件22的漏電流強(qiáng)度等級(jí)在毫微安培(nano-amperes，nA，nano＝10-9)或大于毫微安培，而MOS元件24的漏電流強(qiáng)度等級(jí)在微微安培(pico-amperes，pA，pico＝10-12)或小于微微安培。為了量化漏電流，校準(zhǔn)流程是必須的，通過此步驟可以分析出漏電流與灰階層級(jí)間的關(guān)聯(lián)性。關(guān)聯(lián)性可以使用例如圖形、查閱數(shù)據(jù)表(lookuptable)、方程式等形式顯示，其中漏電流表示為灰階層級(jí)的函數(shù)。因?yàn)殛P(guān)聯(lián)性與結(jié)構(gòu)及使用材料相關(guān)，用以建立關(guān)聯(lián)性的樣本要素最好大致相似于被量測(cè)漏電流的要素。所謂相似或是近似的定義，在于被量測(cè)漏電流的主結(jié)構(gòu)必須與樣本的主要結(jié)構(gòu)一樣，但是被量測(cè)漏電流的次要結(jié)構(gòu)，像是與鄰近其他結(jié)構(gòu)的關(guān)系，則可以跟樣本的次要結(jié)構(gòu)有些微的差異。譬如說(shuō)，如果被量測(cè)漏電流的主結(jié)構(gòu)是一個(gè)NMOS晶體管結(jié)構(gòu)，那樣本就必須有一樣大小尺寸布局的NMOS晶體管結(jié)構(gòu)，像是量測(cè)漏電流的NMOS柵寬度與長(zhǎng)度就必須與樣本的NMOS柵寬度與長(zhǎng)度一樣。而量測(cè)漏電流的NMOS與鄰近NMOS之間的關(guān)系，就不一定是必須與樣本的NMOS與鄰近NMOS之間的關(guān)系一樣。如此，量測(cè)漏電流的NMOS要素與樣本的NMOS要素可以稱為大致相似。為分析漏電流與灰階層級(jí)之間的關(guān)聯(lián)性，須收集多個(gè)樣本點(diǎn)。在一較佳實(shí)施例中，晶圓上沒有樣本結(jié)構(gòu)生成，而從生產(chǎn)線的晶圓上收集多個(gè)樣本點(diǎn)。對(duì)于每一個(gè)晶圓，皆在柵極電極與硅化物區(qū)域形成后，才以電子掃描顯微鏡掃描晶圓以產(chǎn)生此晶圓的一個(gè)電壓對(duì)照影像?；译A層級(jí)可由電壓對(duì)照影像中判別。各個(gè)MOS元件的漏電流，在晶圓制造完成后產(chǎn)生，可以在晶圓級(jí)測(cè)試期間量測(cè)。當(dāng)涵蓋所需的漏電流范圍的樣本點(diǎn)收集了足夠多之后，關(guān)聯(lián)性就可以建立起來(lái)，例如說(shuō)，在一個(gè)圖形標(biāo)示多個(gè)樣本點(diǎn)與劃上一條配合線。在此實(shí)施例中，建立關(guān)聯(lián)性的樣本要素與被量測(cè)漏電流的要素，從布局設(shè)計(jì)的角度來(lái)看，是完全一樣。只是因?yàn)樗麄兪浅霈F(xiàn)于不同的晶片，因?yàn)橹瞥躺系淖儺?，所以有不同的漏電流。在另一?shí)施例中，一個(gè)或更多的樣本晶圓制造完成。每一片樣本晶圓最好包括多個(gè)群，每一群由多個(gè)具有相似結(jié)構(gòu)的元件構(gòu)成，其中群與群之間的漏電流是不一致的。在一具體實(shí)施例中，不同群具有不同的圖形密度。由于微負(fù)載效應(yīng)(micro-loadingeffects)，多個(gè)變異發(fā)生，導(dǎo)致不同群之間有不同強(qiáng)弱的漏電流。舉例來(lái)說(shuō)，微負(fù)載效應(yīng)造成柵極的電介質(zhì)有不同的厚度與材料密度，而導(dǎo)致在不同區(qū)域有不同柵極漏電流。微負(fù)載效應(yīng)亦使源極/漏極硅化物區(qū)域沒入柵極邊襯的距離有所差異，而導(dǎo)致在源極/漏極硅化物區(qū)域以及基板之間有不同的漏電流。在本實(shí)施例中，多個(gè)樣本點(diǎn)收集自不同的群，亦或是取自不同的樣本晶圓，以分析漏電流與灰階層級(jí)之間的關(guān)聯(lián)性。在此實(shí)施例中，建立關(guān)聯(lián)性的樣本要素與被量測(cè)漏電流的要素，從布局設(shè)計(jì)的角度來(lái)看，是大致相似或是近似。主結(jié)構(gòu)都是一樣，不同點(diǎn)在于次要結(jié)構(gòu)的圖形密度，或是微負(fù)載效應(yīng)。因?yàn)樗麄冇胁煌奈⒇?fù)載效應(yīng)，所以才會(huì)有不同的漏電流。上述已提及灰階層級(jí)與漏電流的關(guān)聯(lián)性與結(jié)構(gòu)及材料有關(guān)。因此，在校準(zhǔn)步驟(calibrationprocess)中使用有相似尺寸與材料的相似結(jié)構(gòu)。在分析取得關(guān)聯(lián)性后，此關(guān)聯(lián)性便可用于集成電路的多個(gè)元件制造完成后立即地判斷其漏電流。舉例來(lái)說(shuō)，多個(gè)MOS元件的柵極電極與源極/漏極區(qū)域制造完成后，便可取得其電壓對(duì)照影像。如果在一個(gè)柵極電極或一個(gè)源極/漏極區(qū)域發(fā)現(xiàn)一個(gè)高于正常值(higher-than-normal)的灰階層級(jí)，則可判斷這些電極或區(qū)域發(fā)生異常的漏電流。使用灰階層級(jí)與關(guān)聯(lián)性便可判斷漏電流的強(qiáng)弱。發(fā)生異常的主因可被分析出，必要時(shí)亦可調(diào)整制程。本發(fā)明的較佳實(shí)施例使得透過判斷漏電流強(qiáng)度來(lái)決定調(diào)校數(shù)量的這動(dòng)作變成可能。這樣就明顯縮短檢測(cè)漏電流的反饋時(shí)間，并提供集成電路的最佳化制程的快速校準(zhǔn)。本發(fā)明的多個(gè)較佳實(shí)施例的用途并不局限于判斷MOS元件中的漏電流。一般來(lái)說(shuō)，本發(fā)明的較佳實(shí)施例通過在兩區(qū)域中選擇一區(qū)域接地并掃描另一個(gè)區(qū)域，而判斷出兩區(qū)域間的漏電流。在圖3中舉例說(shuō)明一個(gè)靶結(jié)構(gòu)，其中區(qū)域30、32與34為垂直放置。區(qū)域30與34最好具導(dǎo)電性。通過各自的灰階層級(jí)可判斷流經(jīng)區(qū)域32的漏電流36。區(qū)域32最好具有一較低導(dǎo)電性。其原因?yàn)楫?dāng)區(qū)域32的導(dǎo)電性高時(shí)，漏電流36亦相對(duì)提高，而造成區(qū)域30在電壓對(duì)照影像中對(duì)應(yīng)的灰階層級(jí)超出電子掃描顯微鏡辨識(shí)能力的上限?！暗蛯?dǎo)電性”被認(rèn)為是本領(lǐng)域技術(shù)人員所明了的專有名詞。在電壓對(duì)照影像中若區(qū)域30的灰階層級(jí)小于最大灰階層級(jí)，則區(qū)域32可稱為低導(dǎo)電性區(qū)域。要素34最好接地，在整篇說(shuō)明書所指的接地，亦即將一個(gè)要素連接到電性接地端或是將此要素虛擬接地。當(dāng)一個(gè)要素具有相當(dāng)高儲(chǔ)存電荷的能力，使得在電子束掃描期間此要素的電位仍然相當(dāng)穩(wěn)定。雖然此要素不需連接至電性接地端，但仍將此要素視為是虛擬接地。另外，一個(gè)具導(dǎo)電性的要素連接至另一個(gè)可儲(chǔ)存相當(dāng)多電荷的容量的導(dǎo)體亦可視為虛擬接地。在一較佳實(shí)施例中，要素34為連接到電性接地端。為達(dá)到要求的灰階層級(jí)，在短時(shí)間內(nèi)必須累積足夠的電荷。因此需要一個(gè)指標(biāo)來(lái)量測(cè)電子束提供的電荷數(shù)量。在一較佳實(shí)施例中，此指標(biāo)為掃描電流強(qiáng)度乘上掃描一個(gè)像素所需的時(shí)間。在一示范實(shí)施例中，指標(biāo)的建議值介于約1nA×10-9秒到100nA×10-9秒之間，而較佳值介于10nA×10-9秒到100nA×10-9秒之間，更好的最佳值為約11nA×10-9秒。若因二次電子過飽和或是累積的二次電子不足而導(dǎo)致被測(cè)試結(jié)構(gòu)的灰階層級(jí)太高或太低時(shí)，則需調(diào)整電子掃描顯微鏡的參數(shù)，例如電子束電流強(qiáng)度，而將灰階層級(jí)導(dǎo)入要求的范圍。在一示范實(shí)施例中，電子束的著陸能(landingenergy)最好大于約50eV而小于產(chǎn)生電子束的硬件所能提供的最大著陸能。而掃描電流則介于約1nA到100nA之間。被測(cè)試結(jié)構(gòu)的尺寸影響二次電子的飽和，亦影響在電壓對(duì)照影像的灰階層級(jí)。因此，可通過縮小某區(qū)域的面積來(lái)改善此區(qū)域的灰階層級(jí)。在一示范實(shí)施例中，被掃描區(qū)域的面積少于約0.05μm2使此區(qū)域在電子掃描顯微過程能達(dá)到二次電子的快速飽和。圖4所示為圖3的實(shí)施例的另一種變化，區(qū)域30、32與34水平并列。當(dāng)晶圓被掃描且區(qū)域34恰好接地時(shí)，產(chǎn)生漏電流36，而影響到區(qū)域30的灰階層級(jí)。因此，通過判斷區(qū)域30的灰階層級(jí)，可指出漏電流36。在一較佳實(shí)施例的一種變形，如圖5所示，電子束直接打在具絕緣特性的區(qū)域32，而電壓對(duì)照影像的灰階層級(jí)則反映出被掃描像素的漏電流38。在這實(shí)施例中造成漏電流的原因與具有一個(gè)導(dǎo)體30相當(dāng)于電子束的一個(gè)像素(或解析區(qū)域)的圖3相同。如果電壓對(duì)照影像中任一點(diǎn)具有一個(gè)高灰階層級(jí)，則可指出此點(diǎn)與此區(qū)域34之間有一個(gè)漏電路徑(leakagepath)。漏電流的嚴(yán)重程度可通過灰階層級(jí)判斷。本發(fā)明的較佳實(shí)施例亦可用來(lái)指出p-n結(jié)的漏電流。如圖6A所示，一個(gè)基底42具有一個(gè)第一導(dǎo)電型態(tài)。一個(gè)注入?yún)^(qū)域40，此注入?yún)^(qū)域具有與第一導(dǎo)電型態(tài)相反的第二導(dǎo)電型態(tài)且在基板42形成。一個(gè)p-n結(jié)形成于一接口區(qū)域47。漏電流46流經(jīng)此p-n結(jié)，且可使用上述的方法判斷此漏電流的存在。在本實(shí)施例中，區(qū)域40與42可以是p型或是n型。同樣地，區(qū)域40與42可以是n型或p型。值得一提的是本實(shí)施例圖6A的結(jié)構(gòu)亦可在圖1中發(fā)現(xiàn)，其中p-n結(jié)(未顯示)位于源極/漏極區(qū)域10與基板2之間。在前述的一較佳實(shí)施例中，在各個(gè)要素制造完成后即可直接地偵測(cè)出漏電流。在其他實(shí)施例中，漏電流可在例如接觸栓塞的結(jié)構(gòu)形成后偵測(cè)出。以圖6B為例，圖示為一個(gè)接觸栓塞48連接至一個(gè)注入?yún)^(qū)域40。接觸栓塞48的灰階層級(jí)反映出在p-n結(jié)存在漏電流46。在另一實(shí)施例中，即使在金屬層與介層孔(vias)形成后，依然可判斷漏電流46。假如在金屬要素的被掃描區(qū)域具有一小于約1.5μm2的范圍讓SEM過程能使二次電子快速飽和，則可通過連接p-n結(jié)的金屬要素的灰階層級(jí)判斷出漏電流46。如圖7中所示，本發(fā)明亦可在一個(gè)接觸栓塞形成后判斷一個(gè)MOS元件的漏電流。假如基板2接地或是虛擬接地，則依據(jù)接觸栓塞52及54的灰階層級(jí)就可判斷漏電流16及18。假如接觸栓塞52及54其中一個(gè)接地，則電壓對(duì)照影像中接觸栓塞的灰階層級(jí)就可用來(lái)判斷接觸栓塞52及54之間的漏電流60(連接這些栓塞的區(qū)域亦可用此法判斷漏電流)。一道強(qiáng)烈的漏電流可用來(lái)指出現(xiàn)有結(jié)構(gòu)上的缺陷，例如金屬突出物56橫向穿透絕緣體50所造成的情形。在本發(fā)明的較佳實(shí)施例中具有許多有用的要素。通過在晶圓制造過程中判斷漏電流而大幅縮短反饋(feedback)所需時(shí)間。同時(shí)亦可判斷漏電流的強(qiáng)度，以提供制程的校準(zhǔn)，使運(yùn)作更為準(zhǔn)確。以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下1、22、24MOS元件2、42基板6柵極電極8柵極電介質(zhì)10源極/漏極區(qū)域12淺溝隔離14、27、29邊襯20、26、28硅化物區(qū)域D1、D2間距30、32、34區(qū)域16、18、36、38、46、60漏電流40注入?yún)^(qū)域47接口區(qū)域48、52、54接觸插塞；50絕緣體；56金屬突出物；權(quán)利要求1.一種集成電路中判斷漏電流的方法，其特征在于，該集成電路中判斷漏電流的方法包括提供一基底包括一靶結(jié)構(gòu)，該靶結(jié)構(gòu)具有一第一區(qū)間與一第二區(qū)間；將該第二區(qū)間接地；使用一電子掃描顯微鏡掃描該基底以產(chǎn)生一電壓對(duì)照影像；判斷該電壓對(duì)照影像的該第一區(qū)間的一灰階層級(jí)；以及使用該灰階層級(jí)來(lái)判斷介于該第一區(qū)間與該第二區(qū)間的一漏電流。2.根據(jù)權(quán)利要求1所述的集成電路中判斷漏電流的方法，其特征在于，該第二區(qū)間是虛擬接地。3.根據(jù)權(quán)利要求1所述的集成電路中判斷漏電流的方法，其特征在于，在該掃描該基底的步驟期間，掃描一像素的時(shí)間乘以一掃描電流為一數(shù)值，該數(shù)值介于1毫微安培×10-9秒至100毫微安培×10-9秒。4.根據(jù)權(quán)利要求1所述的集成電路中判斷漏電流的方法，其特征在于，使用該灰階層級(jí)來(lái)判斷該漏電流的該步驟包括一校準(zhǔn)流程用以在該灰階層級(jí)與該漏電流之間建立一關(guān)聯(lián)性，其中該校準(zhǔn)流程更包括選擇多個(gè)樣本結(jié)構(gòu)，該樣本結(jié)構(gòu)相當(dāng)近似于該靶結(jié)構(gòu)；使用該電子掃描顯微鏡產(chǎn)生該樣本結(jié)構(gòu)的多個(gè)電壓對(duì)照影像；由該電壓對(duì)照影像判斷該樣本結(jié)構(gòu)的該灰階層級(jí)；量測(cè)該樣本結(jié)構(gòu)的該漏電流；以及以該灰階層級(jí)以及該漏電流來(lái)建立該關(guān)聯(lián)性。5.根據(jù)權(quán)利要求4所述的集成電路中判斷漏電流的方法，其特征在于，該樣本結(jié)構(gòu)是選自多個(gè)不同的晶圓。6.根據(jù)權(quán)利要求4所述的集成電路中判斷漏電流的方法，其特征在于，該樣本結(jié)構(gòu)是形成于一樣本晶圓。7.根據(jù)權(quán)利要求1所述的集成電路中判斷漏電流的方法，其特征在于，該第一區(qū)間與該第二區(qū)間形成一p-n結(jié)。8.根據(jù)權(quán)利要求1所述的集成電路中判斷漏電流的方法，其特征在于，更包括在該掃描步驟之前形成一接觸插塞連接至該第一區(qū)間，其中該接觸插塞的一灰階層級(jí)是用以判斷該漏電流。9.根據(jù)權(quán)利要求1所述的集成電路中判斷漏電流的方法，其特征在于，該第一區(qū)間是位于該第二區(qū)間上方。10.根據(jù)權(quán)利要求1所述的集成電路中判斷漏電流的方法，其特征在于，該第一區(qū)間與第二區(qū)間是水平放置。11.一種金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，其特征在于，該金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法包括提供一基底，該基底包括一金屬氧化物半導(dǎo)體元件；將該基底接地；使用一電子掃描顯微鏡掃描該基底以產(chǎn)生一電壓對(duì)照影像；由該電壓對(duì)照影像判斷該金屬氧化物半導(dǎo)體元件的一柵極電極以及多個(gè)源極/漏極區(qū)間的多個(gè)灰階層級(jí)；以及使用該灰階層級(jí)來(lái)判斷該柵極電極與該源極/漏極區(qū)間的多個(gè)漏電流。12.根據(jù)權(quán)利要求11所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，其特征在于，使用該灰階層級(jí)來(lái)判斷多個(gè)漏電流的該步驟包括選擇多個(gè)樣本金屬氧化物半導(dǎo)體元件的其中多個(gè)，該樣本金屬氧化物半導(dǎo)體元件具有近似于該金屬氧化物半導(dǎo)體元件的一結(jié)構(gòu)；判斷該樣本金屬氧化物半導(dǎo)體元件的樣本灰階層級(jí)；量測(cè)該樣本金屬氧化物半導(dǎo)體元件的樣本漏電流；建立介于該樣本灰階層級(jí)與該樣本漏電流之間的一關(guān)聯(lián)性；以及使用該關(guān)聯(lián)性與該灰階層級(jí)判斷該漏電流。13.根據(jù)權(quán)利要求11所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，其特征在于，每一該柵極電極與該源極/漏極區(qū)間具有少于0.05平方微米的一區(qū)域。14.根據(jù)權(quán)利要求11所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，其特征在于，該掃描動(dòng)作是使用一電子束達(dá)成，該電子束具有一著陸能量，其值大于50eV且小于一最大允許著陸能量。15.根據(jù)權(quán)利要求11所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，其特征在于，該掃描動(dòng)作使用一電子束達(dá)成，該電子束具有介于1nA至100nA的一掃描電流。16.根據(jù)權(quán)利要求11所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，其特征在于，更包括在該掃描步驟之前形成多個(gè)接觸插塞連接至該柵極電極與該源極/漏極區(qū)間，其中該接觸插塞的該灰階層級(jí)是用以判斷該漏電流。17.根據(jù)權(quán)利要求16所述的金屬氧化物半導(dǎo)體元件中判斷多個(gè)漏電流的方法，其特征在于，更包括將該接觸插塞的其中之一接地；由該電壓對(duì)照影像判斷該接觸插塞中額外的多個(gè)灰階層級(jí)；以及使用該額外的灰階層級(jí)判斷介于該插塞中額外漏電流。18.一種判斷集成電路中漏電流的方法，其特征在于，該判斷集成電路中漏電流的方法包括提供一第一要素以及一第二要素，該第二要素近似于該第一要素；使用一電子束掃描該第一要素與第二要素以產(chǎn)生該電壓對(duì)照影像；由該電壓對(duì)照影像判斷該第一要素的一第一灰階層級(jí)以及該第二要素的一第二灰階層級(jí)；量測(cè)該第一要素的一第一漏電流；以及使用該第一漏電流以及該第一灰階層級(jí)與該第二灰階層級(jí)的一比例來(lái)判斷該第二要素的一第二漏電流。19.根據(jù)權(quán)利要求18所述的判斷集成電路中漏電流的方法，其特征在于，更包括提供一第三要素近似于該第一要素；使用一電子束掃描該第三要素以產(chǎn)生一額外的電壓對(duì)照影像；由該電壓對(duì)照影像判斷該第三要素的一第三灰階層級(jí)，其中該第三灰階層級(jí)是介于該第一灰階層級(jí)與該第二灰階層級(jí)之間；以及判斷介于該第一漏電流與該第二漏電流之間的該第三要素的一第三漏電流。全文摘要本發(fā)明提出一種集成電路及金屬氧化物半導(dǎo)體元件中判斷漏電流的方法。此方法包括提供一個(gè)具有一個(gè)第一區(qū)間與第二區(qū)間的靶結(jié)構(gòu)的基底。首先將第二區(qū)間接地，然后使用電子掃描顯微鏡掃描此基底以產(chǎn)生電壓對(duì)照影像。之后，判斷在電壓對(duì)照影像中第一區(qū)間的灰階層級(jí)，以及使用此灰階層級(jí)來(lái)判斷介于第一區(qū)間與第二區(qū)間的漏電流。本發(fā)明所述集成電路及金屬氧化物半導(dǎo)體元件中判斷漏電流的方法，以可縮短檢測(cè)漏電流的反饋時(shí)間，快速的找出漏電流的所在以及強(qiáng)度，而用以提供制程時(shí)更精確的校準(zhǔn)。文檔編號(hào)G01R31/00GK101025427SQ20061012762公開日2007年8月29日申請(qǐng)日期2006年8月31日優(yōu)先權(quán)日2006年2月17日發(fā)明者陳國(guó)香,雷明達(dá)申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司